KR20030042542A - 불화아르곤 노광원을 이용한 패턴 형성 방법 - Google Patents

불화아르곤 노광원을 이용한 패턴 형성 방법 Download PDF

Info

Publication number
KR20030042542A
KR20030042542A KR1020010073227A KR20010073227A KR20030042542A KR 20030042542 A KR20030042542 A KR 20030042542A KR 1020010073227 A KR1020010073227 A KR 1020010073227A KR 20010073227 A KR20010073227 A KR 20010073227A KR 20030042542 A KR20030042542 A KR 20030042542A
Authority
KR
South Korea
Prior art keywords
pattern
etching
layer
photoresist
argon fluoride
Prior art date
Application number
KR1020010073227A
Other languages
English (en)
Inventor
이민석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010073227A priority Critical patent/KR20030042542A/ko
Publication of KR20030042542A publication Critical patent/KR20030042542A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0275Photolithographic processes using lasers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 별도의 장비나 공정의 추가없이 ArF용 감광막 패턴의 변형을 최소화할 수 있는 불화아르곤 노광원을 이용한 패턴 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판 상에 피식각층과 반사방지층을 차례로 형성하는 단계; 상기 반사방지층 상에 불화아르곤용 포토레지스트를 도포하는 단계; 소정의 마스크를 이용한 노광 및 현상 공정으로 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 해서 CF4/Ar 플라즈마를 이용하여 상기 반사방지층과 상기 피식각층 일부 두께를 선택적으로 식각하는 단계; 및 잔류하는 상기 피식각층을 선택적으로 식각하여 상기 기판 표면을 노출시키는 단계를 포함하는 불화아르곤 노광원을 이용한 패턴 형성 방법을 제공한다.

Description

불화아르곤 노광원을 이용한 패턴 형성 방법{A forming method of pattern using ArF photolithography}
본 발명은 반도체 기술에 관한 것으로 특히, 불화아르곤(ArF) 노광원을 이용한 패턴 형성 방법에 관한 것이다.
반도체 소자의 진전을 지지해 온 미세 가공 기술은 사진식각(Photo lithography) 기술인 바, 이 기술의 해상력 향상이 반도체 소자의 고집적화의 장래와 직결된다고 해도 과언은 아니다
이러한 사진식각 공정은 주지된 바와 같이, 포토레지스트 패턴을 형성하는 공정과 상기 포토레지스트 패턴을 식각 마스크로 하는 식각 공정을 통해 피식각층을 식각해서 원하는 형태의 패턴 예컨대, 콘택홀 등을 형성하는 공정을 포함하는 바, 여기서 포토레지스트 패턴은 피식각층 상에 포토레지스트를 도포하는 공정과 준비된 노광 마스크를 이용해 포토레지스트를 노광하는 공정 및 소정의 화학용액으로 노광되거나, 또는 노광되지 않은 포토레지스트 부분을 제거하는 현상 공정을 통해 이루어진다.
한편, 사진식각 공정으로 구현할 수 있는 패턴의 임계치수(Critical Dimension; 이하 CD라 함)는 상기한 노광 공정에서 어떤 파장의 광원을 사용하냐에 따라 좌우된다. 이것은 노광 공정을 통해 구현할 수 있는 포토레지스트 패턴의 폭에 따라 실제 패턴의 CD가 결정되기 때문이다.
“단계와 반복” 의 노광방식을 채택한 초기의 스테퍼(Stepper)에서 사용한 광원의 파장은 436㎚ (g-line)에서 365㎚(i-line)을 거쳐 현재는 248㎚(KrFExcimer Laser) 파장의 DUV(Deep Ultra-violet)를 이용하는 스테퍼나 스캐너 타입의 노광장비를 주로 사용하고 있다. 248㎚의 DUV 사진식각 기술은 초기에 시간 지연 효과, 기질 의존성 등과 같은 많은 문제들이 발생하여 0.18㎛ 디자인의 제품을 개발하였다. 그러나 0.15㎛ 이하의 디자인을 갖는 제품을 개발하기 위해서는 새로운 193㎚(ArF Excimer Laser)의 파장을 갖는 새로운 DUV 사진식각 기술로의 기술개발이 필수적이다. 그러나, 이러한 DUV 사진식각 기술에서 해상력을 높이기 위한 여러 기술을 조합한다 하여도 0.1㎛ 이하의 패턴은 불가능하므로 새로운 광원을 갖는 사진식각 기술의 개발이 활발히 진행되고 있다.
현재는 ArF(불화아르곤) 레이저(λ=193㎚)로 하는 장비를 0.11㎛까지의 패턴을 목표로 개발하고 있다. DUV 사진식각 기술은 i-선 대비 해상도 및 DOF 등의 성능면에서 우수하지만, 공정제어가 쉽지 않다. 이러한 문제는 짧은 파장에서 기인된 광학적인 원인과 화학증폭형 포토레지스트의 사용에 의한 화학적인 원인으로 구분할 수 있다. 파장이 짧아지면 정지파 효과에 의한 CD 흔들림 현상과 기질 위상에 의한 반사광의 새김현상이 심해진다. CD 흔들림이란 입사광과 반사광의 간섭 정도가 포토레지스트의 미소한 두께 차이 또는 기질 필름의 두께차이에 따라 변함으로써 결과적으로 선 두께가 주기적으로 변하는 현상을 말한다. DUV 공정에서는 민감도 향상을 위해서 화학증폭형 포토레지스트를 사용할 수밖에 없는데, 그 반응메카니즘과 관련하여 PED(Post Exposure Delay) 안정성, 기질 의존성 등의 문제점이 발생하는 바, ArF 노광기술의 핵심 과제 중의 하나는 ArF용 포토레지스트의 개발이다. ArF는 KrF와 같은 화학 증폭형이지만 재료를 근본적으로 개량해야 하는 필요가있기 때문인데, ArF 포토레지스트 재료 개발이 어려운 것은 벤젠고리를 사용할 수 없기 때문이다. 벤젠고리는 건식 식각(Dry etching) 내성을 확보하기 위해 i-선 및 KrF용 포토레지스트에 사용되어 왔다. 그러나, ArF용 포토레지스트에 벤젠고리가 도입될 경우 ArF 레이저의 파장영역인 193nm에서 흡광도가 크기 때문에 투명성이 떨어져 포토레지스트 하부까지 노광이 불가능한 문제가 발생한다. 이 때문에, 벤젠고리를 가지지 않고 건식 식각 내성을 확보할 수 있으며, 접착력이 좋고 2.38% TMAH에 현상할 수 있는 재료의 연구가 진행 되고 있다. 현재까지 세계적으로 많은 회사 및 연구소에서 연구성과를 발표하고 있는 상태이나, 현재 상용화 되어 있는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate) 계통의 폴리머 형태, 또는 이들의 혼합 형태의 포토레지스트는 상기한 바와 같은 벤젠 구조를 가지고 있어, ArF 노광원을 이용한 사진식각을 통해 랜딩 플러그 콘택(Landing Plug Contact; 이하 LPC라 함) 등의 공정 시 줄무늬 모양 형태의 패턴의 변형(Striation)이 일어나거나, SAC 식각 도중 PR이 뭉치거나(Cluster) 성형 변형(Plastic deformation)되는 현상과 SAC 식각 도중 PR의 내성이 약하여 한쪽으로 몰리는 현상이 발생한다.
ArF 건식식각시 가장 바람직한 방법은 포토레지스트 변형이 발생하지 않는 레시피(Recipe)를 사용하여 한번에 패턴을 정의(Define)하는 것이다. 그러나, 실제로 그 공정이 요구하는 다양한 요건을 모두 만족하면서 패턴 변형이 발생하지 않는 조건의 레시피를 개발하는 것은 매우 어려운 일이다.
일예로, 현재 비트라인(Bitline)을 형성하기 위해 사용되는 식각 레시피는먼저 유기계열의 반사방지층(Organic Anti-Refrective Coating)을 제거하기 위한 식각 단계와, 비트라인과 플러그 사이의 절연막을 식각하는 식각 단계로 구성되어 있다. 이 때, 기존에 사용되는 CO/Ar/O2계열의 반사방지층 식각 레시피의 경우 절연막을 거의 식각하지 않으면서 반사방지층을 식각해 내고, 이 후 C4F8/CH2F2계열의 일명 SAC(Self Align Contact)를 사용하는 이유는 산화막 계열의 절연막 식각시 드러나는 게이트 하드마스크의 손실을 최소화하기 위해서이다.
그런대, 이러한 개념의 레시피를 ArF 포토레지스트를 이용한 콘택 패터닝에 그대로 사용할 경우 문제점이 발생하게 되는 바, 반사방지층 식각시 포토레지스트 윗 부분이 벌어지게 되어 콘택의 크기가 증가하게 되며, SAC 레시피 하에 노출된 포토레지스트가 심하게 변형되어 다각형화하는 것이다. 결국 이러한 형태의 포토레지스트 패턴이 하부에 그대로 전사되어 콘택의 모양이 불규칙하게 남는 것이다.
도 1a 내지 도 1c는 이러한 문제점을 도시하는 바, 도 1a는 비트라인 콘택을 위한 감광막 패턴 임계치수(Develop Inspection Critical Dimension; DICD)를 나타내며, 도 1b는 포토레지스트 스트립 전의 변형된 비트라인 콘택홀 패턴을 나타내며, 도 2c는 포토레지스트 스트립 후를 나타낸다.
따라서, ArF 레지스터의 약한 내구성과 불소계 기체에서의 약한 물성적 특성 보완 또는 공정 기술의 발전 등이 시급한 과제라 할 수 있다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 별도의 장비나 공정의 추가없이 ArF용 포토레지스트 패턴의 변형을 최소화할 수 있는 불화아르곤 노광원을 이용한 패턴 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 ArF 노광원을 이용한 패턴 형성시 패턴 변형을 도시한 사진,
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 ArF 노광원을 이용한 패턴 형성 공정을 도시한 단면도,
도 3a 내지 도 3c는 본 발명의 도 2a 내지 도 2c의 공정에 따른 패턴 형상을 도시한 사진.
* 도면의 주요 부분에 대한 부호의 설명
10 : 기판 11 : 게이트전극
12 : 하드마스크 절연막 13 : 스페이서
14 : 피식각층 15 : 반사방지층
16 : 포토레지스트 패턴
상기와 같은 문제점을 해결하기 위해 본 발명은, 기판 상에 피식각층과 반사방지층을 차례로 형성하는 단계; 상기 반사방지층 상에 불화아르곤용 포토레지스트를 도포하는 단계; 소정의 마스크를 이용한 노광 및 현상 공정으로 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 해서 CF4/Ar 플라즈마를 이용하여 상기 반사방지층과 상기 피식각층 일부 두께를 선택적으로 식각하는 단계; 및 잔류하는 상기 피식각층을 선택적으로 식각하여 상기 기판 표면을 노출시키는 단계를 포함하는 불화아르곤 노광원을 이용한 패턴 형성 방법을 제공한다.
바람직하게, 본 발명의 상기 피식각층은 산화막을 포함하는 것을 특징으로 하며, 상기 불화아르곤용 포토레지스트는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate)를 포함하는 것을 특징으로 한다.
본 발명은, 반사방지층을 식각하는 단게에서 식각가스와 압력 및 파워 등의 공정 변수를 적절히 조절하며 이 때 하부의 피식각층(절연막)을 일부 두께 식각하여 패턴 형상을 정의한 후, 하부의 식각 단계를 진행함으로써 패턴 변형을 최소화하는 것을 그 기술적 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 ArF 노광원을 이용한 패턴 형성 공정을 도시한 단면도이며, 도 3a 내지 도 3c는 상기한 본 발명의 각 공정에 따른 패턴 형상을 도시한 사진으로서, 이를 참조하여 상세히 설명한다.
먼저 도 2a에 도시된 바와 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(10) 상에 폴리실리콘과 텅스텐 실리사이드 등의 실리사이드가 적층된 다수의 게이트전극(11) 예컨대, 워드라인 또는 비트라인 등을 형성한다.
즉, 기판(10)과 게이트전극(11)의 접촉 계면에 게이트 산화막(도시하지 않음)을 형성하며, 게이트전극(11) 상에 후속의 자기 정렬 식각(Self Align Contact; 이하 SAC이라 함) 등에 의한 게이트전극(11)의 손실을 방지하기 위한 질화막 등의 하드마스크(12)을 형성한다.
이어서, 게이트전극(11)을 포함한 기판 전면에 질화막 등의 스페이서용 절연막을 증착한 후 전면식각 공정을 통해 게이트전극(11) 측벽에 스페이서(13)를 형성한 다음, 전체 구조 상부에 예컨대, APL(Advanced Planarization Layer) 산화막, BPSG(Boro Phospho Silicate Glass), SOG(Spin On Glass) 또는 HDP(High Density Plasma) 산화막 등의 절연막을 포함하는 피식각층(14)을 형성한다.
구체적으로, 스페이서용 절연막은 50Å ∼ 500Å의 두께로 증착하며, 전면식각시 20mTorr ∼ 50mTorr의 압력과 300W ∼ 800W의 파워를 유지하며, CHF3/CF4/Ar등의 식각가스를 이용한다.
이어서, 피식각층(14) 상에 유기계열의 반사방지층(15)을 100Å ∼ 700Å의 두께로 형성한 후, 반사방지층(15) 상에 ArF용 포토레지스트를 도포한 다음, ArF 노광원을 이용한 사진식각 공정을 통해 포토레지스트 패턴(16)을 형성한다.
구체적으로, 반사방지층(15) 상에 COMA 또는 아크릴레이드 등의 ArF용 포토레지스트를 소정의 두께가 되도록 도포한 다음, 불화아르곤 노광원(도시하지 않음)과 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정을 통해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(16)을 형성한다.
다음으로 도 2b에 도시된 바와 같이, 기판(10)의 온도를 적당히 조절하며 반사방지층(15)과 피식각층(14) 일부를 선택적으로 식각하여 콘택 형상이 갖추어지도록 한다. 이 때, CD의 넓어짐(Widending)은 물론 포토레지스트의 변형이 거의 발생하지 않는 실험상의 테스트 결과를 나타내는 CF4/Ar 가스를 이용한 플라즈마 식각 조건을 이용한다.
구체적으로, 300W ∼ 2000W의 파워 및 1mTorr ∼ 100mTorr의 압력 하에서 플라즈마를 이용하여 실시하는 바, 이 때 CF4는 1SCCM ∼ 200SCCM, Ar은 1SCCM ∼ 400SCCM의 유량을 이용한다. 이 때, 식각 시간을 적당히 조절하여 피식각층(14)이 일부 두께 식각되도록 함으로써, 후속의 SAC 식각 단계에서 포토레지스트의 변형을유발하는 레시피에 의해 포토레지스트 패턴(16)의 변형이 일어난다고 할지라도 반사방지층(15) 식각 단계에서 미리 패턴 형상이 갖추어져 있으므로 정상적인 패턴 형상을 이룰 수 있는 것이다. 도 3a는 이러한 반사방지층(15) 식각 후 패턴을 도시한 사진으로서 패턴 변형이 거의 발생하지 않음을 알 수 있다.
다음으로 도 2c에 도시된 바와 같이, 잔류하는 피식각층(14)을 선택적으로 식각하여 기판(10) 표면을 노출시키는 콘택홀(17)을 형성한다.
구체적으로, 기판(10)의 온도를 적절히 유지하여 실시하며, C4F6또는 CH2F2를 주식각가스로 단독 또는 혼합하여 1000W ∼ 2000W의 파워 및 10mTorr ∼ 100mTorr의 압력 하에서 식각공정을 실시하며, 상기 주식각가스에 O2또는 Ar의 식각가스를 더 첨가하여 식각 프로파일과 안정성을 확보하도록 하는 바, 상기 주식각가스와 상기 O2를 1.5:1 ∼ 2.0:1의 비율로 사용하는 것이 바람직하다.
이 때, O2는 5SCCM ∼ 50SCCM, Ar은 100SCCM ∼ 2000SCCM, CH2F2는 1SCCM ∼ 20SCCM으로 각각의 유량을 제어하는 것이 바람직하다.
여기서, 식각 타겟 선정은 게이트전극(11), 여기서는 하드마스크(12) 상에 형성된 피식각층(14)의 두께를 고려하여 결정하는 바, 본 발명의 실시예에서는 피식각층(14)을 선택적으로 식각하여 게이트전극(11) 사이의 기판(10) 표면을 노출시키는 콘택홀(17)이 형성된다. 따라서, 도 3b에 도시된 바와 같이 SAC 공정 후 패턴 변형이 거의 발생하지 않음을 알 수 있다.
계속해서, 세정 공정을 통해 상기한 SAC 공정시 발생한 부산물을 제거한 다음, 반사방지층(15)과 감광막 패턴(16) 및 폴리머(17) 제거를 통해 패턴 형성 공정이 완료되며, 도 3c에 도시된 바와 같이, 세정 후 패턴 변형이 발생하지 않게 된다.
따라서, 포토레지스트 패턴의 식각시 변형 방지를 위해 사용하는 전자빔 큐어링 등을 위한 별도의 장치 또한 불필요하게 된다.
상기한 바와 같은 본 발명은, ArF 노광원을 이용하여 포토레지스트 패턴 형성시 후속 식각 공정에 따른 패턴 변형 방지를 위해 별도의 장비 또는 공정을 사용하지 않고 식각 가스 및 공정 변수를 적절히 조절하여 반사방지층 및 피식각층을 식각함으로써, 식각 공정에 따른 포토레지스트 패턴의 변형을 최소화하며, 미세 패턴을 형성할 수 있도록 함을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명에서는 비트라인 콘택 형성 등을 위한 콘택홀 형성 공정을 일실시예로 하였으나, 게이트전극 패턴 형성 등 피식각층이 전도막인 경우에도 적용이 가능하며, 패턴 모양이 I형, 홀(Hole)형 또는 고립된 형태 등 다양한 모양에도 적용이 가능하다.
전술한 본 발명은, ArF 사진식각 공정에 따른 포토레지스트 패턴의 변형과 손실을 방지할 수 있도록 함으로써, 궁극적으로 반도체 소자의 수율을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (6)

  1. 기판 상에 피식각층과 반사방지층을 차례로 형성하는 단계;
    상기 반사방지층 상에 불화아르곤용 포토레지스트를 도포하는 단계;
    소정의 마스크를 이용한 노광 및 현상 공정으로 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 해서 CF4/Ar 플라즈마를 이용하여 상기 반사방지층과 상기 피식각층 일부 두께를 선택적으로 식각하는 단계; 및
    잔류하는 상기 피식각층을 선택적으로 식각하여 상기 기판 표면을 노출시키는 단계
    를 포함하는 불화아르곤 노광원을 이용한 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 피식각층은 산화막을 포함하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 불화아르곤용 포토레지스트는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate)를 포함하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 반사방지층을 식각하는 단계에서 300W 내지 2000W의 파워 및 1mTorr 내지 100mTorr의 압력 하에서 실시하며, 이 때 CF4는 1SCCM 내지 200SCCM, Ar은 1SCCM 내지 400SCCM의 유량으로 하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 패턴 형성 방법.
  5. 제 1 항에 있어서,
    상기 피식각층을 식각하는 단계에서 C4F6를 또는 CH2F2중 적어도 하나를 주식각가스로 이용하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 패턴 형성 방법.
  6. 제 1 항에 있어서,
    상기 반사방지층을 100Å 내지 700Å의 두께로 형성하는 것을 특징으로 하는불화아르곤 노광원을 이용한 패턴 형성 방법.
KR1020010073227A 2001-11-23 2001-11-23 불화아르곤 노광원을 이용한 패턴 형성 방법 KR20030042542A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010073227A KR20030042542A (ko) 2001-11-23 2001-11-23 불화아르곤 노광원을 이용한 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010073227A KR20030042542A (ko) 2001-11-23 2001-11-23 불화아르곤 노광원을 이용한 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20030042542A true KR20030042542A (ko) 2003-06-02

Family

ID=29571002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010073227A KR20030042542A (ko) 2001-11-23 2001-11-23 불화아르곤 노광원을 이용한 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20030042542A (ko)

Similar Documents

Publication Publication Date Title
US6524964B2 (en) Method for forming contact by using ArF lithography
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
KR100550640B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
JP2003282550A (ja) 半導体素子の製造方法
US6867145B2 (en) Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
KR100551071B1 (ko) 반도체소자 제조방법
KR100489360B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR100939109B1 (ko) 반도체소자 제조방법
KR20040057502A (ko) 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법
KR100443346B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100440776B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR100753097B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR20030042542A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR100816687B1 (ko) 패턴 형성 방법
KR100533967B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR100808050B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20030041044A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR100858874B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR20030001134A (ko) 자기 정렬 콘택 형성 방법
KR100942980B1 (ko) 불화아르곤 노광원을 이용한 반도체소자의 자기정렬콘택홀형성 방법
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
KR20030049895A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20030042879A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20040057396A (ko) 반도체소자 제조방법
KR100527398B1 (ko) 불화아르곤 전사법을 이용한 자기 정렬 콘택 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination