TWI550725B - 薄膜電晶體基板製作方法 - Google Patents
薄膜電晶體基板製作方法 Download PDFInfo
- Publication number
- TWI550725B TWI550725B TW103136974A TW103136974A TWI550725B TW I550725 B TWI550725 B TW I550725B TW 103136974 A TW103136974 A TW 103136974A TW 103136974 A TW103136974 A TW 103136974A TW I550725 B TWI550725 B TW I550725B
- Authority
- TW
- Taiwan
- Prior art keywords
- photoresist pattern
- layer
- photoresist
- thin film
- film transistor
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 37
- 238000000034 method Methods 0.000 title claims description 27
- 239000010409 thin film Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 89
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims description 12
- 150000004706 metal oxides Chemical class 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Description
本發明涉及一種薄膜電晶體基板的製作方法。
在製作金屬氧化物薄膜電晶體基板時，由於由金屬氧化物所形成的通道層在蝕刻形成源極及汲極時容易被損壞，通常需要在該通道上額外設置一蝕刻阻擋層以保護通道層。然而，該蝕刻阻擋層不僅增加了薄膜電晶體基板的整體厚度，而且會因為需要添加額外的製程而增加了生產成本。
鑑於此，有必要提供一種成本較低的薄膜電晶體基板製作方法。該方法包括：提供基板，並在該基板上形成閘極；在該基板上依次形成覆蓋該閘極的閘極絕緣層、金屬氧化層及第一光阻層；圖案化該第一光阻層以形成第一光阻圖案；蝕刻未被該第一光阻圖案覆蓋的金屬氧化物層以形成通道；去除該第一光阻圖案兩側的部分以暴露出部分通道；形成覆蓋該閘極絕緣層、通道以及第一光阻圖案的金屬層，並在該金屬層上形成第二光阻層；
圖案化該第二光阻層以形成第二光阻圖案；蝕刻未被該第二光阻圖案覆蓋的金屬層以形成源極與汲極；以及去除該第一光阻圖案與第二光阻圖案。
相較於習知技術，本發明所提供的薄膜電晶體基板的製作方法，能夠在不使用蝕刻阻擋層的前提下保護通道不被損壞，從而形成理想的薄膜電晶體基板。
100‧‧‧薄膜電晶體基板
110‧‧‧基板
120‧‧‧閘極
130‧‧‧閘極絕緣層
140‧‧‧金屬氧化物層
142‧‧‧通道
150‧‧‧第一光阻層
152‧‧‧第一光阻圖案
160‧‧‧金屬層
162‧‧‧源極
164‧‧‧汲極
166‧‧‧不平整結構
170‧‧‧第二光阻層
172‧‧‧第二光阻圖案
180‧‧‧鈍化層
182‧‧‧接觸孔
190‧‧‧電極層
S201~S210‧‧‧步驟
圖1係本發明薄膜電晶體基板的製作方法的流程圖。
圖2至圖13係圖1中各步驟流程的剖視圖。
圖14係由本發明製作方法制得的薄膜電晶體基板中源汲極存在不平整結構的俯視圖。
下面結合附圖將對本發明實施方式作進一步的詳細說明。
請參閱圖1，圖1為本發明所提供的薄膜電晶體基板100製作方法的流程圖。該方法包括如下步驟：
步驟S201，請參閱圖2，提供基板110，並在該基板110上形成閘極120。具體地，先在該基板110上形成一金屬層，然後利用光蝕刻工藝將該金屬層圖案化為所述閘極120。另外，在形成閘極120的同時，也可以同時定義出與所述閘極120電性連接的掃描線(圖未示)。
所述基板110的材質可以選自玻璃、石英、有機聚合物或其它可適用的透明材料。所述閘極120的材質為金屬或其它導電材料，
例如合金、金屬氧化物、金屬氮化物或金屬氮氧化物等。
步驟S202，請參閱圖3，在所述基板110上依次形成覆蓋該閘極120的閘極絕緣層130、金屬氧化物層140及第一光阻層150。所述閘極絕緣層130的材質可以選自無機材料(例如氧化矽、氮化矽以及氮氧化矽等)、有機材料或其它可適用的材料及其組合。所述閘極絕緣層130形成的方法包括等離子體化學氣相沉積工藝。所述第一光阻150為正光阻，其被光線照射到的部分能夠溶於光阻顯影液，而未被光線照射的部分則不會溶於光阻顯影液。在其它實施方式中，所述第一光阻150也可以使用特性相反的負光阻。
步驟S203，圖案化該第一光阻層150以形成第一光阻圖案152。其中，該第一光阻圖案152的位置正對所述閘極120。
請參閱圖4，在本發明第一實施方式中，該圖案化的第一光阻圖案152是利用掩膜對該第一光阻層150進行曝光顯影的方法所形成的。
請參閱圖5，在本發明第二實施方式中，該圖案化的第一光阻圖案152是利用灰階掩膜對該第一光阻層150進行曝光顯影的方法形成厚度不同的階梯狀第一光阻圖案152。該第一光阻圖案152呈中間厚兩側薄的階梯狀圖案。
步驟S204，請一併參閱圖6與圖7，蝕刻未被該第一光阻圖案152覆蓋的金屬氧化物層140以形成通道142。
步驟S205，請參閱圖8，去除該第一光阻圖案152兩側的部分以暴露出部分通道142。
在本發明第一實施方式中，藉由O2或O3的等離子體對該第一光阻圖案152進行灰化處理，將該第一光阻圖案152整體按比例減小從而露出所覆蓋的通道142。
在本發明第二實施方式中，藉由O2或O3的等離子體對該階梯狀的第一光阻圖案152進行灰化處理，直至較薄的兩側部分被去除。由於該第一光阻圖案152的兩側相對中間薄，因此兩側的光阻被去除後中間部分的第一光阻圖案152仍保留從而露出所覆蓋的通道142。
步驟S206，請參閱圖9，在所述基板110上依次形成覆蓋該閘極絕緣層130、通道142以及第一光阻圖案152的金屬層160以及第二光阻層170。所述金屬層160的材質為金屬或其它導電材料，例如合金、金屬氧化物、金屬氮化物或金屬氮氧化物等。在本實施方式中，所述第二光阻層170為正光阻，其被光線照射到的部分能夠溶於光阻顯影液，而未被光線照射的部分則不會溶於光阻顯影液。在其它實施方式中，所述第二光阻層170也可以使用特性相反的負光阻。由於該第一光阻圖案152兩側漏出了部分通道142，使得所述金屬層160得以與該通道142電性連接。
步驟S207，請參閱圖10，圖案化該第二光阻層170以形成第二光阻圖案172。其中，該第二光阻圖案172的位置與未形成有該第一光阻圖案152的位置相對應。該圖案化的第二光阻圖案172是利用掩膜對該第二光阻層170進行曝光顯影的方法所形成的。
步驟S208，請參閱圖11，蝕刻未被該第二光阻圖案172覆蓋的金屬層160以形成源極162與汲極164。此時，由於該第一光阻圖案152覆蓋在該通道142上，能夠保護該通道142不被破壞，起到了
傳統製程中的蝕刻阻擋層的作用。另外，在形成源極162與汲極164的同時，也可以同時定義出與源極162電性連接的資料線(圖未示)。
步驟S209，請參閱圖12，去除該第一光阻圖案152與第二光阻圖案170。
步驟S210，請參閱圖13，形成覆蓋該閘極絕緣層130、源極162、通道142、汲極164的鈍化層180，並在該鈍化層180與汲極164對應的位置開設接觸孔182，然後在該鈍化層180上形成電極層190，該電極層190藉由該接觸孔182與汲極164電性連接。
所述鈍化層180可以由氮化矽等無機材料或丙烯酸酯等有機材料形成。所述接觸孔182可以是利用光蝕刻工藝來圖案化所述鈍化層180形成。所述電極層190的材質通常為透明導電材料，例如銦錫氧化物、銦鋅氧化物、鋁鋅氧化物、氧化銦或是氧化錫等。至此，該薄膜電晶體基板100製作完成。
由於在步驟S208中蝕刻金屬層160以形成源極162與汲極164時，該第一光阻圖案152能夠保護金屬氧化物所形成的通道142，因此本方法不需要使用蝕刻阻擋層即可形成理想的薄膜電晶體基板100。
請參閱圖14，需要說明的是，使用上述製作方法制得的薄膜電晶體基板100，在源極162面向汲極164的一側與汲極164面向源極162的一側分別會出現不平整結構166，該不平整結構166例如是鋸齒狀結構。
綜上所述，本創作符合發明專利要件，爰依法提出專利申請。惟
，以上所述者僅為本創作之較佳實施例，本創作之範圍並不以上述實施例為限，舉凡熟習本案技藝之人士爰依本創作之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
110‧‧‧基板
120‧‧‧閘極
130‧‧‧閘極絕緣層
142‧‧‧通道
162‧‧‧源極
164‧‧‧汲極
180‧‧‧鈍化層
182‧‧‧接觸孔
190‧‧‧電極層
Claims (9)
- 一種薄膜電晶體基板的製作方法，其特徵在於，該方法包括：提供基板，並在該基板上形成閘極；在該基板上依次形成覆蓋該閘極的閘極絕緣層、金屬氧化層及第一光阻層；圖案化該第一光阻層以形成第一光阻圖案；蝕刻未被該第一光阻圖案覆蓋的金屬氧化物層以形成通道；去除該第一光阻圖案兩側的部分以暴露出部分通道；形成覆蓋該閘極絕緣層、通道以及第一光阻圖案的金屬層，並在該金屬層上形成第二光阻層；圖案化該第二光阻層以形成第二光阻圖案；蝕刻未被該第二光阻圖案覆蓋的金屬層以形成源極與汲極；以及去除該第一光阻圖案與第二光阻圖案；該方法還包括：在該第一光阻層形成後，利用灰階掩膜對該第一光阻層進行曝光顯影的方法形成厚度不同的階梯狀第一光阻圖案，該第一光阻圖案呈中間厚兩側薄的階梯狀圖案；以及在灰化處理時，將該第一光阻圖案兩側比中間薄的光阻去除。
- 根據請求項第1項所述的薄膜電晶體基板的製作方法，其中，該方法還包括：在去除第一光阻圖案與第二光阻圖案後，形成覆蓋該閘極絕緣層、源極、通道、汲極的鈍化層，並在該鈍化層與汲極對應的位置開設接觸孔，然後在該鈍化層上形成電極層，該電極層藉由該接觸孔與汲極電性連接 。
- 根據請求項第1項所述的薄膜電晶體基板的製作方法，其中，該圖案化的第一光阻圖案的位置正對所述閘極。
- 根據請求項第1項所述的薄膜電晶體基板的製作方法，其中，該去除第一光阻圖案兩側的部分的方法是藉由O2或O3的等離子體對該第一光阻圖案進行灰化處理。
- 根據請求項第4項所述的薄膜電晶體基板的製作方法，其中，在灰化處理時，將該第一光阻圖案整體按比例減小從而露出所覆蓋的通道。
- 根據請求項第1項所述的薄膜電晶體基板的製作方法，其中，該第二光阻圖案的位置與位於未形成該第一光阻圖案的位置相對應。
- 根據請求項第1項所述的薄膜電晶體基板的製作方法，其中，該第一光阻圖案與第二光阻圖案為正光阻。
- 根據請求項第1項所述的薄膜電晶體基板的製作方法，其中，在蝕刻未被該第二光阻圖案覆蓋的金屬層以形成源極與汲極後，該源極面向汲極的一側與汲極面向源極的一側分別包括不平整結構。
- 根據請求項第8項所述的薄膜電晶體基板的製作方法，其中，該不平整結構包括鋸齒狀結構。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103136974A TWI550725B (zh) | 2014-10-27 | 2014-10-27 | 薄膜電晶體基板製作方法 |
| US14/586,009 US9450077B2 (en) | 2014-10-27 | 2014-12-30 | Method of manufacturing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103136974A TWI550725B (zh) | 2014-10-27 | 2014-10-27 | 薄膜電晶體基板製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201616583A TW201616583A (zh) | 2016-05-01 |
| TWI550725B true TWI550725B (zh) | 2016-09-21 |
Family
ID=55792634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103136974A TWI550725B (zh) | 2014-10-27 | 2014-10-27 | 薄膜電晶體基板製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9450077B2 (zh) |
| TW (1) | TWI550725B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070037070A1 (en) * | 2005-08-12 | 2007-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Light exposure mask and method for manufacturing semiconductor device using the same |
| TW200725167A (en) * | 2005-12-30 | 2007-07-01 | Quanta Display Inc | Mask and fabrication method thereof and application thereof |
| TW201003844A (en) * | 2008-07-09 | 2010-01-16 | Au Optronics Corp | Method for fabricating thin film transistor array substrate |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6338988B1 (en) * | 1999-09-30 | 2002-01-15 | International Business Machines Corporation | Method for fabricating self-aligned thin-film transistors to define a drain and source in a single photolithographic step |
| KR100699987B1 (ko) * | 2001-08-06 | 2007-03-26 | 삼성에스디아이 주식회사 | 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법 |
| KR101277218B1 (ko) * | 2006-06-29 | 2013-06-24 | 엘지디스플레이 주식회사 | 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법 |
| TWI422940B (zh) * | 2010-12-16 | 2014-01-11 | Innolux Corp | 陣列基板的形成方法 |
-
2014
- 2014-10-27 TW TW103136974A patent/TWI550725B/zh not_active IP Right Cessation
- 2014-12-30 US US14/586,009 patent/US9450077B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070037070A1 (en) * | 2005-08-12 | 2007-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Light exposure mask and method for manufacturing semiconductor device using the same |
| TW200725167A (en) * | 2005-12-30 | 2007-07-01 | Quanta Display Inc | Mask and fabrication method thereof and application thereof |
| TW201003844A (en) * | 2008-07-09 | 2010-01-16 | Au Optronics Corp | Method for fabricating thin film transistor array substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| US9450077B2 (en) | 2016-09-20 |
| US20160118478A1 (en) | 2016-04-28 |
| TW201616583A (zh) | 2016-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101299389B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| WO2016119324A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2014127579A1 (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| US9741751B2 (en) | Array substrate fabricating method | |
| WO2016004692A1 (zh) | 阵列基板制备方法 | |
| WO2016029541A1 (zh) | 薄膜晶体管及其的制备方法、阵列基板和显示装置 | |
| WO2019179128A1 (zh) | 阵列基板的制造方法、阵列基板、显示面板和显示装置 | |
| JP2014140033A (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| WO2017016152A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| TWI565082B (zh) | 薄膜電晶體及其製造方法 | |
| TWI624874B (zh) | 一種垂直型電晶體及其製作方法 | |
| TW201624714A (zh) | 薄膜電晶體及其製作方法 | |
| TWI550725B (zh) | 薄膜電晶體基板製作方法 | |
| US9142654B2 (en) | Manufacturing method of oxide semiconductor thin film transistor | |
| WO2018058522A1 (zh) | 薄膜晶体管制造方法及阵列基板 | |
| US20170110490A1 (en) | Mask and method for manufacturing thin film transistor using the same | |
| CN105632920B (zh) | 薄膜晶体管基板的制作方法 | |
| JP2007059926A (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
| TW201606861A (zh) | 薄膜電晶體的製造方法 | |
| TW201631749A (zh) | 薄膜電晶體基板及其顯示面板 | |
| TWI566416B (zh) | 薄膜電晶體基板及其製作方法 | |
| US20180182896A1 (en) | Thin Film Transistor And Method For Manufacturing The Same | |
| US11469258B2 (en) | Display panel and display device | |
| TWI502748B (zh) | 薄膜電晶體基板的製造方法 | |
| TW201814795A (zh) | 薄膜電晶體及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |