TWI624874B - 一種垂直型電晶體及其製作方法 - Google Patents

一種垂直型電晶體及其製作方法 Download PDF

Info

Publication number
TWI624874B
TWI624874B TW103141866A TW103141866A TWI624874B TW I624874 B TWI624874 B TW I624874B TW 103141866 A TW103141866 A TW 103141866A TW 103141866 A TW103141866 A TW 103141866A TW I624874 B TWI624874 B TW I624874B
Authority
TW
Taiwan
Prior art keywords
metal layer
edge
layer
central
electrode
Prior art date
Application number
TW103141866A
Other languages
English (en)
Other versions
TW201622011A (zh
Inventor
林欣樺
高逸群
李誌隆
施博理
方國龍
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Priority to TW103141866A priority Critical patent/TWI624874B/zh
Priority to US14/832,797 priority patent/US9859440B2/en
Priority to JP2015211464A priority patent/JP6134766B2/ja
Publication of TW201622011A publication Critical patent/TW201622011A/zh
Priority to US15/821,772 priority patent/US20180097116A1/en
Application granted granted Critical
Publication of TWI624874B publication Critical patent/TWI624874B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種垂直型電晶體的製作方法，所述垂直型電晶體包括透明基板、設 置於所述透明基板上的二閘極、位於所述二閘極之間並設置於所述透明基板上的源極、形成在所述源極上的通道層以及形成在所述通道層上的汲極。本發明僅需採用兩張光罩即可製得所述垂直型電晶體。

Description

一種垂直型電晶體及其製作方法
本發明涉及一種垂直型電晶體及其製作方法。
平面式電晶體具有易與電路整合之優點，因而被廣泛應用於電路中。然而，平面式電晶體會佔據較多的基板表面區域，使得電路的密集度無法提升。此外，在液晶顯示器領域中，隨著畫面日益精細，其單一畫素之面積也越來越小，致使現有的平面式薄膜電晶體所佔據畫素面積之比例越來越大，此則造成了開口率下降，對比度不高之問題。
因此，為了克服平面式電晶體的面積限制，有人提出了垂直型電晶體。然而製造垂直型電晶體的方法因為其需複雜的多道光罩製程，因此並不適用於量產。
鑒於此，有必要提供一種垂直型電晶體的製作方法，該方法包括：提供基板，在所述基板上依次形成第一金屬層、第二金屬層以及第一光阻層；圖案化所述第一光阻層以形成第一光阻圖案，所述第一光阻圖案包括中央第一光阻圖案以及位於所述中央第一光阻圖案兩側且與所述中央第一光阻圖案相間隔的邊緣第一光阻圖案； 蝕刻第一金屬層與第二金屬層，以形成與所述邊緣第一光阻圖案對應的邊緣第一金屬層與邊緣第二金屬層以及與所述中央第一光阻圖案對應的中央第一金屬層與中央第二金屬層；去除所述中央第一光阻圖案；去除所述中央第二金屬層；去除所述邊緣第一光阻圖案；形成覆蓋所述玻璃基板、邊緣第二金屬層以及中央第一金屬層的半導體層，並去除覆蓋在所述玻璃基板上的半導體層以形成位於所述邊緣第二金屬層上的邊緣半導體層以及位於所述中央第一金屬層上的中央半導體層；形成覆蓋所述玻璃基板、邊緣半導體層以及中央半導體層的第三金屬層，並在所述第三金屬層上對應所述中央半導體層的位置形成第二光阻圖案；去除未被所述第二光阻圖案覆蓋的第三金屬層以及邊緣半導體層，以形成中央第三金屬層；以及去除所述第二光阻圖案。
還有必要提供一種垂直型電晶體。所述垂直型電晶體包括基板、二閘極、第一電極、第二電極以及通道層。所述第一電極、第二電極與通道層夾於所述二閘極之間。所述通道層夾於所述第一電極與第二電極之間。所述閘極包括第一金屬層與第二金屬層。所述第一金屬層與所述第一電極形成在所述玻璃基板上。所述第二金屬層形成在所述第一金屬層上。所述通道層形成在所述第一電極上。所述第二電極形成在所述通道層上。
相較於習知技術，本發明所提供的垂直型電晶體及其製作方法，由於僅需採用兩張光罩即可，流程簡單，且能夠降低生產成本，易用於量產。
200‧‧‧垂直型電晶體
210‧‧‧玻璃基板
220‧‧‧閘極
230‧‧‧源極、第一電極
240‧‧‧汲極、第二電極
250‧‧‧通道層
270‧‧‧閘極絕緣層
261‧‧‧第一金屬層
262‧‧‧第二金屬層
263‧‧‧第一光阻層
264‧‧‧半導體層
265‧‧‧第三金屬層
266‧‧‧第二光阻層
2611‧‧‧邊緣第一金屬層
2612‧‧‧中央第一金屬層
2621‧‧‧邊緣第二金屬層
2622‧‧‧中央第二金屬層
2631‧‧‧邊緣第一光阻層
2632‧‧‧中央第一光阻層
2641‧‧‧邊緣半導體層
2642‧‧‧中央半導體層
2651‧‧‧中央第三金屬層
圖1係本發明實施方式所提供的垂直型電晶體的示意圖。
圖2係製作圖1中垂直型電晶體的流程圖。
圖3至圖13係圖2流程圖中各步驟的示意圖。
下面結合附圖將對本發明實施方式作進一步的詳細說明。
請參閱圖1，為本發明實施方式所提供的垂直型電晶體200的示意圖。所述垂直型電晶體200設置於一透明基板210上，其包括二閘極220，第一電極230、第二電極240、通道層250以及閘極絕緣層270。所述第一電極230為源極與汲極之其中一者，第二電極240為源極與汲極之其中另一者。在本實施例中，所述第一電極230為源極230，所述第二電極240為汲極240。
所述源極230、汲極240與通道層250夾於所述二閘極220之間。所述通道層250夾於所述源極230與汲極240之間並位於所述二閘極220之間。所述閘極220包括邊緣第一金屬層2611與邊緣第二金屬層2621。所述邊緣第一金屬層2611與源極230形成在所述玻璃基板210上。所述邊緣第二金屬層2621設置在所述邊緣第一金屬層2611上。所述通道層250形成在所述源極230上。所述汲極240形成在所述通道層250上。所述閘極絕緣層270覆蓋在所述透明基板210、二閘極220以及汲極240上並填充在所述二閘極220與源極230之間、所述二閘極220與汲極240之間以及所述二閘極220與通道層250之間以將所述二閘極220與所述源極230、汲極240、通道層250相互隔絕。
在本實施方式中，所述邊緣第一金屬層2611的材質與所述源極230的材質相同，所述邊緣第二金屬層2621、邊緣第一金屬層2611、以及汲極240的材質均不相同。具體地，所述邊緣第一金屬層2611與所述源極230的材質為鈦，所述邊緣第二金屬層2621的材質為鋁，所述汲極240的材質為銅。可以理解，所述源極230與汲極240均為與通道層250相接處的導體，因此在其它實施 方式中，所述源極230可作為汲極，同時所述汲極240可作為源極，對此並不限定。
請參閱圖2，為該垂直型電晶體200的製作方法的流程圖。該方法包括如下步驟：
步驟S201，請參閱圖3，提供玻璃基板210，並在所述玻璃基板210上依次形成第一金屬層261、第二金屬層262以及第一光阻層263。其中，所述第一金屬層261與第二金屬層262的材質不同。在本實施方式中，所述第一金屬層261的材質為鈦，所述第二金屬層262的材質為鋁。
步驟S202，請參閱圖4，藉由灰階光罩圖案化該第一光阻層263以形成第一光阻圖案，所述第一光阻圖案包括邊緣第一光阻圖案2631以及中央第一光阻圖案2632。所述邊緣第一光阻圖案2631位於所述中央第一光阻圖案2632兩側且與所述中央第一光阻圖案2632相間隔。所述邊緣第一光阻圖案2631的厚度大於所述中央第一光阻圖案2632的厚度。
步驟S203，請參閱圖5，蝕刻第一金屬層261與第二金屬層262。被蝕刻後的該第一金屬層261包括與所述邊緣第一光阻圖案2631對應的邊緣第一金屬層2611以及與所述中央第一光阻圖案2632對應的中央第一金屬層2612。被蝕刻後的該第二金屬層262包括與所述邊緣第一光阻圖案2631對應的邊緣第二金屬層2621以及與所述中央第一光阻圖案2632對應的中央第二金屬層2622。所述邊緣第一金屬層2611與邊緣第二金屬層2621共同作為該垂直型電晶體200的閘極。所述中央第一金屬層2612作為該垂直型電晶體200的源極或汲極。
步驟S204，請參閱圖6，去除所述中央第一光阻圖案2632。具體地，藉由氧離子灰化處理，將所述第一光阻圖案整體減薄。由於所述中央第一光阻圖案2632的厚度小於所述邊緣第一光阻圖案2631的厚度，在所述中央第一光阻圖案2632被灰化去除後，仍能保留部分所述邊緣第一光阻圖案2631。
步驟S205，請參閱圖7，藉由蝕刻的方式去除所述中央第二金屬層2622。由於所述第一金屬層261與第二金屬層262的蝕刻速率不同，因此在藉由蝕刻去除所述中央第二金屬層2622時不會破壞所述中央第一金屬層2612。
步驟S206，請參閱圖8，去除所述邊緣第一光阻圖案2631。
步驟S207，請參閱圖9，形成覆蓋所述玻璃基板210、邊緣第二金屬層2621及中央第一金屬層2612的半導體層，並去除覆蓋在所述玻璃基板210上的半導體層，以形成位於所述邊緣第二金屬層2621上的邊緣半導體層2641以及位於所述中央第一金屬層2612上的中央半導體層2642。具體地，在所述半導體層形成後，將所述邊緣第二金屬層2621與中央第一金屬層2612作為光罩從所述玻璃基板210遠離所述邊緣第二金屬層2621與中央第一金屬層2612的一側進行曝光，之後去除未被所述邊緣第二金屬層2621與中央第一金屬層2612遮擋的半導體層，從而形成所述邊緣半導體層2641與中央半導體層2642。在本實施方式中，所述邊緣半導體層2641以及中央半導體層2642的材質為氧化半導體。
步驟S208，請參閱圖10，形成覆蓋所述玻璃基板210、邊緣半導體層2641以及中央半導體層2642的第三金屬層265，並在所述第三金屬層265上對應所述中央半導體層2642的位置形成第二光阻圖案266。其中，所述第三金屬層265與所述第二金屬層262的材質以及蝕刻速率均不相同。在本實施方式中，所述第三金屬層265的材質為銅。所述第二光阻圖案266可以是先在所述第三金屬層265上形成一層第二光阻層，再藉由光罩製程定義出所述第二光阻圖案266的位置。
步驟S209，請參閱圖11，去除未被所述第二光阻圖案266覆蓋的第三金屬層265以及邊緣半導體層2641，以形成中央第三金屬層2651。在本實施方式中，藉由濕蝕刻的方式將未被所述第二光阻圖案266覆蓋的第三金屬層265與邊緣半導體層2641一併去除。在另一實施方式中，可先藉由乾蝕刻的方 式將未被所述第二光阻圖案266覆蓋的第三金屬層265去除，再藉由濕蝕刻的方式將未被所述第二光阻圖案266覆蓋的邊緣半導體層2641去除。若採用此方法，所述第三金屬層265可與所述第二金屬層262的材質相同。
步驟S210，請參閱圖12，去除所述第二光阻圖案266。
步驟S211，請參閱圖13，形成覆蓋所述玻璃基板210、邊緣第二金屬層2621以及中央第三金屬層2651並填充於所述邊緣第一金屬層2611、邊緣第二金屬層2621與中央第一金屬層2612、通道層2642、中央第三金屬層2651之間的閘極絕緣層270。其中，所述邊緣第一金屬層2611與邊緣第二金屬層2621共同作為所述垂直型電晶體200的閘極220，所述中央第一金屬層2612與所述中央第三金屬層2651分別作為所述垂直型電晶體200的源極230與汲極240，所述中央半導體層2642作為所述垂直型電晶體200的通道層250。可以理解，在其它實施方式中，所述邊緣第一金屬層2611或所述邊緣第二金屬層2621可單獨作為所述垂直型電晶體200的閘極220。
上述所提供的垂直型電晶體200的製作方法，由於僅需採用兩張光罩即可，流程簡單，且能夠降低生產成本，易用於量產。
綜上所述，本創作符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本創作之較佳實施例，本創作之範圍並不以上述實施例為限，舉凡熟習本案技藝之人士爰依本創作之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

Claims (17)

  1. 一種垂直型電晶體的製作方法，該方法包括：提供基板，在所述基板上依次形成第一金屬層、第二金屬層以及第一光阻層；圖案化所述第一光阻層以形成第一光阻圖案，所述第一光阻圖案包括中央第一光阻圖案以及位於所述中央第一光阻圖案兩側且與所述中央第一光阻圖案相間隔的邊緣第一光阻圖案；蝕刻第一金屬層與第二金屬層，以形成與所述邊緣第一光阻圖案對應的邊緣第一金屬層與邊緣第二金屬層以及與所述中央第一光阻圖案對應的中央第一金屬層與中央第二金屬層；去除所述中央第一光阻圖案；去除所述中央第二金屬層；去除所述邊緣第一光阻圖案；形成覆蓋所述基板、邊緣第二金屬層以及中央第一金屬層的半導體層，並去除覆蓋在所述基板上的半導體層以形成位於所述邊緣第二金屬層上的邊緣半導體層以及位於所述中央第一金屬層上的中央半導體層；形成覆蓋所述基板、邊緣半導體層以及中央半導體層的第三金屬層，並在所述第三金屬層上對應所述中央半導體層的位置形成第二光阻圖案；去除未被所述第二光阻圖案覆蓋的第三金屬層以及邊緣半導體層，以形成中央第三金屬層；以及去除所述第二光阻圖案， 所述邊緣第一金屬層與邊緣第二金屬層共同作為所述垂直型電晶體的閘極，所述中央第一金屬層與所述中央第三金屬層分別作為所述垂直型電晶體的源極與汲極。
  2. 如請求項1所述的垂直型電晶體的製作方法，其中，該方法還包括：在去除所述第二光阻圖案後，形成覆蓋所述基板、邊緣第二金屬層以及中央第三金屬層並填充於所述邊緣第一金屬層、邊緣第二金屬層與中央第一金屬層之間、所述邊緣第一金屬層、邊緣第二金屬層與通道層之間以及所述邊緣第一金屬層、邊緣第二金屬層與中央第三金屬層之間的閘極絕緣層。
  3. 如請求項1所述的垂直型電晶體的製作方法，其中，所述第一金屬層與第二金屬層的材質不同。
  4. 如請求項3所述的垂直型電晶體的製作方法，其中，所述第一金屬層的材質為鈦，所述第二金屬層的材質為鋁。
  5. 如請求項1所述的垂直型電晶體的製作方法，其中，藉由灰階光罩圖案化所述第一光阻層，所述邊緣第一光阻圖案的厚度大於所述中央第一光阻圖案的厚度。
  6. 如請求項5所述的垂直型電晶體的製作方法，其中，藉由氧離子灰化處理，將所述中央第一光阻圖案與所述邊緣第一光阻圖案整體減薄以去除所述中央第一光阻圖案。
  7. 如請求項1所述的垂直型電晶體的製作方法，其中，在所述半導體層形成後，將所述邊緣第二金屬層與中央第一金屬層當做光罩從所述基板遠離所述邊緣第二金屬層與中央第一金屬層的一側進行曝光，之 後去除未被所述邊緣第二金屬層與中央第一金屬層遮擋的半導體層，從而形成所述邊緣半導體層與中央半導體層。
  8. 如請求項1所述的垂直型電晶體的製作方法，其中，所述半導體層的材質為氧化半導體。
  9. 如請求項1所述的垂直型電晶體的製作方法，其中，所述第三金屬層與第二金屬層的材質不同，在所述第二光阻圖案形成後，藉由濕蝕刻的方式將未被所述第二光阻圖案覆蓋的第三金屬層與邊緣半導體層一併去除。
  10. 如請求項9所述的垂直型電晶體的製作方法，其中，所述第三金屬層的材質為銅。
  11. 如請求項1所述的垂直型電晶體的製作方法，其中，在所述第二光阻圖案形成後，藉由乾蝕刻的方式將未被所述第二光阻圖案覆蓋的第三金屬層去除，再藉由濕蝕刻的方式將未被所述第二光阻圖案覆蓋的邊緣半導體層去除。
  12. 一種垂直型電晶體，所述垂直型電晶體包括基板、二閘極、第一電極、第二電極以及通道層，所述第一電極、第二電極與通道層夾於所述二閘極之間，所述第一電極為源極與汲極之其中一者，所述第二電極為源極與汲極之其中另一者，所述通道層夾於所述第一電極與第二電極之間，所述各閘極分別包括第一金屬層與第二金屬層，所述各第一金屬層與所述第一電極形成在所述基板上，所述各第二金屬層形成在所述各第一金屬層上，所述通道層形成在所述第一電極上，所述第二電極形成在所述通道層上。
  13. 如請求項12所述的垂直型電晶體，其中，所述垂直型電晶體還包括閘極絕緣層，所述閘極絕緣層覆蓋在所述基板、第二金屬層以及 第二電極上並填充在所述二閘極與第一電極之間、所述二閘極與第二電極之間以及所述二閘極與通道層之間以將所述二閘極與所述第一電極、第二電極以及通道層相互隔絕。
  14. 如請求項12所述的垂直型電晶體，其中，所述第一電極為源極，所述第二電極為汲極。
  15. 如請求項12所述的垂直型電晶體，其中，所述第一金屬層與所述第一電極的材質相同，且與第二金屬層的材質及第二電極材質不同。
  16. 如請求項15所述的垂直型電晶體，其中，所述第一金屬層與所述第一電極的材質為鈦。
  17. 如請求項15所述的垂直型電晶體，其中，所述第二金屬層的材質為鋁，所述第二電極的材質為銅。
TW103141866A 2014-12-03 2014-12-03 一種垂直型電晶體及其製作方法 TWI624874B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW103141866A TWI624874B (zh) 2014-12-03 2014-12-03 一種垂直型電晶體及其製作方法
US14/832,797 US9859440B2 (en) 2014-12-03 2015-08-21 Thin film transistor and method of manufacturing same
JP2015211464A JP6134766B2 (ja) 2014-12-03 2015-10-28 垂直型薄膜トランジスタ及びその製造方法
US15/821,772 US20180097116A1 (en) 2014-12-03 2017-11-23 Thin film transistor and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103141866A TWI624874B (zh) 2014-12-03 2014-12-03 一種垂直型電晶體及其製作方法

Publications (2)

Publication Number Publication Date
TW201622011A TW201622011A (zh) 2016-06-16
TWI624874B true TWI624874B (zh) 2018-05-21

Family

ID=56095075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103141866A TWI624874B (zh) 2014-12-03 2014-12-03 一種垂直型電晶體及其製作方法

Country Status (3)

Country Link
US (2) US9859440B2 (zh)
JP (1) JP6134766B2 (zh)
TW (1) TWI624874B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789120B (zh) * 2016-05-23 2019-05-31 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
CN107180876A (zh) * 2017-07-04 2017-09-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
TWI655477B (zh) * 2018-04-18 2019-04-01 友達光電股份有限公司 主動元件基板的製造方法
CN108987484A (zh) 2018-07-27 2018-12-11 京东方科技集团股份有限公司 一种薄膜晶体管的制备方法和薄膜晶体管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043377A1 (en) * 2004-03-12 2006-03-02 Hewlett-Packard Development Company, L.P. Semiconductor device
US20090111198A1 (en) * 2007-10-23 2009-04-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20110101337A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
TW201218383A (en) * 2010-10-21 2012-05-01 Au Optronics Corp Thin film transistor and pixel structure having the thin film transistor
US20130045602A1 (en) * 2011-08-16 2013-02-21 Chunghwa Picture Tubes, Ltd. Method for forming contact holes
TW201437729A (zh) * 2007-07-20 2014-10-01 Semiconductor Energy Lab 液晶顯示裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794737A (ja) * 1993-09-22 1995-04-07 Oki Electric Ind Co Ltd 薄膜トランジスタ
JP2003110110A (ja) * 2001-09-28 2003-04-11 Ricoh Co Ltd 半導体装置及びその製造方法
JP2005167164A (ja) * 2003-12-05 2005-06-23 Mitsui Chemicals Inc トランジスタ及びその作製方法
TWI300251B (en) * 2006-07-14 2008-08-21 Ind Tech Res Inst Manufacturing method of vertical thin film transistor
KR20080077775A (ko) * 2007-02-21 2008-08-26 삼성전자주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
WO2011062057A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20110139394A (ko) * 2010-06-23 2011-12-29 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
US20130162925A1 (en) * 2011-12-21 2013-06-27 Shenzhen China Star Optoelectronics Technology Co. Ltd Thin-film Transistor Substrate and Manufacturing Method Thereof and Liquid Crystal Display Device
TWI463534B (zh) * 2012-02-10 2014-12-01 E Ink Holdings Inc ㄧ種主動陣列基板的製造方法
JP6015893B2 (ja) * 2012-02-28 2016-10-26 国立研究開発法人産業技術総合研究所 薄膜トランジスタの製造方法
US8890119B2 (en) * 2012-12-18 2014-11-18 Intel Corporation Vertical nanowire transistor with axially engineered semiconductor and gate metallization
JP6059647B2 (ja) * 2013-12-06 2017-01-11 双葉電子工業株式会社 有機エレクトロルミネッセンスデバイス及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043377A1 (en) * 2004-03-12 2006-03-02 Hewlett-Packard Development Company, L.P. Semiconductor device
TW201437729A (zh) * 2007-07-20 2014-10-01 Semiconductor Energy Lab 液晶顯示裝置
US20090111198A1 (en) * 2007-10-23 2009-04-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20110101337A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
TW201218383A (en) * 2010-10-21 2012-05-01 Au Optronics Corp Thin film transistor and pixel structure having the thin film transistor
US20130045602A1 (en) * 2011-08-16 2013-02-21 Chunghwa Picture Tubes, Ltd. Method for forming contact holes

Also Published As

Publication number Publication date
JP6134766B2 (ja) 2017-05-24
US20160163864A1 (en) 2016-06-09
US20180097116A1 (en) 2018-04-05
TW201622011A (zh) 2016-06-16
US9859440B2 (en) 2018-01-02
JP2016111344A (ja) 2016-06-20

Similar Documents

Publication Publication Date Title
TWI515910B (zh) 薄膜電晶體基板與其製作方法、顯示器
TWI624874B (zh) 一種垂直型電晶體及其製作方法
WO2015096314A1 (zh) 阵列基板及其制造方法、显示装置
WO2017008497A1 (zh) 氧化物薄膜晶体管的制备方法
JP2009158940A5 (zh)
JP2014202838A5 (zh)
WO2016119324A1 (zh) 阵列基板及其制作方法、显示装置
US9647141B2 (en) Thin film transistor and method of manufacturing the same
WO2018205886A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
JP2014140033A (ja) 薄膜トランジスタ及びアレイ基板の製造方法
WO2015096309A1 (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
WO2016127618A1 (zh) 阵列基板制造方法、阵列基板和显示装置
CN109390413A (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
TWI559549B (zh) 薄膜電晶體及其製作方法
US20170012065A1 (en) Array substrate, a method for manufacturing the same, and display device
CN105655403B (zh) 一种垂直型薄膜晶体管及其制作方法
JP2005311335A5 (zh)
CN108493197A (zh) 顶栅型阵列基板制备工艺
JP6555843B2 (ja) アレイ基板及びその製造方法
US10007175B2 (en) Mask and method for manufacturing thin film transistor using the same
WO2015096393A1 (zh) 阵列基板及其制造方法、显示装置
TW201606861A (zh) 薄膜電晶體的製造方法
TWI578540B (zh) 薄膜電晶體及其製作方法
TWI594440B (zh) 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法
TWI798771B (zh) 光罩以及內連線結構的製造方法