KR20080077775A - 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법 - Google Patents

박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법 Download PDF

Info

Publication number
KR20080077775A
KR20080077775A KR1020070017402A KR20070017402A KR20080077775A KR 20080077775 A KR20080077775 A KR 20080077775A KR 1020070017402 A KR1020070017402 A KR 1020070017402A KR 20070017402 A KR20070017402 A KR 20070017402A KR 20080077775 A KR20080077775 A KR 20080077775A
Authority
KR
South Korea
Prior art keywords
electrode
forming
semiconductor
layer
light emitting
Prior art date
Application number
KR1020070017402A
Other languages
English (en)
Inventor
조규식
최준후
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070017402A priority Critical patent/KR20080077775A/ko
Priority to US11/928,213 priority patent/US20080197354A1/en
Priority to CNA2007103021461A priority patent/CN101252149A/zh
Priority to EP08002502A priority patent/EP1970957A2/en
Publication of KR20080077775A publication Critical patent/KR20080077775A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

본 발명은 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다. 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 제조 방법은, 불순물을 함유한 다결정 규소를 포함하는 한 쌍의 저항성 접촉 부재를 형성하는 단계, 미세결정질 규소를 포함하는 반도체 부재를 형성하는 단계, 상기 반도체 부재 위에 차단 부재를 형성하는 단계, 상기 저항성 접촉 부재 및 상기 차단 부재 위에 입력 전극 및 출력 전극을 형성하는 단계, 상기 입력 전극, 상기 출력 전극 및 상기 차단 부재 위에 절연막을 형성하는 단계, 상기 절연막 위에 제어 전극을 형성하는 단계, 스위칭 박막 트랜지스터를 형성하는 단계, 그리고 상기 출력 전극과 연결되는 유기 발광 소자를 형성하는 단계를 포함한다.
Figure P1020070017402
유기 발광 표시 장치, 박막 트랜지스터, 미세결정질, 접촉 부재

Description

박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법{THIN FILM TRANSISTOR, ORGANIC LIGHT EMITTING DEVICE INCLUDING THIN FILM TRANSISTOR, AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이고,
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 배치도이고,
도 3 내지 도 5는 도 2의 유기 발광 표시 장치를 III-III 선을 따라 잘라 도시한 단면도의 여러 예이고,
도 6, 도 8, 도 10, 도 12, 도 14, 도 16, 도 18 및 도 20은 도 2 및 도 3에 도시한 유기 발광 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 7은 도 6의 유기 발광 표시 장치를 VII-VII 선을 따라 잘라 도시한 단면도이고,
도 9는 도 8의 유기 발광 표시 장치를 IX-IX 선을 따라 잘라 도시한 단면도이고,
도 11은 도 10의 유기 발광 표시 장치를 XI-XI 선을 따라 잘라 도시한 단면도이고,
도 13은 도 12의 유기 발광 표시 장치를 XIII-XIII 선을 따라 잘라 도시한 단면도이고,
도 15는 도 14의 유기 발광 표시 장치를 XV-XV 선을 따라 잘라 도시한 단면도이고,
도 17은 도 16의 유기 발광 표시 장치를 XVII-XVII 선을 따라 잘라 도시한 단면도이고,
도 19는 도 18의 유기 발광 표시 장치를 XIX-XIX 선을 따라 잘라 도시한 단면도이며,
도 21은 도 20의 유기 발광 표시 장치를 XXI-XXI 선을 따라 잘라 도시한 단면도이다.
<도면 부호의 설명>
110: 절연 기판 115: 완충막
121, 129: 게이트선 124a: 제2 제어 전극
124b: 제1 제어 전극 127: 유지 전극
140p: 제1 게이트 절연막 140q: 제2 게이트 절연막
140: 게이트 절연막
154a: 제2 반도체 154b: 제1 반도체
162, 163a, 163b, 165a, 165b: 저항성 접촉 부재
164a: 불순물 반도체
171, 179: 데이터선 172: 구동 전압선
173a: 제2 입력 전극 173b: 제1 입력 전극
175a: 제2 출력 전극 175b: 제2 출력 전극
81, 82: 접촉 보조 부재 85: 연결 부재
180, 180p, 180q: 보호막
181, 182, 184, 185a, 185b: 접촉 구멍
191: 화소 전극 270: 공통 전극
361: 격벽 365: 개구부
370: 유기 발광 부재
Cst: 유지 축전기 ILD: 구동 전류
LD: 유기 발광 다이오드 PX: 화소
Qs: 스위칭 트랜지스터 Qd: 구동 트랜지스터
Vss: 공통 전압
본 발명은 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
일반적으로 능동형 평판 표시 장치는 영상을 표시하는 복수의 화소를 포함하며, 주어진 표시 정보에 따라 각 화소의 휘도를 제어함으로써 영상을 표시한다. 이중에서 유기 발광 표시 장치는 자기 발광형이고 소비 전력이 작으며 시야각이 넓고 화소의 응답 속도가 빨라서, 액정 표시 장치를 능가할 차세대 표시 장치로서 각광받고 있다.
유기 발광 표시 장치의 각 화소는 유기 발광 소자(organic light emitting element)와 이를 구동하는 구동 트랜지스터 및 구동 트랜지스터에 데이터 전압을 인가하는 스위칭 트랜지스터 등을 포함한다. 트랜지스터는 박막 트랜지스터(thin film transistor, TFT)의 형태로 만들어지는데, 이 박막 트랜지스터는 활성층(active layer)의 종류에 따라 다결정(poly-crystalline) 규소 박막 트랜지스터와 비정질(amorphous) 규소 박막 트랜지스터 등으로 나눌 수 있다.
비정질 규소는 증착 온도가 낮아 공정이 쉬우나, 전자 이동도(mobility)가 낮기 때문에 비정질 규소를 채널층으로 채용한 박막 트랜지스터는 큰 전류를 구동하기 어렵다. 또한 비정질 규소 박막 트랜지스터는 시간이 흐름에 따라 문턱 전압이 변화하기 쉽다.
다결정 규소는 전자 이동도가 높지만, 이를 채용한 박막 트랜지스터의 오프 전류가 커서 수직 크로스토크(crosstalk) 등이 나타나기 쉽다.
그런데 다결정 규소 박막 트랜지스터의 경우, 통상 다결정 규소층이 가장 아래에 위치하고 그 위에 저항성 접촉층과 전극을 형성한 후 게이트 절연막과 게이트 전극을 형성한다.
이러한 구조의 경우 결정화 공정이나 후속 공정에서 다결정 규소층의 채널 영역 표면에 불순물이 침투하거나 손상되기 쉽다. 불순물이 침투한 경우 표면을 일정 정도 깎아낼 수는 있으나 그러려면 다결정 규소층의 두께가 두꺼워야 하고 깎아낸 후의 두께가 균일하지 않다.
따라서 본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터의 채널 영역의 손상을 줄이고 불순물이 침투하는 것을 줄이는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터는, 기판 위에 형성되어 있으며 불순물이 함유된 다결정 규소를 포함하는 제1 및 제2 저항성 접촉 부재, 상기 저항성 접촉 부재 및 상기 기판 위에 형성되어 있으며 미세결정질 규소를 포함하는 반도체 부재, 상기 반도체 부재 위에 형성되어 있는 차단 부재, 상기 제1 저항성 접촉 부재 위에 형성되어 있는 입력 전극, 상기 제2 저항성 접촉 부재 위에 형성되어 있는 출력 전극, 상기 입력 전극, 상기 출력 전극 및 상기 차단 부재 위에 형성되어 있는 절연막, 상기 절연막 위에 형성되어 있으며 상기 반도체 부재 위에 위치하는 제어 전극을 포함한다.
상기 차단 부재는 질화규소 또는 산화규소를 포함할 수 있다.
상기 입력 전극 및 상기 출력 전극의 평면 모양과 상기 저항성 접촉 부재의 평면 모양이 동일할 수 있다.
상기 입력 전극 및 상기 출력 전극의 일부는 상기 차단 부재 위에 위치할 수 있다.
상기 차단 부재는 상기 반도체 부재의 윗면을 덮을 수 있으며, 특히 상기 차 단 부재와 상기 반도체 부재는 동일한 평면 모양을 가질 수 있다.
본 발명의 한 실시예에 따른 유기 발광 표시 장치는, 기판 위에 형성되어 있으며 불순물이 함유된 다결정 규소를 포함하는 제1 및 제2 저항성 접촉 부재, 상기 저항성 접촉 부재 및 상기 기판 위에 형성되어 있으며 미세결정질 규소를 포함하는 제1 반도체 부재, 상기 제1 반도체 부재 위에 형성되어 있는 차단 부재, 상기 제1 저항성 접촉 부재 위에 형성되어 있는 제1 입력 전극 및 제1 출력 전극, 상기 제1 입력 전극, 상기 제1 출력 전극 및 상기 차단 부재 위에 형성되어 있는 제1 절연막, 상기 제1 절연막 위에 형성되어 있으며 상기 제1 반도체 부재 위에 위치하는 제1 제어 전극, 상기 제1 절연막 위에 형성되어 있으며, 상기 제1 제어 전극과 떨어져 있는 제2 제어 전극, 상기 제1 및 제2 제어 전극 위에 형성되어 있는 제2 절연막, 상기 제2 절연막 위에 형성되어 있고, 상기 제2 제어 전극 위에 위치하며, 비정질 규소를 포함하는 제2 반도체 부재, 상기 제2 반도체 부재 위에 형성되어 있는 제2 저항성 접촉 부재, 상기 제2 저항성 접촉 부재 위에 형성되어 있는 제2 입력 전극 및 제2 출력 전극, 상기 제2 입력 전극, 상기 제2 출력 전극 및 상기 제2 반도체 부재 위에 형성되어 있는 제3 절연막, 그리고 상기 제3 절연막 위에 형성되어 있으며 상기 제1 출력 전극과 연결되어 있는 유기 발광 소자를 포함한다.
상기 차단 부재는 질화규소 또는 산화규소를 포함할 수 있다.
상기 제1 입력 전극 및 상기 제1 출력 전극의 평면 모양과 상기 제1 저항성 접촉 부재의 평면 모양이 동일할 수 있다.
상기 입력 전극 및 상기 출력 전극의 일부는 상기 차단 부재 위에 위치할 수 있다.
상기 차단 부재와 상기 제1 반도체 부재는 동일한 평면 모양을 가질 수 있다.
상기 유기 발광 표시 장치는, 상기 제1 입력 전극과 연결되어 있는 구동 전압선, 상기 제2 입력 전극과 연결되어 있는 데이터선, 그리고 상기 제1 제어 전극과 연결되어 있는 게이트선을 더 포함할 수 있다.
상기 제1 제어 전극과 상기 제2 출력 전극은 서로 연결될 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터의 제조 방법은, 불순물을 함유한 다결정 규소를 포함하는 한 쌍의 저항성 접촉 부재를 형성하는 단계, 미세결정질 규소를 포함하는 반도체 부재를 형성하는 단계, 상기 반도체 부재 위에 차단 부재를 형성하는 단계, 상기 저항성 접촉 부재 및 상기 차단 부재 위에 입력 전극 및 출력 전극을 형성하는 단계, 상기 입력 전극, 상기 출력 전극 및 상기 차단 부재 위에 절연막을 형성하는 단계, 상기 절연막 위에 제어 전극을 형성하는 단계를 포함한다.
본 발명의 한 실시예에 따른 유기 발광 표시 장치의 제조 방법은, 상기 박막 트랜지스터의 제조 방법에 더하여 스위칭 박막 트랜지스터를 형성하는 단계, 그리고 상기 출력 전극과 연결되는 유기 발광 소자를 형성하는 단계를 더 포함한다.
상기 제1 반도체 부재를 형성하는 단계는, 미세결정질 규소층을 화학 기상 증착으로 적층하는 단계, 그리고 상기 미세결정질 규소층을 식각하여 상기 반도체 부재를 형성하는 단계를 포함할 수 있다.
상기 차단 부재는 질화규소 또는 산화규소를 포함할 수 있다.
상기 반도체 부재 형성 단계와 상기 차단 부재 형성 단계는, 미세결정질 규소층을 적층하는 단계, 상기 미세결정질 규소층 위에 차단층을 적층하는 단계, 그리고 상기 차단층과 상기 미세결정질 규소층을 하나의 사진 공정으로 패터닝하는 단계를 포함할 수 있다.
상기 저항성 접촉 부재와 상기 입력 전극 및 상기 출력 전극을 동일한 마스크를 사용하여 형성할 수 있다.
상기 저항성 접촉 부재 형성 단계는, 비정질 규소를 포함하는 불순물 반도체층을 적층하는 단계, 상기 불순물 반도체층을 열처리하여 결정화하는 단계, 그리고 상기 불순물 반도체층을 사진 식각하여 상기 저항성 접촉 부재를 형성하는 단계를 포함할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저 본 발명의 한 실시예에 따른 유기 발광 표시 장치에 대하여 도 1을 참고로 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 1을 참고하면, 본 실시예에 따른 유기 발광 표시 장치는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다.
신호선은 게이트 신호(또는 주사 신호)를 전달하는 복수의 게이트선(gate line)(121), 데이터 신호를 전달하는 복수의 데이터선(data line)(171) 및 구동 전압을 전달하는 복수의 구동 전압선(driving voltage line)(172)을 포함한다. 게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(171)과 구동 전압선(172)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 스위칭 트랜지스터(switching transistor)(Qs), 구동 박막 트랜지스터(driving transistor)(Qd), 유지 축전기(storage capacitor)(Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)(LD)를 포함한다.
스위칭 트랜지스터(Qs)는 제어 단자(control terminal), 입력 단자(input terminal) 및 출력 단자(output terminal)를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 게이트선(121)으로부터 받은 주사 신호에 응답하여 데이터선(171)으로부터 받은 데이터 신호를 구동 트랜지스터(Qd)에 전달한다.
구동 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(LD)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(ILD)를 흘린다.
축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프(turn-off)된 뒤에도 이를 유지한다.
유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압(Vss)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 전류(ILD)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)는 n-채널 전계 효과 트랜지스터(field effect transistor, FET)이다. 그러나 스위칭 트랜지스터(Qs)와 구동 트랜지스터(Qd) 중 적어도 하나는 p-채널 전계 효과 트랜지스터일 수 있다. 또한, 트랜지스터(Qs, Qd), 축전기(Cst) 및 유기 발광 다이오드(LD)의 연결 관계가 바뀔 수 있다.
그러면 도 1에 도시한 유기 발광 표시 장치의 상세 구조에 대하여 도 2 내지 도 5를 도 1과 함께 참고하여 상세하게 설명한다.
도 2는 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 배치도이고, 도 3 내지 도 5는 도 2의 유기 발광 표시 장치를 III-III 선을 따라 잘라 도시한 단면도의 여러 예이다.
이하의 설명에서는 도 3의 단면을 중심으로 설명하며, 도 4 및 도 5의 단면에 대해서는 도 3과 다른 점만을 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 산화규소(SiOx) 따위로 만들어진 완충막(buffer layer)(115)이 형성되어 있다.
완충막(115) 위에는 돌출부(163b)를 포함하는 복수의 선형 저항성 접촉 부재(ohmic contact stripes)(162)와 복수의 섬형 저항성 접촉 부재(165b)가 형성되어 있다.
저항성 접촉 부재(163b, 165b)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 다결정 규소(polycrystalline silicon) 따위의 결정질 반도체로 만들어질 수 있다. 선형 저항성 접촉 부재는 주로 세로 방향으로 뻗으며, 돌출부(163b)와 섬형 저항성 접촉 부재(165b)는 쌍을 이루어 마주하고 있다.
저항성 접촉 부재(163b, 165b) 및 그 사이의 완충막(115) 위에는 제1 섬형 반도체(semiconductor island)(154b)가 형성되어 있다. 제1 섬형 반도체(154b)는 미세결정질 규소(microcrystalline silicon)로 만들어질 수 있으며, 저항성 접촉 부재(163b, 165b)의 일부만을 덮는다.
제1 섬형 반도체(154b) 위에는 차단 부재(144)가 형성되어 있다. 차단 부재(144)는 제1 섬형 반도체(154b)의 윗면을 덮으며 제1 섬형 반도체(154b)와 실질적으로 동일한 모양일 수 있다. 차단 부재(144)는 질화규소(SiNx) 또는 산화규소(SiOx)로 만들어질 수 있다.
차단 부재(144) 및 저항성 접촉 부재(163b, 165b) 위에는 구동 전압선(172) 및 제1 출력 전극(output electrode)(175b)이 형성되어 있다.
구동 전압선(172)은 구동 전압을 전달하며 주로 세로 방향으로 뻗는다. 각 구동 전압선(172)은 선형 저항성 접촉 부재와 실질적으로 동일한 모양을 가지며, 돌출부(163b) 위에 위치한 제1 입력 전극(173b)을 포함한다.
제1 출력 전극(175b)은 구동 전압선(172)과 분리되어 있으며, 섬형 저항성 접촉 부재(165b)와 실질적으로 동일한 모양을 가진다.
제1 입력 전극(173b)은 선형 저항성 접촉 부재의 돌출부(163b)와 접촉하고, 제1 출력 전극(175b)은 섬형 저항성 접촉 부재(165b)와 접촉한다.
구동 전압선(172) 및 제1 출력 전극(175b)은 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등 내화성 금속 또는 이들의 합금으로 만들어질 수 있으며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 구동 전압선(172) 및 제1 출력 전극(175b)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어 질 수 있다.
구동 전압선(172) 및 제1 출력 전극(175b)은 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어질 수 있다.
구동 전압선(172), 제1 출력 전극(175b) 및 차단 부재(144) 위에는 질화규소 또는 산화규소 따위로 만들어진 제1 게이트 절연막(gate insulating layer)(140p)이 형성되어 있다.
제1 게이트 절연막(140p) 위에는 복수의 제1 제어 전극(control electrode)(124b) 및 복수의 게이트선(121)이 형성되어 있다.
제1 제어 전극(124b)은 제1 섬형 반도체(154b) 위에 위치하며, 구동 전압선(172)과 중첩하여 유지 축전기(Cst)를 이루는 복수의 유지 전극(127)을 포함한다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 구동 전압선(172)과 교차한다. 각 게이트선(121)은 위로 뻗어 있는 제2 제어 전극(124a)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
제1 제어 전극(124b) 및 게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 제1 제어 전극(124b) 및 게이트선(121)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
제1 제어 전극(124b) 및 게이트선(121)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°일 수 있다.
제1 제어 전극(124b) 및 게이트선(121) 위에는 산화규소 또는 질화규소 따위로 만들어진 제2 게이트 절연막(140q)이 형성되어 있다.
제2 게이트 절연막(140q) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)로 만들어진 복수의 제2 섬형 반도체(154a)가 형성되어 있다. 제2 섬형 반도체(154a)는 제2 제어 전극(124a) 위에 위치한다.
제2 섬형 반도체(154a) 위에는 복수 쌍의 저항성 접촉 부재(163a, 165a)가 형성되어 있다. 저항성 접촉 부재(163a, 165a)는 섬 모양이며, 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
저항성 접촉 부재(163a, 165a) 및 제2 게이트 절연막(140q) 위에는 복수의 데이터선(171) 및 복수의 제2 출력 전극(175a)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 제2 제어 전극(124a)을 향하여 뻗은 복수의 제2 입력 전극(173a)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 데이터 구동 회로와 직접 연결될 수 있다.
제2 출력 전극(175a)은 데이터선(171)과 분리되어 있다. 제2 입력 전극(173a)과 제2 출력 전극(175a)은 제2 제어 전극(124a)을 중심으로 서로 마주한다.
데이터선(171) 및 제2 출력 전극(175a)은 구동 전압선(172)과 동일한 재료로 만들어질 수 있다.
데이터선(171) 및 제2 출력 전극(175a)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°일 수 있다.
저항성 접촉 부재(163a, 165a)는 그 아래의 제2 섬형 반도체(154a)와 그 위의 데이터선(171) 및 제2 출력 전극(175a) 사이에만 존재하며 접촉 저항을 낮추어 준다. 제2 섬형 반도체(154a)에는 제2 입력 전극(173a)과 제2 출력 전극(175a) 사이를 비롯하여 이들로 가리지 않고 노출된 부분이 있다.
데이터선(171), 제2 출력 전극(175a) 및 노출된 제2 섬형 반도체(154a) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물로 만들어진 하부막(180p)과 유기 절연물로 만들어진 상부막(180q)을 포함한다. 유기 절연물은 4.0 이하의 유전 상수를 가지는 것이 바람직하고, 감광성(photosensitivity)을 가질 수도 있으며, 평탄면을 제공할 수도 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어진 단일막 구조를 가질 수도 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)을 드러내는 복수의 접촉 구멍(contact hole)(182) 및 제2 출력 전극(175a)을 드러내는 복수의 접촉 구멍(185a)이 형성되어 있다. 보호막(180) 및 제2 게이트 절연막(140q)에는 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181) 및 제1 제어 전극(124b)을 드러내는 복수의 접촉 구멍(184)이 형성되어 있다. 보호막(180)과 제1 및 제2 게이트 절연막(140p, 140q)에는 제1 출력 전극(175b)을 드러내는 복수의 접촉 구멍(185b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 부재(85) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185b)을 통하여 제1 출력 전극(175b)과 연결되어 있으며, 연결 부재(85)는 접촉 구멍(184, 185b)을 통하여 제1 제어 전극(124b) 및 제2 출력 전극(175a)과 연결되어 있다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 끝 부분(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
보호막(180) 위에는 격벽(partition)(361)이 형성되어 있다. 격벽(361)은 화소 전극(191) 가장자리 주변을 둑(bank)처럼 둘러싸서 개구부(opening)(365)를 정의하며 유기 절연물 또는 무기 절연물로 만들어진다. 격벽(361)은 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 격벽(361)은 차광 부재의 역할을 하며 그 형성 공정이 간단하다.
격벽(361)이 정의하는 화소 전극(191) 위의 개구부(365) 내에는 유기 발광 부재(organic light emitting member)(370)가 형성되어 있다. 유기 발광 부재(370)는 적색, 녹색, 청색의 삼원색 등 기본색(primary color) 중 어느 하나의 빛을 고유하게 내는 유기 물질로 만들어진다. 유기 발광 표시 장치는 유기 발광 부재(370)들이 내는 기본색 색광의 공간적인 합으로 원하는 영상을 표시한다. 그러나 유기 발광 부재(370)는 백색광을 낼 수 있고, 이 경우 유기 발광 부재(370)는 기본색 중 서로 다른 색의 빛을 내는 복수의 유기 물질층이 적층된 구조를 가질 수 있다. 그 대신 유기 발광 부재(370)의 위 또는 아래에 복수의 색필터(도시하지 않음)가 구비될 수 있다.
유기 발광 부재(370)는 빛을 내는 발광층(emitting layer)(도시하지 않음) 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)(도시하지 않음)을 포함하는 다층 구조를 가질 수 있다. 부대층에는 전자와 정공의 균형을 맞추기 위한 전자 수송층(electron transport layer)(도시하지 않음) 및 정공 수송층(hole transport layer)(도시하지 않음)과 전자와 정공의 주입을 강화하기 위한 전자 주입층(electron injecting layer)(도시하지 않음) 및 정공 주입층(hole injecting layer)(도시하지 않음) 등이 있다.
유기 발광 부재(370) 위에는 공통 전극(common electrode)(270)이 형성되어 있다. 공통 전극(270)은 공통 전압(Vss)을 인가 받으며, 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄, 은 등을 포함하는 반사성 금속 또는 ITO 또는 IZO 등의 투명한 도전 물질로 만들어진다.
이러한 유기 발광 표시 장치에서, 화소 전극(191), 유기 발광 부재(370) 및 공통 전극(270)은 유기 발광 다이오드(LD)를 이루며, 화소 전극(191)이 애노드, 공통 전극(270)이 캐소드가 되거나 반대로 화소 전극(191)이 캐소드, 공통 전극(270)이 애노드가 된다.
또한, 게이트선(121)에 연결되어 있는 제2 제어 전극(124a), 데이터선(171)에 연결되어 있는 제2 입력 전극(173a) 및 제2 출력 전극(175a)은 제2 섬형 반도체(154a)와 함께 스위칭 박막 트랜지스터(thin film transistor, TFT)(Qs)를 이루며, 스위칭 박막 트랜지스터(Qs)의 채널(channel)은 제2 입력 전극(173a)과 제2 출력 전극(175a) 사이의 제2 섬형 반도체(154a)에 형성된다.
제2 출력 전극(175a)에 연결되어 있는 제1 제어 전극(124b), 구동 전압 선(172)에 연결되어 있는 제1 입력 전극(173b) 및 저항성 접촉 부재(163b), 그리고 화소 전극(191)에 연결되어 있는 제1 출력 전극(175b) 및 저항성 접촉 부재(165b)는 제1 섬형 반도체(154b)와 함께 구동 박막 트랜지스터(Qd)를 이루며, 구동 박막 트랜지스터(Qd)의 채널은 제1 입력 전극(173b)과 제1 출력 전극(175b) 사이의 제1 섬형 반도체(154b)에 형성된다.
앞에서 설명했듯이, 제1 섬형 반도체(154b)는 미세결정질 규소로 만들어지며, 제2 섬형 반도체(154a)는 비정질 규소로 만들어진다.
이러한 유기 발광 표시 장치는 기판(110)의 위쪽 또는 아래쪽으로 빛을 내보내어 영상을 표시한다. 불투명한 화소 전극(191)과 투명한 공통 전극(270)은 기판(110)의 위쪽 방향으로 영상을 표시하는 전면 발광(top emission) 방식의 유기 발광 표시 장치에 적용하며, 투명한 화소 전극(191)과 불투명한 공통 전극(270)은 기판(110)의 아래 방향으로 영상을 표시하는 배면 발광(bottom emission) 방식의 유기 발광 표시 장치에 적용한다.
본 발명의 다른 실시예에 따르면, 각 화소(PX)는 스위칭 트랜지스터(Qs) 하나와 구동 트랜지스터(Qd) 하나 외에도 유기 발광 다이오드(LD) 및 구동 트랜지스터(Qd)의 열화를 방지 또는 보상하는 다른 트랜지스터를 더 포함할 수 있다.
한편, 도 4의 경우, 제2 제어 전극(124a)이 제1 입력 전극(173b) 및 제1 출력 전극(175b)과 동일한 층에 위치한다. 또한 제2 게이트 절연막(140q)이 생략되어 있고, 제2 입력 전극(173a) 및 제2 출력 전극(175a)이 제1 제어 전극(124b)과 동일한 층에 위치한다.
그러므로 도 4와 같은 구조는 도 3의 구조보다 단순하다.
도 5에 도시한 예에서는 스위칭 박막 트랜지스터(Qs)가 구동 박막 트랜지스터(Qd)와 실질적으로 동일한 단면 구조를 가지며, 이에 따라 다른 부분의 구조도 조금씩 바뀌어 있다.
구체적으로 설명하자면, 제2 저항성 접촉 부재(163a, 165a)가 제1 저항성 접촉 부재(163b, 165b)와 동일한 층에 위치하고, 제2 저항성 접촉 부재(163a, 165a) 위에 제2 섬형 반도체(154a) 및 그 위의 제2 차단 부재(144a)가 형성되어 있다.
데이터선(171) 및 제2 출력 전극(175a)이 구동 전압선(172) 및 제1 출력 전극(175b)과 동일한 층에 위치하고, 게이트 절연막(140)이 이들을 덮는다.
게이트선(121)이 게이트 절연막(140) 위에 위치하며, 제1 제어 전극(124b)과 함께 단일막 구조인 보호막(180)으로 덮여 있다.
이와 같이 도 5의 경우에는 스위칭 박막 트랜지스터(Qs)와 구동 박막 트랜지스터(Qd)가 동일한 층에 동일한 구조로 만들어지므로 유기 발광 표시 장치의 구조와 제조 방법이 간단하다.
그러면, 도 2 및 도 3에 도시한 유기 발광 표시 장치의 제조 방법에 대하여 도 6 내지 도 21을 참고하여 더욱 상세하게 설명한다.
도 6, 도 8, 도 10, 도 12, 도 14, 도 16, 도 18 및 도 20은 도 2 내지 도 3에 도시한 유기 발광 표시 장치를 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 7은 도 6의 유기 발광 표시 장치를 VII-VII 선을 따라 잘라 도시한 단면도이고, 도 9는 도 8의 유기 발광 표시 장치를 IX-IX 선을 따 라 잘라 도시한 단면도이고, 도 11은 도 10의 유기 발광 표시 장치를 XI-XI 선을 따라 잘라 도시한 단면도이고, 도 13은 도 12의 유기 발광 표시 장치를 XIII-XIII 선을 따라 잘라 도시한 단면도이고, 도 15는 도 14의 유기 발광 표시 장치를 XV-XV 선을 따라 잘라 도시한 단면도이고, 도 17은 도 16의 유기 발광 표시 장치를 XVII-XVII 선을 따라 잘라 도시한 단면도이고, 도 19는 도 18의 유기 발광 표시 장치를 XIX-XIX 선을 따라 잘라 도시한 단면도이며, 도 21은 도 20의 유기 발광 표시 장치를 XXI-XXI 선을 따라 잘라 도시한 단면도이다.
도 6 및 도 7을 참고하면, 먼저 기판(110) 위에 완충막(115)과 불순물 반도체층을 연속하여 적층한다. 완충막(115)은 산화규소 따위로 만들어지며 두께가 약 5,000Å이다. 불순물 반도체층은 N형 불순물이 고농도로 도핑된 비정질 규소 따위로 만들어지며 두께는 약 300Å 내지 2,000Å이다.
이어 FARTA(field-enhanced rapid thermal annealing) 등의 방법으로 불순물 반도체층을 결정화한 다음, 이를 사진 식각하여 돌출부(163b)를 포함하는 선형 저항성 접촉 부재(162) 및 섬형 저항성 접촉 부재(165b)를 형성한다.
도 8 및 도 9를 참고하면, 약 50Å 내지 2,000Å 두께의 미세결정질 규소층과 약 500Å 두께의 질화규소 차단층을 화학 기상 증착(chemical vapor deposition, CVD) 등의 방법으로 잇달아 적층한다. 이어 차단층 위에 감광막을 형성하고 노광, 현상한 다음, 이를 마스크로 삼아 차단층과 미세결정질 규소층을 동시에 건식 식각하여 동일한 평면 모양을 갖는 차단 부재(144) 및 제1 섬형 반도체(154b)를 형성하는 한편, 저항성 접촉 부재(162, 165b)의 일부를 노출한다.
여기에서 미세결정질이라고 하면 결정립의 입경이 대략 10-6m 이하인 경우를 뜻하며, 그보다 크면 다결정으로 볼 수 있다.
저항성 접촉 부재(162, 165b)가 다결정이므로 미세결정질 규소층의 형성이 매우 용이하며 접촉 특성이 좋다. 또한 미세결정질 규소층은 화학 기상 증착 등의 방법으로 저온에서 형성 가능하므로, 열처리를 할 경우 생길 수 있는 기판(110) 변형이나 수소의 이탈로 인한 미세결정질 규소의 결함 증가 등의 문제가 생기지 않는다. 따라서 차단 부재(144)의 재료 선택이 자유롭다.
또한 저항성 접촉 부재(162, 165b)의 결정화까지 완료한 다음에 미세결정질 규소층을 형성하므로 미세결정층 규소층에 불순물이 확산될 이유가 없다.
한편, 저항성 접촉 부재(162, 165b)가 제1 섬형 반도체(154b)의 위에 위치하는 통상의 박막 트랜지스터의 제조 방법에서는 저항성 접촉 부재(162, 165b)를 플라스마 건식 식각으로 형성할 때 제1 섬형 반도체(154b)의 채널부가 노출되기 때문에 표면에 손상을 입기 쉽지만, 본 실시예의 경우에는 그런 문제가 전혀 없다.
차단 부재(144)는 후속 공정에서 제1 섬형 반도체(154b)가 손상되는 것을 방지할 수 있다.
도 10 및 도 11을 참고하면, 금속층을 적층하고 사진 식각하여 제1 입력 전극(173b)을 포함하는 구동 전압선(172) 및 제1 출력 전극(175b)을 형성한다. 사진 공정에 사용하는 마스크는 저항성 접촉 부재(162, 165b)를 형성할 때 사용한 것과 동일할 수 있으며, 이렇게 하면 마스크의 수효가 준다. 이 경우 구동 전압선(172) 은 선형 저항성 접촉 부재(162)와 실질적으로 동일한 평면 모양이고, 제1 출력 전극(175b)은 섬형 저항성 접촉 부재(165b)와 실질적으로 동일한 평면 모양이다.
도 12 및 도 13을 참고하면, 제1 게이트 절연막(140p)을 적층한 다음, 복수의 제1 제어 전극(124b), 그리고 제2 제어 전극(124a) 및 끝 부분(129)을 포함하는 복수의 게이트선(121)을 형성한다.
도 14 및 도 15를 참고하면, 제2 게이트 절연막(140q), 진성 비정질 규소층, 불순물 비정질 규소층의 삼층막을 잇달아 적층한 다음, 불순물 규소층과 진성 규소층을 사진 식각하여 복수의 섬형 불순물 반도체(164a) 및 복수의 제2 섬형 반도체(154a)를 형성한다.
도 16 및 도 17을 참고하면, 금속층을 적층하고 사진 식각하여 제2 입력 전극(173a) 및 끝 부분(179)을 포함하는 복수의 데이터선(171)과 복수의 제2 출력 전극(175a)을 형성한다. 이어서 데이터선(171)과 제2 출력 전극(175a)으로 덮이지 않고 노출된 불순물 반도체(164a) 부분을 제거함으로써 복수의 섬형 저항성 접촉 부재(163a, 165a)을 완성하는 한편, 그 아래의 제2 섬형 반도체(154a) 일부분을 노출한다. 이어서, 제2 섬형 반도체(154a)의 노출된 표면을 안정화시키기 위하여 산소 플라스마(O2 plasma)를 실시할 수 있다.
도 18 및 도 19를 참고하면, 하부막(180p)과 상부막(180q)을 포함하는 보호막(180)을 적층하고 제1 및 제2 게이트 절연막(140p, 140q)과 함께 사진 식각하여 복수의 접촉 구멍(181, 182, 184, 185a, 185b)을 형성한다. 접촉 구멍(181, 182, 184, 185a, 185b)은 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179), 제1 제어 전극(124b), 제2 출력 전극(175a) 및 제1 출력 전극(175b)을 노출한다.
도 20 및 도 21을 참고하면, 보호막(180) 위에 복수의 화소 전극(191), 복수의 연결 부재(85) 및 복수의 접촉 보조 부재(81, 82)를 형성한다.
도 2 및 도 3을 참고하면, 복수의 개구부(365)를 가지는 격벽(361)을 형성하고, 유기 발광 부재(370) 및 공통 전극(270)을 형성한다.
본 발명은 기타 다른 구조의 유기 발광 표시 장치에도 적용할 수 있다.
이와 같이 저항성 접촉 부재를 먼저 형성하고 결정화한 후에, 미세결정질 반도체를 형성함으로써, 반도체가 입는 손상, 불순물 유입, 기판의 변형으로 인한 오정렬 등을 줄일 수 있다.
또한, 전극과 반도체 사이에 절연막을 두어 이들이 접촉함으로써 생기는 불량을 줄일 수 있다. 이때 반도체의 열처리 과정이 생략되므로 절연막 재료의 선택이 자유롭다.
또한, 저항성 접촉 부재와 구동 전압선, 출력 전극 등을 동일한 마스크로 형성함으로써 공정을 단순화할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명 의 권리 범위에 속하는 것이다.

Claims (24)

  1. 기판 위에 형성되어 있으며 불순물이 함유된 다결정 규소를 포함하는 제1 및 제2 저항성 접촉 부재,
    상기 저항성 접촉 부재 및 상기 기판 위에 형성되어 있으며 미세결정질 규소를 포함하는 반도체 부재,
    상기 반도체 부재 위에 형성되어 있는 차단 부재,
    상기 제1 저항성 접촉 부재 위에 형성되어 있는 입력 전극,
    상기 제2 저항성 접촉 부재 위에 형성되어 있는 출력 전극,
    상기 입력 전극, 상기 출력 전극 및 상기 차단 부재 위에 형성되어 있는 절연막, 그리고
    상기 절연막 위에 형성되어 있으며 상기 반도체 부재 위에 위치하는 제어 전극
    을 포함하는 박막 트랜지스터.
  2. 제1항에서,
    상기 차단 부재는 질화규소 또는 산화규소를 포함하는 박막 트랜지스터.
  3. 제1항에서,
    상기 입력 전극 및 상기 출력 전극의 평면 모양과 상기 저항성 접촉 부재의 평면 모양이 동일한 박막 트랜지스터.
  4. 제1항에서,
    상기 입력 전극 및 상기 출력 전극의 일부는 상기 차단 부재 위에 위치하는 박막 트랜지스터.
  5. 제1항에서,
    상기 차단 부재와 상기 반도체 부재는 동일한 평면 모양을 가지는 박막 트랜지스터.
  6. 기판 위에 형성되어 있으며 불순물이 함유된 다결정 규소를 포함하는 제1 및 제2 저항성 접촉 부재,
    상기 저항성 접촉 부재 및 상기 기판 위에 형성되어 있으며 미세결정질 규소를 포함하는 제1 반도체 부재,
    상기 제1 반도체 부재 위에 형성되어 있는 차단 부재,
    상기 제1 저항성 접촉 부재 위에 형성되어 있는 제1 입력 전극 및 제1 출력 전극,
    상기 제1 입력 전극, 상기 제1 출력 전극 및 상기 차단 부재 위에 형성되어 있는 제1 절연막,
    상기 제1 절연막 위에 형성되어 있으며 상기 제1 반도체 부재 위에 위치하는 제1 제어 전극,
    상기 제1 절연막 위에 형성되어 있으며, 상기 제1 제어 전극과 떨어져 있는 제2 제어 전극,
    상기 제1 및 제2 제어 전극 위에 형성되어 있는 제2 절연막,
    상기 제2 절연막 위에 형성되어 있고, 상기 제2 제어 전극 위에 위치하며, 비정질 규소를 포함하는 제2 반도체 부재,
    상기 제2 반도체 부재 위에 형성되어 있는 제2 저항성 접촉 부재,
    상기 제2 저항성 접촉 부재 위에 형성되어 있는 제2 입력 전극 및 제2 출력 전극,
    상기 제2 입력 전극, 상기 제2 출력 전극 및 상기 제2 반도체 부재 위에 형성되어 있는 제3 절연막, 그리고
    상기 제3 절연막 위에 형성되어 있으며 상기 제1 출력 전극과 연결되어 있는 유기 발광 소자
    를 포함하는 유기 발광 표시 장치.
  7. 제6항에서,
    상기 차단 부재는 질화규소 또는 산화규소를 포함하는 유기 발광 표시 장치.
  8. 제6항에서,
    상기 제1 입력 전극 및 상기 제1 출력 전극의 평면 모양과 상기 제1 저항성 접촉 부재의 평면 모양이 동일한 유기 발광 표시 장치.
  9. 제6항에서,
    상기 입력 전극 및 상기 출력 전극의 일부는 상기 차단 부재 위에 위치하는 유기 발광 표시 장치.
  10. 제6항에서,
    상기 차단 부재와 상기 제1 반도체 부재는 동일한 평면 모양을 가지는 유기 발광 표시 장치.
  11. 제6항 내지 제10항 중 어느 한 항에서,
    상기 제1 입력 전극과 연결되어 있는 구동 전압선,
    상기 제2 입력 전극과 연결되어 있는 데이터선, 그리고
    상기 제1 제어 전극과 연결되어 있는 게이트선
    을 더 포함하는 유기 발광 표시 장치.
  12. 제6항 내지 제10항 중 어느 한 항에서,
    상기 제1 제어 전극과 상기 제2 출력 전극은 서로 연결되어 있는 유기 발광 표시 장치.
  13. 불순물을 함유한 다결정 규소를 포함하는 한 쌍의 저항성 접촉 부재를 형성하는 단계,
    미세결정질 규소를 포함하는 반도체 부재를 형성하는 단계,
    상기 반도체 부재 위에 차단 부재를 형성하는 단계,
    상기 저항성 접촉 부재 및 상기 차단 부재 위에 입력 전극 및 출력 전극을 형성하는 단계,
    상기 입력 전극, 상기 출력 전극 및 상기 차단 부재 위에 절연막을 형성하는 단계,
    상기 절연막 위에 제어 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터의 제조 방법.
  14. 제13항에서,
    상기 제1 반도체 부재를 형성하는 단계는,
    미세결정질 규소층을 화학 기상 증착으로 적층하는 단계, 그리고
    상기 미세결정질 규소층을 식각하여 상기 반도체 부재를 형성하는 단계
    를 포함하는
    박막 트랜지스터의 제조 방법.
  15. 제13항에서,
    상기 차단 부재는 질화규소 또는 산화규소를 포함하는 박막 트랜지스터의 제 조 방법.
  16. 제13항에서,
    상기 반도체 부재 형성 단계와 상기 차단 부재 형성 단계는,
    미세결정질 규소층을 적층하는 단계,
    상기 미세결정질 규소층 위에 차단층을 적층하는 단계, 그리고
    상기 차단층과 상기 미세결정질 규소층을 하나의 사진 공정으로 패터닝하는 단계
    를 포함하는
    박막 트랜지스터의 제조 방법.
  17. 제13항에서,
    상기 저항성 접촉 부재와 상기 입력 전극 및 상기 출력 전극을 동일한 마스크를 사용하여 형성하는 박막 트랜지스터의 제조 방법.
  18. 제13항 내지 제17항 중 어느 한 항에서,
    상기 저항성 접촉 부재 형성 단계는,
    비정질 규소를 포함하는 불순물 반도체층을 적층하는 단계,
    상기 불순물 반도체층을 열처리하여 결정화하는 단계, 그리고
    상기 불순물 반도체층을 사진 식각하여 상기 저항성 접촉 부재를 형성하는 단계
    를 포함하는
    박막 트랜지스터의 제조 방법.
  19. 불순물을 함유한 다결정 규소를 포함하는 한 쌍의 저항성 접촉 부재를 형성하는 단계,
    미세결정질 규소를 포함하는 반도체 부재를 형성하는 단계,
    상기 반도체 부재 위에 차단 부재를 형성하는 단계,
    상기 저항성 접촉 부재 및 상기 차단 부재 위에 입력 전극 및 출력 전극을 형성하는 단계,
    상기 입력 전극, 상기 출력 전극 및 상기 차단 부재 위에 절연막을 형성하는 단계,
    상기 절연막 위에 제어 전극을 형성하는 단계
    스위칭 박막 트랜지스터를 형성하는 단계, 그리고
    상기 출력 전극과 연결되는 유기 발광 소자를 형성하는 단계
    를 포함하는 유기 발광 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 제1 반도체 부재를 형성하는 단계는,
    미세결정질 규소층을 화학 기상 증착으로 적층하는 단계, 그리고
    상기 미세결정질 규소층을 식각하여 상기 반도체 부재를 형성하는 단계
    를 포함하는
    유기 발광 표시 장치의 제조 방법.
  21. 제19항에서,
    상기 차단 부재는 질화규소 또는 산화규소를 포함하는 유기 발광 표시 장치의 제조 방법.
  22. 제19항에서,
    상기 반도체 부재 형성 단계와 상기 차단 부재 형성 단계는,
    미세결정질 규소층을 적층하는 단계,
    상기 미세결정질 규소층 위에 차단층을 적층하는 단계, 그리고
    상기 차단층과 상기 미세결정질 규소층을 하나의 사진 공정으로 패터닝하는 단계
    를 포함하는
    유기 발광 표시 장치의 제조 방법.
  23. 제19항에서,
    상기 저항성 접촉 부재와 상기 입력 전극 및 상기 출력 전극을 동일한 마스크를 사용하여 형성하는 유기 발광 표시 장치의 제조 방법.
  24. 제19항 내지 제23항 중 어느 한 항에서,
    상기 저항성 접촉 부재 형성 단계는,
    비정질 규소를 포함하는 불순물 반도체층을 적층하는 단계,
    상기 불순물 반도체층을 열처리하여 결정화하는 단계, 그리고
    상기 불순물 반도체층을 사진 식각하여 상기 저항성 접촉 부재를 형성하는 단계
    를 포함하는
    유기 발광 표시 장치의 제조 방법.
KR1020070017402A 2007-02-21 2007-02-21 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법 KR20080077775A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070017402A KR20080077775A (ko) 2007-02-21 2007-02-21 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
US11/928,213 US20080197354A1 (en) 2007-02-21 2007-10-30 Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
CNA2007103021461A CN101252149A (zh) 2007-02-21 2007-12-14 薄膜晶体管、包括它的有机发光器件、及其制造方法
EP08002502A EP1970957A2 (en) 2007-02-21 2008-02-12 Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070017402A KR20080077775A (ko) 2007-02-21 2007-02-21 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법

Publications (1)

Publication Number Publication Date
KR20080077775A true KR20080077775A (ko) 2008-08-26

Family

ID=39432169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070017402A KR20080077775A (ko) 2007-02-21 2007-02-21 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법

Country Status (4)

Country Link
US (1) US20080197354A1 (ko)
EP (1) EP1970957A2 (ko)
KR (1) KR20080077775A (ko)
CN (1) CN101252149A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293566B1 (ko) * 2007-01-11 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US7786481B2 (en) 2008-08-26 2010-08-31 Lg Display Co., Ltd. Organic light emitting diode display and fabricating method thereof
JP2012019117A (ja) * 2010-07-09 2012-01-26 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP2012019120A (ja) * 2010-07-09 2012-01-26 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
TWI624874B (zh) * 2014-12-03 2018-05-21 鴻海精密工業股份有限公司 一種垂直型電晶體及其製作方法
KR102352312B1 (ko) 2017-09-29 2022-01-19 삼성디스플레이 주식회사 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW367564B (en) * 1995-09-25 1999-08-21 Toshiba Corp Forming method for polycrystalline silicon, thin film transistor containing the polycrystalline silicon and manufacturing method thereof, and the liquid crystal display containing the thin film transistor
US5782665A (en) * 1995-12-29 1998-07-21 Xerox Corporation Fabricating array with storage capacitor between cell electrode and dark matrix
KR100669733B1 (ko) * 2004-10-14 2007-01-16 삼성에스디아이 주식회사 유기박막 트랜지스터 및 이를 이용한 유기전계 발광표시장치

Also Published As

Publication number Publication date
EP1970957A2 (en) 2008-09-17
US20080197354A1 (en) 2008-08-21
CN101252149A (zh) 2008-08-27

Similar Documents

Publication Publication Date Title
KR101219036B1 (ko) 유기 발광 표시 장치
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
KR101294260B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101026812B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101251998B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR20070054806A (ko) 유기 발광 표시 장치
KR100731753B1 (ko) 양면 발광 유기전계발광표시장치 및 그 제조 방법
KR101499233B1 (ko) 유기 발광 표시 장치
KR101209057B1 (ko) 표시 장치 및 그의 제조 방법
KR20070041856A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090110624A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080077775A (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR20100009385A (ko) 박막 트랜지스터 및 그 제조 방법
KR20070052509A (ko) 유기 발광 표시 장치
KR20140084603A (ko) 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법
KR101293565B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20060014778A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070074752A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080054597A (ko) 유기 발광 표시 장치 및 그 제조 방법
US8426863B2 (en) Thin film transistor; method of manufacturing same; and organic light emitting device including the thin film transistor
KR101240649B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080070327A (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR20070051459A (ko) 유기 발광 표시 장치
KR101712197B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination