JP6121051B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6121051B2
JP6121051B2 JP2016514668A JP2016514668A JP6121051B2 JP 6121051 B2 JP6121051 B2 JP 6121051B2 JP 2016514668 A JP2016514668 A JP 2016514668A JP 2016514668 A JP2016514668 A JP 2016514668A JP 6121051 B2 JP6121051 B2 JP 6121051B2
Authority
JP
Japan
Prior art keywords
resist layer
film
semiconductor device
wavelength
wet etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016514668A
Other languages
English (en)
Other versions
JPWO2015162786A1 (ja
Inventor
信明 山中
信明 山中
大亮 近森
大亮 近森
祥生 武藤
祥生 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015162786A1 publication Critical patent/JPWO2015162786A1/ja
Application granted granted Critical
Publication of JP6121051B2 publication Critical patent/JP6121051B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、ポジ型フォトレジストを用いたウェットエッチングを伴う半導体装置の製造方法に関するものである。
半導体装置の製造において、半導体基板上に配置された金属膜のパターニングがしばしば行われる。典型的なパターニング方法として、レジスト層をマスクとしたウェットエッチングがある。レジスト層は、通常、フォトレジストの塗布、露光および現像によって形成される。
使用前のフォトレジストおよび未露光のレジスト層の保存に際しては、従来から注意が払われている。たとえば特開平５−３２３５８９号公報によれば、保存安定性に優れた感光性樹脂組成物が提案されている。この公報によれば、この感光性樹脂組成物をドライフィルムとし未露光状態で保存しても、長期間にわたり感光が防止できる、とされている。
特開平５−３２３５８９号公報
上述したように、露光前のドライフィルム（レジスト層）については感光を防止する配慮がなされるのが通常である。逆に、露光およびそれに続く現像の終了後は、感光を防止する特段の配慮は必要ないと考えられてきた。しかしながら本発明者らは、ポジ型レジストが用いられる場合、現像が終了したレジスト層についても感光を防止する配慮がなされないと、ウェットエッチングによるパターニングの精度が低下しやすいことを新たに見出した。
本発明は以上のような課題を解決するためになされたものであり、その目的は、ウェットエッチングによるパターニングの精度を高めることができる半導体装置の製造方法を提供することである。
本発明の半導体装置の製造方法は次の工程を有する。半導体基板上に配置された金属膜上に、少なくとも一の波長に対して感光性を有するポジ型フォトレジストを用いてレジスト層が塗布される。一の波長領域を含む光によってレジスト層が露光される。露光されたレジスト層が現像される。レジスト層を現像する工程の後、エッチング装置において、レジスト層をマスクとして用いて金属膜に対してウェットエッチングが行なわれる。エッチング装置は、一の波長以下の波長がカットされた光を発する照明装置によって照明された環境下に設置されている。金属膜はＴｉ膜を含む。ポジ型フォトレジストはノボラック系の材料を含む。ウェットエッチングを行なう工程は、エッチング液として過酸化水素を含む水溶液を用いて行なわれる。
本発明によれば、エッチング装置は、一の波長以下の波長がカットされた光を発する照明装置によって照明された環境下に設置されている。これにより、ポジ型フォトレジストによって形成されたレジスト層の端部における、レジスト層と金属膜との界面での金属膜の腐食が抑制される。よって、ウェットエッチングによるパターニングの精度を高めることができる。
本発明の一実施の形態における半導体装置の構成を概略的に示す部分断面図である。 図１の半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 図１の半導体装置の製造方法の構成を概略的に示すフロー図である。 図１の半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 図１の半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 比較例の半導体装置の製造方法のウェットエッチング後の状態を示す、走査型電子顕微鏡による部分断面写真である。 比較例の半導体装置の製造方法のレジスト層除去後の様子を示す、走査型電子顕微鏡による部分平面写真である。 比較例の半導体装置の製造方法のレジスト層除去後の様子を示す、走査型電子顕微鏡による部分断面写真である。 比較例の半導体装置の製造方法における、現像後のレジスト層への光の入射の様子を示す部分断面図である。 比較例の半導体装置の製造方法におけるウェットエッチングの進行を示す部分断面図である。 本発明の一実施の形態における半導体装置の製造方法における、現像後のレジスト層への光の入射の様子を示す部分断面図である。 本発明の一実施の形態における半導体装置の製造方法におけるウェットエッチングの進行を示す部分断面図である。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
（半導体装置の構成）
図１は、本実施の形態のパワーデバイス１００（半導体装置）の一部（図中、右端部）の構成を概略的に示す。パワーデバイス１００はショットキーバリアダイオードであり、炭化珪素基板１０（半導体基板）と層間絶縁膜３０とアノード電極４０とカソード電極５１と保護膜５２とを有する。
炭化珪素基板１０は、いわゆるエピタキシャル基板であり、単結晶基板１１およびエピタキシャル層２０を有する。単結晶基板はｎ型（第１導電型）を有する。エピタキシャル層２０は、ｎ型を有し、単結晶基板１１の不純物濃度に比して低い不純物濃度を有する。エピタキシャル層２０の表面上には終端構造として、ｐ型（第２導電型）を有するガードリング２１および２２が設けられている。最も内側に配置されたガードリング、すなわちガードリング２１、は相対的に低い不純物濃度を有する低濃度領域２１ａと相対的に高い不純物濃度を有する高濃度領域２１ｂとを含む。高濃度領域２１ｂは低濃度領域２１ａによってエピタキシャル層２０のｎ型の部分、言いかえればドリフト層、から隔てられている。
層間絶縁膜３０は、二酸化珪素から作られており、本実施の形態においてはＴＥＯＳ（テトラエチルオルソシリケート）膜、すなわちＴＥＯＳを用いて形成された膜である。層間絶縁膜３０は炭化珪素基板１０の表面の外周に沿って配置されている。言い換えれば層間絶縁膜３０は中央部に開口を有する。
アノード電極は、ショットキー電極としてのＴｉ膜４１（金属膜）と、Ｔｉ膜４１上に設けられたパッド電極４２とを有する。Ｔｉ膜の厚さは典型的には１５０ｎｍ以上２５０ｎｍ以下である。Ｔｉ膜４１は層間絶縁膜３０の開口においてエピタキシャル層２０に接している。Ｔｉ膜４１は、エピタキシャル層２０のうちｎ型のドリフト層の部分とショットキー接合をなしている。またＴｉ膜４１はガードリング２１の高濃度領域２１ｂに接している。Ｔｉ膜４１およびパッド電極４２の各々の縁は層間絶縁膜３０上に配置されている。パッド電極４２は、たとえばＡｌ層である。
カソード電極５１はアノード電極４０と共に炭化珪素基板１０を挟んでいる。すなわちカソード電極５１は、単結晶基板１１の、アノード電極４０が設けられた面と反対の面に配置されている。
保護膜５２は炭化珪素基板１０上においてアノード電極４０の端部を覆っている。保護膜５２は、パッド電極４２を露出する開口部を有する。保護膜５２は絶縁体から作られており、たとえばポリイミドから作られている。
（製造方法）
図２を参照して、炭化珪素基板１０のエピタキシャル層２０にガードリング２１および２２が形成される。次にエピタキシャル層２０上に層間絶縁膜３０が形成される。すなわち、ＴＥＯＳ膜の成膜と、そのパターニングとが行われる。次に、層間絶縁膜３０が設けられたエピタキシャル層２０上にＴｉ膜４１が堆積される。
次にＴｉ膜４１のパターニングを目的とするフォトリソグラフィ工程が行なわれる。具体的には、まず炭化珪素基板１０上に配置されたＴｉ膜４１上に、ｇ線（４３６ｎｍのスペクトル線）の波長（一の波長）に対して感光性を有するポジ型フォトレジストを用いてレジスト層６０が塗布される（図３：ステップＳ１０）。ポジ型フォトレジストはノボラック系の材料を含むことが好ましい。
次に、フォトマスクを用いて、ｇ線（一の波長領域）を含む光によってレジスト層６０が露光される（図３：ステップＳ２０）。光源としては、たとえば高圧水銀灯を用い得る。
次に、露光されたレジスト層６０が現像される（図３：ステップＳ３０）。これによりレジスト層６０にフォトマスクのパターンが転写される。すなわち、図２に示す仕掛基板１００Ｗが得られる。
ポジ型フォトレジストがｇ線の波長に対して感光性を有する場合、上記のフォトリソグラフィ工程は、いわゆるイエロールームのような、イエローランプによって照明された環境下で行なわれる。イエローランプは、意図しない感光を防止するためにｇ線の波長以下の波長の発光がカットされたランプであり、好ましくはより確実な感光防止のために５００ｎｍ程度以下の波長の光がカットされたランプである。
図４を参照して、レジスト層６０を現像することによって得られた仕掛基板１００Ｗは、後述するウェットエッチングの前に、遮光性を有する暗箱７０（容器）内に保管されてもよい（図３：ステップＳ４０）。なおこのステップＳ４０は省略され得る。
さらに図５を参照して、仕掛基板１００Ｗ（図２）がエッチング装置８０においてエッチングされる。具体的には、レジスト層６０をマスクとして用いてＴｉ膜４１に対してウェットエッチングが行なわれる（図３：ステップＳ５０）。
エッチング装置８０は、イエロールームＹＲの環境下、すなわち、ｇ線の波長以下の波長がカットされた光ＹＬを発するイエローランプ９０（照明装置）によって照明された環境下、に設置されている。この照明は、通常、作業者ＯＰの視界を確保するために設けられている。
エッチング装置８０は筐体部８１および槽８２を有する。槽８２中には、ウェットエッチングに用いられるエッチング液８９が保持されている。エッチング液８９は、過酸化水素を含む水溶液である。エッチングレートを高めるためには、この水溶液は過酸化水素に加えてさらにアンモニアを含むことが好ましい。
ウェットエッチングの後、レジスト層６０が除去される。次に、再び図１を参照して、カソード電極５１、パッド電極４２および保護膜５２が形成される。これによりパワーデバイス１００が得られる。
次に比較例について説明する。本比較例においては、イエローランプ９０（図５）に代わり通常の白色蛍光灯が用いられた。その結果、レジスト層の端部において、レジスト層とＴｉ膜との界面でのＴｉ膜の腐食が生じＴｉ膜の厚さが小さくなった（図６参照）。またＴｉ膜の表面のうち、レジスト層の端部が位置していた部分（図７における領域ＲＧ）が荒れていた。図８に示すように、荒れていた部分は、厚さが２５％程度（５０ｎｍ程度）小さくなっていた。これらの現象が生じた原因について本発明者らが推測するところを、以下に説明する。
比較例においては、現像後のレジスト層６０は、通常の白色蛍光灯からの光ＦＬ（図９Ａ）を受ける。レジスト層６０は現像処理を既に受けているものの、光ＦＬに起因して、レジスト層６０の端部におけるレジスト層６０とＴｉ膜４１との界面において若干の感光が生じる。これによりレジスト層６０からカルボン酸が生じる。このカルボン酸がエッチング液中の過酸化水素と反応することで過カルボン酸６９（図９Ｂ）が発生する。過カルボン酸は高い酸化力を有することから、過カルボン酸が発生した箇所においてＴｉ膜４１が腐食される。すなわち、レジスト層６０の端部におけるレジスト層６０とＴｉ膜４１との界面においてＴｉ膜４１が腐食される。この結果、Ｔｉ膜４１の表面荒れおよび厚さの減少、つまりウェットエッチングのパターニングの精度の低下、が発生する。
これに対して本実施の形態によれば、エッチング装置８０（図５）は、イエロールームＹＲの環境下に設置されている。これにより、作業者ＯＰが仕掛基板１００Ｗをエッチング装置８０に収めたりエッチング装置８０から取り出したりする際に仕掛基板１００Ｗが受ける光は、ｇ線の波長以下の波長がカットされた光ＹＬ（図１０Ａ）である。また筐体部８１が完全な遮光性を有しない限りウェットエッチング中にも仕掛基板１００Ｗは作業環境からの光を受けるところ、その光も、ｇ線の波長以下の波長がカットされた光ＹＬである。これにより、比較例と異なり、感光に起因したカルボン酸の意図しない発生がない。よってカルボン酸とエッチング液８９（図５）との反応に起因した過カルボン酸６９（図９Ｂ）の発生がない（図１０Ｂ参照）。これにより、ポジ型フォトレジストによって形成されたレジスト層６０の端部における、レジスト層６０とＴｉ膜４１との界面でのＴｉ膜４１の腐食が抑制される。よって、ウェットエッチングによるパターニングの精度を高めることができる。
好ましくは、レジスト層６０の現像後かつウェットエッチング前に、仕掛基板１００Ｗが暗箱７０（図４）内に保管される。これにより、ポジ型フォトレジストによって形成されたレジスト層６０の端部における、レジスト層６０とＴｉ膜４１との界面でのＴｉ膜４１の腐食がより抑制される。よって、ウェットエッチングによるパターニングの精度をより高めることができる。
エッチング液８９として過酸化水素を含む水溶液が用いられる場合、ポジ型フォトレジストによって形成されたレジスト層６０の端部における、レジスト層６０とＴｉ膜４１との界面でのＴｉ膜４１の腐食が、過酸化水素に起因して特に生じやすい。本実施の形態によればこのような腐食を抑制することができる。
エッチングされる金属膜としてＴｉ膜４１が用いられる場合、ポジ型フォトレジストによって形成されたレジスト層６０の端部における、レジスト層６０と金属膜との界面での金属膜の腐食が、Ｔｉが容易に酸化されることに起因して特に生じやすい。本実施の形態によればこのような腐食を抑制することができる。
半導体基板として炭化珪素基板１０が用いられる場合、半導体基板およびＴｉ膜４１がショットキー接合をなすことで、パワーデバイスとして有用性の高いＳｉＣ／Ｔｉショットキー接合をパワーデバイス１００に設けることができる。本実施の形態によればこのようなデバイスにおいて、ショットキー電極としてのＴｉ膜４１のパターニング精度を高めることができる。
ノボラック系の材料を含むポジ型フォトレジストによってレジスト層６０が形成される場合、レジスト層６０の端部における、レジスト層６０とＴｉ膜４１との界面でのＴｉ膜４１の腐食が、ノボラック系の材料からのカルボン酸の発生に起因して特に生じやすい。特にウェットエッチングが過酸化水素を含む水溶液を用いて行われる場合、ノボラック系の材料からのカルボン酸と過酸化水素との反応により過カルボン酸が発生しやすい。本実施の形態によればこのような腐食を抑制することができる。
本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。たとえば、金属膜はＴｉ膜のみからなるものに限定されるものではなく、Ｔｉ膜に加えて他の膜を含むものであってもよく、あるいはＴｉ膜以外の金属膜であってもよい。半導体装置は、ショットキーバリアダイオードに限定されるものではなく、ＰｉＮダイオードなど他のダイオードであってもよく、あるいはＭＩＳＦＥＴ(Metal Insulator Semiconductor Field Effect Transistor)またはＩＧＢＴ(Insulated Gate Bipolar Transistor)などのトランジスタであってもよい。半導体基板は炭化珪素から作られたものに限定されるものではなく、炭化珪素以外のワイドバンドギャップ半導体から作られたものであってもよく、あるいはシリコンから作られたものであってもよい。エッチング装置は、槽中に保持されたエッチング液へ半導体基板を浸漬させるものに限定されるものではなく、半導体基板上へエッチング液が供給されるものであればよい。ポジ型フォトレジストは、ｇ線の波長に対して感光性を有するものに限定されるものではなく、少なくとも一の波長に対して感光性を有するものであればよく、たとえばｈ線またはｉ線の波長に対して感光性を有するものであってもよい。上記一の波長の選択によっては、照明装置は、イエローとして知覚される発光を行なうものに限定されるものではなく、たとえば、カットされる波長が実質的に紫外線領域に限られることで、ほぼ白色として知覚される発光を行なうものであり得る。層間絶縁膜はＴＥＯＳ膜に限定されるものではなく、ＴＥＯＳ以外から作られた二酸化珪素膜であってもよく、あるいは二酸化珪素膜以外の材料から作られた絶縁膜であってもよい。エッチング装置へのまたはエッチング装置からの半導体基板の搬送は、作業者によって行なわれるものに限定されるものではなく、ロボットなどの機械によって行なわれるものであってもよい。第１および第２導電型は互いに入れ替えられてもよい。
本発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１０ 炭化珪素基板（半導体基板）、１１ 単結晶基板、２０ エピタキシャル層、３０ 層間絶縁膜、４０ アノード電極、４１ Ｔｉ膜、４２ パッド電極、５１ カソード電極、５２ 保護膜、６０ レジスト層、７０ 暗箱（容器）、８０ エッチング装置、８１ 筐体部、８２ 槽、８９ エッチング液、９０ イエローランプ（照明装置）、１００ パワーデバイス（半導体装置）。

Claims (3)

  1. 半導体基板上に配置された金属膜上に、少なくとも一の波長に対して感光性を有するポジ型フォトレジストを用いてレジスト層を塗布する工程と、
    前記一の波長領域を含む光によって前記レジスト層を露光する工程と、
    露光された前記レジスト層を現像する工程と、
    前記レジスト層を現像する工程の後、エッチング装置において、前記レジスト層をマスクとして用いて前記金属膜に対してウェットエッチングを行なう工程を備え、前記エッチング装置は、前記一の波長以下の波長がカットされた光を発する照明装置によって照明された環境下に設置されており、
    前記金属膜はＴｉ膜を含み、前記ポジ型フォトレジストはノボラック系の材料を含み、前記ウェットエッチングを行なう工程は、エッチング液として過酸化水素を含む水溶液を用いて行なわれる、半導体装置の製造方法。
  2. 前記レジスト層を現像する工程の後かつ前記ウェットエッチングを行なう工程の前に、遮光性を有する容器内に前記半導体基板を保管する工程をさらに備える、請求項１に記載の半導体装置の製造方法。
  3. 前記半導体基板は炭化珪素基板であり、前記炭化珪素基板および前記Ｔｉ膜がショットキー接合をなしている、請求項１に記載の半導体装置の製造方法。
JP2016514668A 2014-04-25 2014-04-25 半導体装置の製造方法 Active JP6121051B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/061749 WO2015162786A1 (ja) 2014-04-25 2014-04-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2015162786A1 JPWO2015162786A1 (ja) 2017-04-13
JP6121051B2 true JP6121051B2 (ja) 2017-04-26

Family

ID=54331973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016514668A Active JP6121051B2 (ja) 2014-04-25 2014-04-25 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US10211056B2 (ja)
JP (1) JP6121051B2 (ja)
KR (1) KR101986879B1 (ja)
CN (1) CN106463388B (ja)
DE (1) DE112014006620T5 (ja)
WO (1) WO2015162786A1 (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2877615B2 (ja) 1992-05-25 1999-03-31 日本合成化学工業株式会社 感光性樹脂組成物
JPH08203809A (ja) * 1995-01-30 1996-08-09 Fuji Electric Co Ltd 半導体素子の製造方法
US20010038972A1 (en) 1998-11-20 2001-11-08 Christopher F. Lyons Ultra-thin resist shallow trench process using metal hard mask
TW473459B (en) * 1998-12-10 2002-01-21 Ibm Method for forming transparent conductive film using chemically amplified resist
JP2000183027A (ja) * 1998-12-11 2000-06-30 Mitsubishi Electric Corp 半導体装置の製造方法
TW498435B (en) * 2000-08-15 2002-08-11 Hitachi Ltd Method of producing semiconductor integrated circuit device and method of producing multi-chip module
JP3894001B2 (ja) 2001-09-06 2007-03-14 住友化学株式会社 化学増幅型ポジ型レジスト組成物
JP2004083932A (ja) 2002-08-22 2004-03-18 Ebara Corp 電解処理装置
JP4407252B2 (ja) * 2003-11-20 2010-02-03 ウシオ電機株式会社 処理装置
JP2007142092A (ja) * 2005-11-17 2007-06-07 Ibaraki Univ 高密度配線基板の製法およびそれを用いて製造した高密度配線基板、電子装置ならびに電子機器
CN100517769C (zh) 2006-04-04 2009-07-22 吉林大学 金属/半导体/金属结构TiO2紫外光探测器的制备方法
KR101001875B1 (ko) 2006-09-30 2010-12-17 엘지이노텍 주식회사 등방성 에칭을 이용한 미세 패턴 형성방법 및 이를 이용하여 제조된 미세패턴이 형성된 반도체 기판 면상 부재
US8080475B2 (en) 2009-01-23 2011-12-20 Intel Corporation Removal chemistry for selectively etching metal hard mask
JP4811520B2 (ja) 2009-02-20 2011-11-09 住友金属鉱山株式会社 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
CN102509743B (zh) * 2012-01-04 2013-10-09 吉林大学 基于二氧化钛/钛酸锶异质结的紫外光探测器及制备方法

Also Published As

Publication number Publication date
WO2015162786A1 (ja) 2015-10-29
DE112014006620T5 (de) 2017-02-09
JPWO2015162786A1 (ja) 2017-04-13
CN106463388B (zh) 2020-07-28
US10211056B2 (en) 2019-02-19
CN106463388A (zh) 2017-02-22
US20160351396A1 (en) 2016-12-01
KR101986879B1 (ko) 2019-06-07
KR20160136421A (ko) 2016-11-29

Similar Documents

Publication Publication Date Title
KR102005640B1 (ko) 사면 오염으로부터 웨이퍼를 보호하는 반도체 방법
TWI443742B (zh) 降低凹槽側壁上之條痕的方法
US10395925B2 (en) Patterning material film stack comprising hard mask layer having high metal content interface to resist layer
TWI669574B (zh) 半導體裝置的製造方法
TW201723665A (zh) 矽片邊緣的保護方法及光刻曝光裝置
JP6121051B2 (ja) 半導体装置の製造方法
US20230267266A1 (en) Photomask and method for manufacturing photomask and semiconductor structure thereof
TWI443758B (zh) 形成閘極導體結構的方法
US11086211B2 (en) Masks and methods of forming the same
US20090123878A1 (en) Patterning method
JP2015176997A (ja) 金属配線の形成方法
JP5966808B2 (ja) 半導体装置の製造方法
KR20100042423A (ko) 반도체 소자의 패턴 형성 방법
KR100660280B1 (ko) 폴리실리콘 게이트 전극 형성 방법
US20240145244A1 (en) Method of patterning underlying structure
CN108962727A (zh) 半导体结构的制作方法
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
CN115064616A (zh) 一种增大led芯片刻蚀角度的方法
KR20080018433A (ko) 반도체 소자의 금속 배선 패턴 형성 방법
JP2014092746A (ja) ハーフトーン型位相シフトマスクおよびその製造方法ならびにそれを用いた半導体装置の製造方法
JP2009295636A (ja) 半導体装置の製造方法
JP2009295637A (ja) 半導体装置の製造方法
KR20020000821A (ko) 반도체 소자의 게이트 형성 방법
KR20080100682A (ko) 중첩 마크용 노광 마스크 및 이를 이용한 중첩 마크 형성방법
KR20080000828A (ko) 노광 마스크 및 그를 이용한 리소그래피 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170328

R150 Certificate of patent or registration of utility model

Ref document number: 6121051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250