JP2014092746A - ハーフトーン型位相シフトマスクおよびその製造方法ならびにそれを用いた半導体装置の製造方法 - Google Patents

Abstract

【課題】シールリングを形成する際に、サイドローブによるディンプルが形成されるのを抑制するハーフトーン型位相シフトマスクとその製造方法等を提供する。
【解決手段】まず、シールリングパターン、基本補助パターンセルおよびピッチ調整用補助パターンセルの設計データが準備される。次に、シールリングの一方のコーナーに配置された基本補助パターンセルと、他方のコーナーに配置された基本補助パターンセルとの間隔に基づいて、基本補助パターンセルを配置することができない余剰スペースの長さが算出される。次に、余剰スペースの長さに基づいて、シールリングに沿って基本補助パターンセルとピッチ調整用補助パターンセルとが隙間なく敷き詰められた配置設計データが求められる。その配置設計データに基づいて、ハーフトーン型位相シフトマスクが製造される。
【選択図】図１

Description

本発明は、ハーフトーン型位相シフトマスクおよびその製造方法ならびにそれを用いた半導体装置の製造方法に関し、特に、単層のハーフトーン膜からなる位相シフトマスクに好適に利用できるものである。

半導体集積回路を備えた半導体装置の製造を行う場合には、半導体基板等における所定の領域へのイオン注入処理や、半導体基板の表面に形成された被加工膜へのエッチング処理等のように、選択的な処理（加工）が施される。被加工膜には、たとえば、シリコン酸化膜、シリコン窒化膜、ポリシリコン膜、アルミニウム膜等の様々な種類の膜が用いられる。

このような処理では、被加工膜等を選択的に保護する目的で、紫外線、Ｘ線、電子線等の活性光線に感光する組成物、いわゆる感光性フォトレジスト被膜（フォトレジスト膜）のパターンを被加工膜上に形成するリソグラフィが行われる。このリソグラフィでは、とりわけ、紫外線を利用したフォトレジスト膜によるパターン形成が最も広く用いられている。

そして、被加工膜上に塗布されたフォトレジスト膜に、ステッパーやスキャナーと呼ばれる縮小投影露光装置を用いて、フォトマスクに描画された回路パターンが繰り返し露光される。通常、フォトマスクには複数個のデバイスチップが並べられ、１度の露光（ショット）によって同時に複数個分のデバイスチップの露光が行われる。

近年、半導体集積回路の高集積化・高性能化が進むにしたがい、回路パターンの微細化と高精度な寸法制御が求められるようになっている。露光装置では、水銀ランプのｇ線（波長＝４３６ｎｍ）から、ｉ線（波長＝３６５ｎｍ）、ＫｒＦエキシマレーザー（波長＝２４８ｎｍ）、ＡｒＦエキシマレーザー（波長＝１９３ｎｍ）へと、露光光源の短波長化が進められてきている。また、最近では、露光装置の縮小投影レンズと半導体基板上に塗布されたフォトレジスト膜との間に水（純水）を満たすことにより、解像力を向上させることができる液浸露光技術も登場し、紫外線リソグラフィの延命化が図られている。

一方、フォトマスクでは様々なタイプの位相シフトマスクが開発され、従来のバイナリマスクよりも高解像性を得ることができるようになっている。中でもハーフトーン型位相シフトマスクが最も広く用いられている。ハーフトーン型位相シフトマスクは、露光光に対して半透明な膜（ハーフトーン膜）を、ブランクス（クォーツ基板）上に形成したフォトマスクである。

ハーフトーン膜では、露光光の透過率が数％、一般的には１〜１０％程度になる。しかも、ハーフトーン膜を透過する光の位相と、ハーフトーン膜が除去されている部分を透過する光の位相とが、１８０°反転するように設計されている。このようなハーフトーン膜としては、ＭｏＳｉ、ＣｒＦＯ、ＴａＳｉＯ、ＭｏＳｉＮ、ＳｉＯＮ、ＳｉＮ、ＺｒＳｉＯ等の無機膜が用いられている。

ところで、半導体ウェハに形成される半導体装置（デバイスチップ）の周囲には、スクライブ領域と呼ばれる領域が設けられている。ウェハプロセスが完了した後に、このスクライブ領域をダイシングすることによってデバイスチップが分離されることになる。ダイシングする際に、大気中の水分が、デバイスチップの回路が形成された領域に浸透すると、半導体装置としての性能を劣化させてしまうことになる。このため、スクライブ領域の内側には、大気中の水分の影響を受けないように半導体チップを保護する保護構造が設けられる。このデバイスチップを取り囲む保護構造は、シールリング、ガードリングまたはダイエッジシール等と称される。

ここで、その保護構造としてのシールリングについて説明する。シールリングは金属材料によって形成される。通常、シールリングは、回路の配線層を形成する工程と同時に形成される。また、シールリングは、配線層等に電気的に接続されるコンタクト部を形成する工程と同時に形成される。

たとえば、ポジ型のフォトレジストを用いて、アルミニウム配線を形成する工程では、シールリングに対応するライン状のフォトレジストパターン（残しパターン）が形成される。シールリングは、そのライン状のフォトレジストパターンをエッチングマスクとして、アルミニウム膜にエッチング処理を施すことによって形成される。

また、ポジ型のフォトレジストを用いて、コンタクト部を形成する工程では、シールリングに対応するスリット状のフォトレジストパターン（開口パターン）が形成される。さらに、ポジ型のフォトレジストを用いて、銅配線を形成する工程においても、シールリングに対応するスリット状のフォトレジストパターン（開口パターン）が形成される。これらの工程では、まず、そのスリット状のフォトレジストパターンをエッチングマスクとして層間絶縁膜にエッチング処理を施すことによりトレンチが形成される。シールリングは、そのトレンチに所定の金属材料を充填することによって形成される。

特に、コンタクト部を形成する工程では、フォトレジストには、シールリングに対応するスリット状パターンと、コンタクトホールに対応するホールパターンとが同時に形成されることになる。ここで、ハーフトーン型位相シフトマスクを用いてフォトレジストパターンを形成しようとすると、スリット状のフォトレジストパターンの側方では、露光光の強度が比較的強い部分（サイドローブ）が出現して、フォトレジストが解像してしまうことがある。そのようなサイドローブが出現したフォトレジストパターンによってパターニングされた層間絶縁膜には、ディンプルと称される窪みが形成されることがある。

このディンプルを抑制するために、シールリングパターンの側方に、非解像の微小なパターンを補助パターンとして配置する手法がある。この手法では、補助パターンを透過した露光光と、その補助パターンの近傍のハーフトーン膜を透過した露光光とを干渉させて、サイドローブの露光光強度を下げることによって、フォトレジストの解像が抑制されることになる。このような補助パターンを適用したハーフトーン型位相シフトマスクを開示した文献として、特許文献１、特許文献２および特許文献３がある。

特開２０００−００３０２７号公報 特開２００３−２３３１６５号公報 特開平１０−０９２７０６号公報

しかしながら、従来のハーフトーン型位相シフトマスクでは、次のような問題点があった。上述したように、シールリングをパターニングするハーフトーン型位相シフトマスクでは、シールリングパターン（スリット状パターン）の側方に、非解像の補助パターンが配置される。サイドローブの影響を効果的に抑制するには、補助パターンを適切に配置することが求められる。補助パターンは、露光条件と最小グリッドに基づき、所定のサイズとピッチをもってスリット状パターンに沿って配置される。なお、最小グリッドとは、マスクの設計寸法の最小値をいう。

ところが、デバイスチップは多種多様であり、シールリングの長さもそのようなデバイスチップに対応して種々の長さがある。このため、スリット状パターンに沿って補助パターンを配置させようとすると、補助パターンを配置することができない部分（領域）が出現してしまう。そのような領域では、露光光の強度が相対的に強くなってフォトレジストが解像してしまい、その結果、層間絶縁膜にディンプルが形成されることがある。ディンプルが形成されると、その後の工程において充填される導電材料が剥がれて異物になり、デバイスチップの性能や歩留まりに影響を及ぼすことになる。

その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。

一実施の形態に係るハーフトーン型位相シフトマスクでは、解像開口パターンの側方に解像開口パターンに沿って配置される複数の非解像開口パターンは、第１起点と第２起点との間の区間のうち、所定の区間を除いた残りの区間では、非解像開口パターンを基本ピッチをもって配置するための、基本ピッチに相当する長さを有する、非解像開口パターンを取り囲む基本補助パターンセルを、隙間なく敷き詰める態様で配置され、所定の区間では、非解像開口パターンを基本ピッチとは異なる調整用ピッチをもって配置するための、調整用ピッチに相当する長さを有する、非解像開口パターンを取り囲むピッチ調整用補助パターンセルを、隙間なく敷き詰める態様で配置されている。

他の実施の形態に係るハーフトーン型位相シフトマスクの製造方法では、第１起点となる第１基本補助パターンセルと第２起点となる第２基本補助パターンセルとの間に、解像開口パターンに沿って基本補助パターンセルだけを配置させた場合に、基本ピッチをもって基本補助パターンを配置させることができない余剰スペースの長さに基づいて、第１基本補助パターンセルと第２基本補助パターンセルとの間に、基本補助パターンセルとピッチ調整用補助パターンセルとを、余剰スペースが生じないように隙間なく敷き詰めた配置データを取得し、解像開口パターンの設計データおよび配置データに基づいて、基板の表面に形成されたハーフトーン膜に電子描画を行う。

さらに他の実施の形態に係る半導体装置の製造方法では、一実施の形態に係るハーフトーン型位相シフトマスクを適用して、被加工膜を覆うように塗布形成されたフォトレジストに対して露光処理が施され、現像処理によってフォトレジストパターンが形成される。そのフォトレジストパターンをマスクとして被加工膜に加工が施される。

一実施の形態に係るハーフトーン型位相シフトマスクによれば、半導体装置を製造する際に、異物の発生が抑制される。

他の実施の形態に係るハーフトーン型位相シフトマスクの製造方法によれば、半導体装置を製造する際に異物の発生が抑制されるハーフトーン型位相シフトマスクが得られる。

さらに他の実施の形態に係る半導体装置の製造方法によれば、異物の発生が抑制される半導体装置が得られる。

各実施の形態に係るハーフトーン型位相シフトマスクの製造方法のフローチャートを示す図である。 実施の形態１に係るハーフトーン型位相シフトマスクの製造方法の一ステップにおけるシールリングパターンの設計データをパターンとして示す平面図である。 同実施の形態において、同一ステップにおける基本補助パターンセルの設計データをパターンとして示す平面図である。 同実施の形態において、同一ステップにおけるピッチ調整用補助パターンセルの設計データをパターンとして示す平面図である。 同実施の形態において、図２〜図４に示すステップの後に行われる、起点となる基本補助パターンセルを配置するステップを示す部分平面図である。 同実施の形態において、図５に示すステップの後に行われる、余剰スペースを算出するステップを示す部分平面図である。 同実施の形態において、余剰スペースに対するピッチ調整用補助パターンセルの配置態様を示す平面図である。 同実施の形態において、図６に示すステップの後に行われる、ピッチ調整用補助パターンセルを配置する調整区間を残して基本補助パターンセルを配置するステップを示す部分平面図である。 同実施の形態において、図８に示すステップの後に行われる、調整区間にピッチ調整用補助パターンを配置するステップを示す部分平面図である。 同実施の形態において、図９に示すステップの後に行われる、電子描画によりハーフトーンが位相シフトマスクを製造するステップを示す平面図である。 比較例に係るハーフトーン型位相シフトマスクの製造方法を説明するための、基本補助パターンセルの設計データをパターンとして示す平面図である。 比較例に係るハーフトーン型位相シフトマスクの製造方法を説明するための、基本補助パターンセルが配置された状態を示す部分平面図である。 同実施の形態において、余剰スペースの長さと露光光強度比との関係を示すグラフを含む図である。 同実施の形態において、余剰スペースの部分を含む露光光強度比のシミュレーション結果を示す第１の図である。 同実施の形態において、余剰スペースの部分を含む露光光強度比のシミュレーション結果を示す第２の図である。 比較例に係るハーフトーン型位相シフトマスクを使用した場合において、層間絶縁膜にディンプルが生じた状態を示す部分断面図である。 同実施の形態において、第１変形例に係るハーフトーン型位相シフトマスクの製造に使用されるピッチ調整用補助パターンセルの設計データをパターンとして示す平面図であり、図１７（Ａ）は、第１のピッチ調整用補助パターンセルの設計データをパターンとして示す平面図であり、図１７（Ｂ）は、第２のピッチ調整用補助パターンセルの設計データをパターンとして示す平面図であり、図１７（Ｃ）は、第３のピッチ調整用補助パターンセルの設計データをパターンとして示す平面図である。 同実施の形態において、第１変形例に係るハーフトーン型位相シフトマスクを製造する場合における、余剰スペースに対するピッチ調整用補助パターンセルの配置態様を示す平面図である。 同実施の形態において、第１変形例に係るハーフトーン型位相シフトマスクを製造する場合における、調整区間にピッチ調整用補助パターンを配置するステップを示す部分平面図である。 同実施の形態において、第２変形例に係るハーフトーン型位相シフトマスクの製造に使用されるピッチ調整用補助パターンセルの設計データをパターンとして示す平面図であり、図２０（Ａ）は、第１のピッチ調整用補助パターンセルの設計データをパターンとして示す平面図であり、図２０（Ｂ）は、第２のピッチ調整用補助パターンセルの設計データをパターンとして示す平面図であり、図２０（Ｃ）は、第３のピッチ調整用補助パターンセルの設計データをパターンとして示す平面図であり、図２０（Ｄ）は、第４のピッチ調整用補助パターンセルの設計データをパターンとして示す平面図であり、図２０（Ｅ）は、第５のピッチ調整用補助パターンセルの設計データをパターンとして示す平面図である。 同実施の形態において、第２変形例に係るハーフトーン型位相シフトマスクを製造する場合における、余剰スペースに対するピッチ調整用補助パターンセルの配置態様を示す平面図である。 同実施の形態において、第２変形例に係るハーフトーン型位相シフトマスクを製造する場合における、調整区間にピッチ調整用補助パターンを配置するステップを示す部分平面図である。 実施の形態２に係るハーフトーン型位相シフトマスクの製造方法において、シールリングパターンのコーナーの内側に１個の基本補助パターンセルを配置させるステップを示す部分平面図である。 同実施の形態において、シールリングパターンのコーナー付近における露光光強度比のシミュレーション結果を示す第１の図である。 同実施の形態において、シールリングパターンのコーナー付近における露光光強度比のシミュレーション結果を示す第２の図である。 同実施の形態において、シールリングパターンのコーナー付近における露光光強度比のシミュレーション結果を示す第３の図である。 同実施の形態において、シールリングパターンのコーナー付近における露光光強度比のシミュレーション結果を示す第４の図である。 同実施の形態において、シールリングパターンのコーナー付近における露光光強度比のシミュレーション結果を示す第５の図である。 同実施の形態において、シールリングパターンのコーナー付近における露光光強度比のシミュレーション結果を示す第６の図である。 同実施の形態において、シールリングパターンのコーナー付近における露光光強度比のシミュレーション結果を示す第７の図である。 同実施の形態において、シールリングパターンのコーナーの外側に基本補助パターンセルが配置された状態を示す第１の部分平面図である。 同実施の形態において、シールリングパターンのコーナーの外側に基本補助パターンセルが配置された状態を示す第２の部分平面図である。 実施の形態３に係るハーフトーン型位相シフトマスクの製造方法におけるアライメントマークを示す平面図である。 同実施の形態において、アライメントマークとその周囲に配置された基本補助パターンセルおよびピッチ調整用補助パターンセルを示す部分平面図である。 同実施の形態において、ハーフトーン型位相シフトマスクの製造方法における重ね合わせ検査マークを示す平面図である。 同実施の形態において、重ね合わせ検査マークとその周囲に配置された基本補助パターンセルおよびピッチ調整用補助パターンセルを示す部分平面図である。 実施の形態４に係る、ハーフトーン型位相シフトマスクを適用した半導体装置の製造方法のフローチャートを示す図である。 同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図３８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４３に示す工程の後に行われる、ハーフトーン型位相シフトマスクを適用した露光工程を示す断面図である。 同実施の形態において、図４４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、半導体チップを示す平面図である。 同実施の形態において、図４９に示す断面線Ｌ−Ｌにおける部分断面図である。

実施の形態１
まず、実施の形態１に係るハーフトーン型位相シフトマスクの製造方法の概要について、図１に示すフローチャートに基づいて説明する。まず、ステップＳ１では、ハーフトーン型位相シフトマスクの製造に必要な設計データが準備される。解像開口パターンとして、シールリングパターンの設計データが準備される。解像限界以下の非解像開口パターンとして、基本補助パターンを含む基本補助パターンセルの設計データと、基本補助パターンを含むピッチ調整用補助パターンセルの設計データとが準備される。

基本補助パターンセルを配置することによって、基本補助パターンが所定のピッチ（基本ピッチ）をもって配置されることになる。また、ピッチ調整用補助パターンセルを配置することによって、基本補助パターンが、基本ピッチとは異なるピッチをもって配置されることになる。

次に、ステップＳ２では、シールリングの設計データおよび基本補助パターンセルの設計データに基づいて、シールリングのそれぞれのコーナーに起点となる基本補助パターンセルが配置される。

次に、ステップＳ３では、一方向に延在するシールリングの部分に対して、一方のコーナーに配置された基本補助パターンセルと、他方のコーナーに配置された基本補助パターンセルとの間隔が算出される。

次に、ステップＳ４では、一方のコーナーに配置された基本補助パターンセルと、他方のコーナーに配置された基本補助パターンセルとの間を敷き詰めるように、基本補助パターンセルを配置させた場合に、基本補助パターンセルを配置することができない余剰スペースの長さ（距離）を算出する。

次に、ステップＳ５では、余剰スペースの距離に基づき、余剰スペースが生じないように、基本補助パターンセルとともにピッチ調整用補助パターンセルが配置される。こうして、シールリングに沿って、基本補助パターンセルとピッチ調整用補助パターンセルとが、余剰スペースを生じさせることなく敷き詰められた配置データが得られる。

次に、ステップＳ６では、その配置データを含む設計データに基づいて電子描画を行うことにより、ハーフトーン型位相シフトマスクが製造されることになる。なお、ステップＳ５５については、実施の形態２において説明する。

次に、ハーフトーン型位相シフトマスクの製造方法について、具体的な数値例を挙げて説明する。まず、ステップＳ１において準備される、ハーフトーン型位相シフトマスクの製造に必要な設計データのうち、図２にシールリングパターンの設計データＳＥＲＤを示し、図３に基本補助パターンセルの設計データＢＰＣＤを示し、図４にピッチ調整用補助パターンセルの設計データＰＰＣＤを示す。

シールリングパターンの設計データは、デバイスチップが形成される領域を取り囲むように設定されている。そのシールリングパターンの内側の領域には、たとえば、コンタクトホール（図示せず）の設計データを含むデバイスチップ領域の設計データが含まれる。

基本補助パターンセルの設計データは、露光条件に基づいて設定される。ここで、その一例として、ｉ線露光（波長＝３６５ｎｍ）、開口数ＮＡ＝０．５７、コヒーレントファクタσ＝０．４０の照明条件のもとで、４％の透過率を有するハーフトーン型位相シフトマスクを使用する場合を想定する。

この露光条件のもとで、基本補助パターンの一辺の長さを１６０ｎｍとし、基本補助パターンを配置させる際の基本ピッチを４００ｎｍとする。また、基本補助パターンを、基本ピッチと異なるピッチで配置する際の調整用ピッチを４１０ｎｍとする。この場合、図３に示すように、基本補助パターンＢＰＰを含む基本補助パターンセルＢＰＣの設計データＢＰＣＤは、一辺の長さＢＣＬが４００ｎｍの正方形のパターンの内側に、一辺の長さＢＬが１６０ｎｍの正方形のパターンが配置されたパターンとして設定される。長さＢＣＬは、基本ピッチＢＰに相当する。

また、図４に示すように、ピッチ調整用補助パターンセルＰＰＣの設計データＰＰＣＤは、基本補助パターンセルＢＰＣにおける一辺の長さＢＣＬが４００ｎｍの正方形のパターンを、追加ピッチＡＤＰに相当する長さＡＤＬとして互いに対向する２辺の長さを１０ｎｍだけ一方に延長させた長方形のパターンに変えたパターンとして設定される。ピッチ調整用補助パターンセルＰＰＣにおける長方形の長辺の長さＡＣＬは４１０ｎｍであり、調整用ピッチＡＰに相当する。

さらに、基本補助パターンセルＢＰＣとシールリングパターンＳＥＲ（図２参照）との距離を、基本補助パターンＢＰＰの中心からシールリングパターンＳＥＲまでの距離と定義し、この距離を３００ｎｍとする。同様に、ピッチ調整用補助パターンセルＰＰＣとシールリングパターンＳＥＲとの距離も３００ｎｍとする。また、シールリングパターンＳＥＲの幅を４００ｎｍとする。

次に、ステップＳ２において、シールリングパターンＳＥＲの設計データＳＥＲＤと基本補助パターンセルＢＰＣの設計データＢＰＣＤに基づき、シールリングパターンＳＥＲの各コーナーに、起点となる基本補助パターンセルＢＰＣが配置された状態を図５に示す。図５に示すように、起点となる基本補助パターンセルＢＰＣは、この場合、シールリングパターンＳＥＲにおける各コーナーの内側と外側とに配置される。

次に、ステップＳ３において、一方のコーナーの内側に配置された基本補助パターンセルＢＰＣと、他方のコーナーの内側に配置された基本補助パターンセルＢＰＣとの間隔ＤＳＵが算出される。また、一方のコーナーの外側に配置された基本補助パターンセルＢＰＣと、他方のコーナーの外側に配置された基本補助パターンセルＢＰＣとの間隔ＤＳＳが算出される。

次に、ステップＳ４において、シールリングに沿って基本補助パターンセルだけを配置させた場合の余剰スペースの長さが算出される。図６に、一方の起点となる基本補助パターンセルＢＰＣと、他方の起点となる基本補助パターンセルＢＰＣとの間に、基本補助パターンセルＢＰＣだけを配置させた状態を示す。余剰スペースＲＳとは、基本補助パターンセルＢＰＣを配置させることができないスペースであり、その余剰スペースＲＳの長さＲＳＬは、間隔ＤＳＵ、ＤＳＳを基本補助パターンセルＢＰＣの基本ピッチＢＰに相当する長さ４００ｎｍで割ったときの余りとして算出される。

次に、ステップＳ５において、余剰スペースＲＳの長さＲＳＬに基づいて、所定数のピッチ調整用補助パターンセルが配置される。基本補助パターンセルの基本ピッチを４００ｎｍとし、設計グリッドの最小長さを１０ｎｍとする場合、想定される余剰スペースの長さは１０ｎｍ刻みであり、その最小値は１０ｎｍであり、最大値は３９０ｎｍになる。ここで、想定される余剰スペースの長さのそれぞれに対して、余剰スペースが生じないようにピッチ調整用補助パターンセルを配置させた状態（配置態様）を図７に示す。

図７に示すように、まず、余剰スペースの長さＲＳＬが１０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルＰＰＣを配置するには、１個のピッチ調整用補助パターンセルＰＰＣをすればよい。つまり、基本ピッチＢＰ（４００ｎｍ）に追加ピッチＡＤＰ（１０ｎｍ）を加えた調整用ピッチＡＰ（４１０ｎｍ）をもって配置されるピッチ調整用補助パターンを１個配置させることで、余剰スペースをなくすことができる。この場合、ピッチ調整用補助パターンセルＰＰＣを配置させるための調整区間ＡＬの長さは４１０ｎｍ（４１０ｎｍ×１）になる。

余剰スペースの長さＲＳＬが２０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルＰＰＣを配置するには、２個のピッチ調整用補助パターンセルＰＰＣを配置すればよい。この場合、ピッチ調整用補助パターンセルＰＰＣを配置させるための調整区間ＡＬの長さは８２０ｎｍ（４１０ｎｍ×２）になる。

余剰スペースの長さＲＳＬが３０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルＰＰＣを配置するには、３個のピッチ調整用補助パターンセルＰＰＣを配置すればよい。この場合、ピッチ調整用補助パターンセルＰＰＣを配置させるための調整区間ＡＬの長さは１２３０ｎｍ（４１０ｎｍ×３）になる。

以下、同様にして、余剰スペースの長さＲＳＬが３９０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルＰＰＣを配置するには、３９個のピッチ調整用補助パターンセルＰＰＣを配置すればよい。この場合、ピッチ調整用補助パターンセルＰＰＣを配置させるための調整区間ＡＬの長さは１５９９０ｎｍ（４１０ｎｍ×３９）になる。

ピッチ調整用補助パターンセルＰＰＣは、このようにして算出される長さの調整区間ＡＬに配置されることになる。まず、図８に示すように、ピッチ調整用補助パターンセルを配置させるための調整区間ＡＬを残して、一方の起点となる基本補助パターンセルＢＰＣと他方の起点となる基本補助パターンセルＢＰＣとのそれぞれから、基本補助パターンセルＢＰＣが配置される。次に、図９に示すように、調整区間ＡＬにピッチ調整用補助パターンセルＰＰＣが所定数配置される。シールリングパターンＳＥＲにおける他の辺についても同様にして、基本補助パターンセルＢＰＣとピッチ調整用補助パターンセル（図示せず）とが配置される。

こうして、シールリングパターンＳＥＲに沿って、基本補助パターンセルＢＰＣとピッチ調整用補助パターンセルＰＰＣとが、隙間なく敷き詰められるように配置されたハーフトーン型位相シフトマスクの設計データＰＭＤが求められる。

次に、ステップＳ６において、ハーフトーン型位相シフトマスクの設計データＰＭＤに基づいて、電子描画が行われる。図１０に示すように、ハーフトーン型位相シフトマスクＰＭでは、シールリングパターンＳＥＲに沿って隙間なく敷き詰められた基本補助パターンセルＢＰＣとピッチ調整用補助パターンセルＰＰＣに基づいて配置された基本補助パターンＢＰＰが形成されている。基本補助パターンＢＰＰでは、ハーフトーン膜ＨＴが除去されて、石英ガラス板ＱＧの表面が露出している。

また、シールリングパターンＳＥＲの内側には、コンタクトホール等のデバイスチップ領域ＤＲのパターン（図示せず）が形成されている。一方、シールリングパターンＳＥＲの外側には、ダイシングが行われるダイシング領域ＳＣＲのパターンが形成されている。

上述したハーフトーン型位相シフトマスクＰＭでは、シールリングパターンＳＥＲの内側と外側とに、シールリングパターンＳＥＲに沿って隙間なく敷き詰められた基本補助パターンセルＢＰＣとピッチ調整用補助パターンセルＰＰＣに基づいて配置された基本補助パターンＢＰＰが形成されていることで、サイドローブの露光光強度を抑えることができる。これについて、比較例との関係で説明する。

比較例に係るハーフトーン型位相シフトマスクの設計データでは、シールリングに沿って基本補助パターンセルだけが配置される。ピッチ調整用補助パターンセルが配置されない点を除き、基本補助パターンセルのサイズ等は、実施の形態に係る設計データの数値例と同じである。なお、比較例に係る設計データ等の参照符号については、対応する実施の形態に係る設計データ等の参照符号の頭に「Ｃ」を付した参照符号を用いて説明する。

基本補助パターンの一辺の長さを１６０ｎｍとし、基本補助パターンを配置させる際の基本ピッチを４００ｎｍとする。この場合、図１１に示すように、基本補助パターンＣＢＰＰを含む基本補助パターンセルＣＢＰＣの設計データＣＢＰＣＤは、一辺の長さＣＢＣＬが４００ｎｍの正方形のパターンの内側に、一辺の長さＣＢＬが１６０ｎｍの正方形のパターンが配置されたパターンとして設定される。長さＣＢＣＬは、基本ピッチＣＢＰに相当する。

次に、図１２に示すように、起点となる基本補助パターンセルＣＢＰＣが、シールリングＣＳＥＲにおける各コーナーの内側と外側とに配置される。次に、一方の起点となる基本補助パターンセルＣＢＰＣと、他方の起点となる基本補助パターンセルＣＢＰＣとの双方から、基本補助パターンセルＣＢＰＣが順次配置される。

このとき、シールリングＣＳＥＲの一辺の長さとの関係で、シールリングＣＳＥＲの中央付近では、基本補助パターンセルＣＢＰＣを配置させることができない余剰スペースＣＲＳが生じることがある。この余剰スペースＣＲＳの長さＣＲＳＬの長さによっては、余剰スペースに位置することになるフォトレジストの部分が感光してしまうことがある。

ここで、シールリングＣＳＥＲの両側に、シールリングＣＳＥＲに沿って基本補助パターンセルＣＢＰＣを配置させた場合における、シールリングＣＳＥＲの中央付近に設けた余剰スペースの長さＣＲＳＬと、サイドローブの露光光強度比とのシミュレーション結果のグラフＡ、Ｂを、図１３に示す。グラフＡは、ベストフォーカスの場合のシミュレーション結果を示し、グラフＢは、デフォーカス（４００ｎｍ）の場合のシミュレーション結果を示す。なお、基本補助パターンセルＣＢＰＣのサイズは１６０ｎｍであり、配置のピッチは４００ｎｍである。シールリングＣＳＥＲの幅は４００ｎｍである。基本補助パターンセルＣＢＰＣの中心とシールリングＣＳＥＲとの距離は３００ｎｍである。

グラフの横軸は、基本補助パターンセルと基本補助パターンセルとの隙間の間隔（余剰スペースの長さ）であり、縦軸は露光光強度比である。露光光強度比とは、基準強度（Ｉｓ）に対する、余剰スペースを透過した露光光の強度Ｉの比（Ｉ／Ｉｓ）をいう。基準強度Ｉｓとは、ここでは、０．４μｍのコンタクトホールを形成する場合におけるコンタクトホールの輪郭部分の露光光強度をいう。

グラフＡおよびグラフＢに示すように、隙間の間隔（余剰スペースの長さ）が長くなるにしたがい、露光光強度比は高くなる傾向にある。同じ隙間の間隔で比較すると、デフォーカスの場合（グラフＢ）の露光光強度比は、ジャストフォーカスの場合（グラフＡ）の露光光強度比よりも高い。そして、フォトレジストにディンプルを発生させないために、露光光強度比は、０．４０を超えないことが望ましく、０．３５を超えないことがさらに望ましいことが経験的に知られている。

次に、基本補助パターンセルと基本補助パターンセルとの間に、長さＣＲＳＬが３９０ｎｍの余剰スペースが生じた場合における、サイドロープの露光光強度比のシミュレーション結果を、図１４および図１５に示す。図１４は、ベストフォーカスの場合のシミュレーション結果を示す。図１５は、デファーカス（４００ｎｍ）の場合のシミュレーション結果を示す。

図１４に示すように、ベストフォーカスの場合における余剰スペースの部分の露光光強度比は、０．４２である。一方、図１５に示すように、デフォーカスの場合における余剰スペースの部分の露光光強度比は、０．４８である。そうすると、図１３に示されるシミュレーション結果について説明したように、余剰スペースの部分の露光光強度比は０．４０を超えており、フォトレジストが感光して部分的に薄くなってしまう。そのようなフォトレジストパターンによって、パターニングされた層間絶縁膜には、ディンプルが形成されるおそれがある。

図１６に示すように、半導体基板ＣＳＵＢ上の層間絶縁膜ＣＳＺにディンプルＤＨＰが形成されると、ディンプルＤＨＰに導電膜ＣＣＦＰが充填されてしまうことになる。そうすると、その後の工程において、充填された導電膜ＣＣＦＰが剥がれることがあり、その剥がれた導電膜ＣＣＦＰが異物となって、半導体装置の歩留まりを下げる要因の一つになることがある。

比較例に対して、実施の形態に係るハーフトーン型位相シフトマスクＰＭでは、図９および図１０に示すように、シールリングパターンＳＥＲの内側と外側とに、シールリングパターンＳＥＲに沿って隙間なく敷き詰められた基本補助パターンセルＢＰＣとピッチ調整用補助パターンセルＰＰＣに基づいて配置された基本補助パターンＢＰＰが形成されている。

このピッチ調整用補助パターンセルの配置の調整用ピッチＡＰは４１０ｎｍであり、基本補助パターンセルの配置の基本ピッチＢＰ（４００ｎｍ）よりも、１０ｎｍだけ長いだけである。図１３に示すように、基本補助パターンセルを配置させるピッチを、基本ピッチＢＰから１０ｎｍ長くした場合（隙間の間隔＝１０ｎｍ）でも、露光光強度比の値の変化量は小さく、露光にほとんど影響を与えないことがわかる。

その結果、たとえば、層間絶縁膜にコンタクトホールを形成する工程では、比較例に見られるようなディンプルが生じるのを抑制することができ、ディンプルに起因する異物による歩留まり低下を抑制することができる。

ところで、図１３に示される、露光光強度比と基本補助パターンセルの隙間の間隔（余剰スペースの長さに相当）との関係を示すグラフによれば、基本補助パターンセルの隙間の間隔（余剰スペースの長さに相当）が所定の長さになるまでは、露光光強度比を抑えられることがわかる。

そこで、次に、変形例として、調整用ピッチの値が異なる複数の調整用ピッチを有するピッチ調整用補助パターンセルを配置させる場合について説明する。

第１変形例
ここでは、ステップＳ１において、ピッチ調整用補助パターンセルとして、３種類の調整用ピッチを有するピッチ調整用補助パターンセルが準備される。なお、調整用ピッチ以外の、基本補助パターンＢＰＰのサイズ、シールリングパターンＳＥＲの幅、基本補助パターンセルＢＰＣおよびピッチ調整用補助パターンセルのそれぞれとシールリングパターンＳＥＲとの距離等は、上述した実施の形態における値と同じである。

まず、図１７（Ａ）に示すピッチ調整用補助パターンセルＰＰＣ１の設計データＰＰＣ１Ｄは、基本補助パターンセルＢＰＣ（図３参照）における一辺の長さＢＣＬが４００ｎｍの正方形のパターンを、追加ピッチＡＤＰ１に相当する長さＡＤＬ１として互いに対向する２辺の長さを１０ｎｍだけ一方に延長させた長方形のパターンに変えたパターンとして設定される。ピッチ調整用補助パターンセルＰＰＣ１における長方形の長辺の長さＡＣＬ１は４１０ｎｍであり、調整用ピッチＡＰ１に相当する。

図１７（Ｂ）に示すピッチ調整用補助パターンセルＰＰＣ２の設計データＰＰＣ２Ｄは、基本補助パターンセルＢＰＣ（図３参照）における一辺の長さＢＣＬが４００ｎｍの正方形のパターンを、追加ピッチＡＤＰ２に相当する長さＡＤＬ２として互いに対向する２辺の長さを２０ｎｍだけ一方に延長させた長方形のパターンに変えたパターンとして設定される。ピッチ調整用補助パターンセルＰＰＣ２における長方形の長辺の長さＡＣＬ２は４２０ｎｍであり、調整用ピッチＡＰ２に相当する。

図１７（Ｃ）に示すピッチ調整用補助パターンセルＰＰＣ３の設計データＰＰＣ３Ｄは、基本補助パターンセルＢＰＣ（図３参照）における一辺の長さＢＣＬが４００ｎｍの正方形のパターンを、追加ピッチＡＤＰ３に相当する長さＡＤＬ３として互いに対向する２辺の長さを５０ｎｍだけ一方に延長させた長方形のパターンに変えたパターンとして設定される。ピッチ調整用補助パターンセルＰＰＣ３における長方形の長辺の長さＡＣＬ３は４５０ｎｍであり、調整用ピッチＡＰ３に相当する。なお、図１７（Ａ）〜図１７（Ｃ）では、追加ピッチＡＤＰ１〜ＡＤＰ３にそれぞれ相当する長さＡＤＬ１〜ＡＤＬ３は、説明のために誇張されて示されている。

次に、ステップＳ２において、図５について説明したのと同様にして、シールリングパターンＳＥＲの各コーナーの内側と外側とのそれぞれに、起点となる基本補助パターンセルＢＰＣが配置される。次に、ステップＳ３において、一方のコーナーに配置された基本補助パターンセルＢＰＣと、他方のコーナーに配置された基本補助パターンセルＢＰＣとの間隔ＤＳＵ、ＤＳＳが算出される。次に、ステップＳ４において、図６について説明したのと同様にして、シールリングパターンＳＥＲに沿って基本補助パターンセルＢＰＣだけを配置させた場合の余剰スペースＲＳの長さＲＳＬが算出される。

次に、ステップＳ５において、余剰スペースＲＳの長さＲＳＬに基づいて、所定数のピッチ調整用補助パターンセルが配置される。想定される余剰スペースの長さのそれぞれに対して、余剰スペースが生じないようにピッチ調整用補助パターンセルを配置させた状態（配置態様）を図１８に示す。

図１８に示すように、まず、余剰スペースの長さＲＳＬが１０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルを配置するには、１個のピッチ調整用補助パターンセルＰＰＣ１をすればよい。この場合、ピッチ調整用補助パターンセルＰＰＣ１を配置させるための調整区間ＡＬの長さは４１０ｎｍ（４１０ｎｍ×１）になる。

余剰スペースの長さＲＳＬが２０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルを配置するには、１個のピッチ調整用補助パターンセルＰＰＣ２を配置すればよい。この場合、ピッチ調整用補助パターンセルＰＰＣ２を配置させるための調整区間ＡＬの長さは４２０ｎｍ（４２０ｎｍ×１）になる。

余剰スペースの長さＲＳＬが３０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルを配置するには、１個のピッチ調整用補助パターンセルＰＰＣ１と１個のピッチ調整用補助パターンセルＰＰＣ２を配置すればよい。この場合、ピッチ調整用補助パターンセルＰＰＣ１、ＰＰＣ２を配置させるための調整区間ＡＬの長さは８３０ｎｍ（４１０ｎｍ＋４２０ｎｍ）になる。

余剰スペースの長さＲＳＬが４０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルを配置するには、２個のピッチ調整用補助パターンセルＰＰＣ２を配置すればよい。この場合、ピッチ調整用補助パターンセルＰＰＣ２を配置させるための調整区間ＡＬの長さは８４０ｎｍ（４２０ｎｍ×２）になる。

余剰スペースの長さＲＳＬが５０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルを配置するには、１個のピッチ調整用補助パターンセルＰＰＣ３を配置すればよい。この場合、ピッチ調整用補助パターンセルＰＰＣ３を配置させるための調整区間ＡＬの長さは４５０ｎｍ（４５０ｎｍ×１）になる。

以下、同様にして、余剰スペースの長さＲＳＬが３９０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルを配置するには、７個のピッチ調整用補助パターンセルＰＰＣ３と、２個のピッチ調整用補助パターンセルＰＰＣ２とを配置すればよい。この場合、ピッチ調整用補助パターンセルＰＰＣ２、ＰＰＣ３を配置させるための調整区間ＡＬの長さは、３９９０ｎｍ（４５０ｎｍ×７＋４２０ｎｍ×２）になる。

図１９に示すように、ピッチ調整用補助パターンセルＰＰＣ１、ＰＰＣ２、ＰＰＣ３は、以上のようにして算出される長さの調整区間ＡＬに、それぞれ所定個数分（図１８参照）だけ配置される。シールリングパターンＳＥＲにおける他の辺についても同様にして、基本補助パターンセルＢＰＣとピッチ調整用補助パターンセル（図示せず）とが配置される。

こうして、シールリングパターンＳＥＲに沿って、余剰スペースを生じさせることなく、基本補助パターンセルＢＰＣとピッチ調整用補助パターンセルＰＰＣ１、ＰＰＣ２、ＰＰＣ３とが配置されたハーフトーン型位相シフトマスクの設計データＰＭＤが求められる。その後、ステップＳ６において、ハーフトーン型位相シフトマスクの設計データＰＭＤに基づいて、電子描画を行うことによってハーフトーン型位相シフトマスクＰＭが完成する。

上述したハーフトーン型位相シフトマスクＰＭでは、シールリングパターンＳＥＲの内側と外側とに、シールリングパターンＳＥＲに沿って隙間なく敷き詰められた基本補助パターンセルＢＰＣとピッチ調整用補助パターンセルＰＰＣ１、ＰＰＣ２、ＰＰＣ３に基づいて配置された基本補助パターンＢＰＰが形成されていることで、サイドローブの露光光強度を抑えることができる。これにより、すでに説明したように、たとえば、層間絶縁膜にコンタクトホールを形成する工程では、比較例に見られるようなディンプルが生じるのを抑制することができ、ディンプルに起因する異物による歩留まり低下を抑制することができる。

また、この手法では、調整用ピッチとして、調整用ピッチＡＰ１（４１０ｎｍ）、調整用ピッチＡＰ２（４２０ｎｍ）および調整用ピッチＡＰ３（４５０ｎｍ）の３種類の調整用ピッチが設定されている。これにより、調整用ピッチとして、４１０ｎｍの１種類の調整用ピッチが設定されている場合（図７参照）と比べると、ピッチ調整用補助パターンセルＰＰＣ１、ＰＰＣ２、ＰＰＣ３を配置させる調整区間ＡＬの長さを短くすることができる（図１８参照）。その結果、シールリングパターンの他に、シールリングパターンよりも長さやサイズの小さい、たとえば、マーク類のパターンの近傍にディンプルが形成されるのを防止する非解像パターンとしても適用することが可能である。これについては後述する。

第２変形例
ここでは、ステップＳ１において、ピッチ調整用補助パターンセルとして、５種類の調整用ピッチを有するピッチ調整用補助パターンセルが準備される。なお、調整用ピッチ以外の、基本補助パターンＢＰＰのサイズ、シールリングパターンＳＥＲの幅、基本補助パターンセルＢＰＣおよびピッチ調整用補助パターンセルのそれぞれとシールリングパターンＳＥＲとの距離等は、上述した実施の形態における値と同じである。

まず、図２０（Ａ）に示すピッチ調整用補助パターンセルＰＰＣ１の設計データＰＰＣ１Ｄは、基本補助パターンセルＢＰＣ（図３参照）における一辺の長さＢＣＬが４００ｎｍの正方形のパターンを、追加ピッチＡＤＰ１に相当する長さＡＤＬ１として互いに対向する２辺の長さを１０ｎｍだけ一方に延長させた長方形のパターンに変えたパターンとして設定される。ピッチ調整用補助パターンセルＰＰＣ１における長方形の長辺の長さＡＣＬ１は４１０ｎｍであり、調整用ピッチＡＰ１に相当する。

図２０（Ｂ）に示すピッチ調整用補助パターンセルＰＰＣ２の設計データＰＰＣ２Ｄは、基本補助パターンセルＢＰＣ（図３参照）における一辺の長さＢＣＬが４００ｎｍの正方形のパターンを、追加ピッチＡＤＰ２に相当する長さＡＤＬ２として互いに対向する２辺の長さを２０ｎｍだけ一方に延長させた長方形のパターンに変えたパターンとして設定される。ピッチ調整用補助パターンセルＰＰＣ２における長方形の長辺の長さＡＣＬ２は４２０ｎｍであり、調整用ピッチＡＰ２に相当する。

図２０（Ｃ）に示すピッチ調整用補助パターンセルＰＰＣ３の設計データＰＰＣ３Ｄは、基本補助パターンセルＢＰＣ（図３参照）における一辺の長さＢＣＬが４００ｎｍの正方形のパターンを、追加ピッチＡＤＰ３に相当する長さＡＤＬ３として互いに対向する２辺の長さを３０ｎｍだけ一方に延長させた長方形のパターンに変えたパターンとして設定される。ピッチ調整用補助パターンセルＰＰＣ３における長方形の長辺の長さＡＣＬ３は４３０ｎｍであり、調整用ピッチＡＰ３に相当する。

図２０（Ｄ）に示すピッチ調整用補助パターンセルＰＰＣ４の設計データＰＰＣ４Ｄは、基本補助パターンセルＢＰＣ（図３参照）における一辺の長さＢＣＬが４００ｎｍの正方形のパターンを、追加ピッチＡＤＰ４に相当する長さＡＤＬ４として互いに対向する２辺の長さを４０ｎｍだけ一方に延長させた長方形のパターンに変えたパターンとして設定される。ピッチ調整用補助パターンセルＰＰＣ４における長方形の長辺の長さＡＣＬ４は４４０ｎｍであり、調整用ピッチＡＰ４に相当する。

図２０（Ｅ）に示すピッチ調整用補助パターンセルＰＰＣ５の設計データＰＰＣ５Ｄは、基本補助パターンセルＢＰＣ（図３参照）における一辺の長さＢＣＬが４００ｎｍの正方形のパターンを、追加ピッチＡＤＰ５に相当する長さＡＤＬ５として互いに対向する２辺の長さを５０ｎｍだけ一方に延長させた長方形のパターンに変えたパターンとして設定される。ピッチ調整用補助パターンセルＰＰＣ５における長方形の長辺の長さＡＣＬ５は４５０ｎｍであり、調整用ピッチＡＰ５に相当する。なお、図２０（Ａ）〜図２０（Ｅ）では、追加ピッチＡＤＰ１〜ＡＤＰ５にそれぞれ相当する長さＡＤＬ１〜ＡＤＬ５は、説明のために誇張されて示されている。

次に、ステップＳ２において、図５について説明したのと同様にして、シールリングパターンＳＥＲの各コーナーの内側と外側とのそれぞれに、起点となる基本補助パターンセルＢＰＣが配置される。次に、ステップＳ３において、一方のコーナーに配置された基本補助パターンセルＢＰＣと、他方のコーナーに配置された基本補助パターンセルＢＰＣとの間隔ＤＳＵ、ＤＳＳが算出される。次に、ステップＳ４において、図６について説明したのと同様にして、シールリングパターンＳＥＲに沿って基本補助パターンセルＢＰＣだけを配置させた場合の余剰スペースＲＳの長さＲＳＬが算出される。

次に、ステップＳ５において、余剰スペースＲＳの長さＲＳＬに基づいて、所定数のピッチ調整用補助パターンセルが配置される。想定される余剰スペースの長さのそれぞれに対して、余剰スペースが生じないようにピッチ調整用補助パターンセルを配置させた状態（配置態様）を図２１に示す。

図２１に示すように、まず、余剰スペースの長さＲＳＬが１０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルを配置するには、１個のピッチ調整用補助パターンセルＰＰＣ１をすればよい。この場合、ピッチ調整用補助パターンセルＰＰＣ１を配置させるための調整区間ＡＬの長さは４１０ｎｍ（４１０ｎｍ×１）になる。

余剰スペースの長さＲＳＬが２０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルを配置するには、１個のピッチ調整用補助パターンセルＰＰＣ２を配置すればよい。この場合、ピッチ調整用補助パターンセルＰＰＣ２を配置させるための調整区間ＡＬの長さは４２０ｎｍ（４２０ｎｍ×１）になる。

余剰スペースの長さＲＳＬが３０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルを配置するには、１個のピッチ調整用補助パターンセルＰＰＣ３を配置すればよい。この場合、ピッチ調整用補助パターンセルＰＰＣ３を配置させるための調整区間ＡＬの長さは４３０ｎｍ（４３０ｎｍ×１）になる。

余剰スペースの長さＲＳＬが４０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルを配置するには、１個のピッチ調整用補助パターンセルＰＰＣ４を配置すればよい。この場合、ピッチ調整用補助パターンセルＰＰＣ４を配置させるための調整区間ＡＬの長さは４４０ｎｍ（４４０ｎｍ×１）になる。

余剰スペースの長さＲＳＬが５０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルを配置するには、１個のピッチ調整用補助パターンセルＰＰＣ５を配置すればよい。この場合、ピッチ調整用補助パターンセルＰＰＣ５を配置させるための調整区間ＡＬの長さは４５０ｎｍ（４５０ｎｍ×１）になる。

以下、同様にして、余剰スペースの長さＲＳＬが３９０ｎｍの場合、余剰スペースが生じないようにピッチ調整用補助パターンセルを配置するには、７個のピッチ調整用補助パターンセルＰＰＣ５と、１個のピッチ調整用補助パターンセルＰＰＣ４とを配置すればよい。この場合、ピッチ調整用補助パターンセルＰＰＣ４、ＰＰＣ５を配置させるための調整区間ＡＬの長さは、３５９０ｎｍ（４５０ｎｍ×７＋４４０ｎｍ×１）になる。

図２２に示すように、ピッチ調整用補助パターンセルＰＰＣ１、ＰＰＣ２、ＰＰＣ３、ＰＰＣ４、ＰＰＣ５は、以上のようにして算出される長さの調整区間ＡＬに、それぞれ所定個数分（図２１参照）だけ配置される。シールリングパターンＳＥＲにおける他の辺についても同様にして、基本補助パターンセルＢＰＣとピッチ調整用補助パターンセル（図示せず）とが配置される。

こうして、シールリングパターンＳＥＲに沿って、余剰スペースを生じさせることなく、基本補助パターンセルＢＰＣとピッチ調整用補助パターンセルＰＰＣ１、ＰＰＣ２、ＰＰＣ３、ＰＰＣ４、ＰＰＣ５とが配置されたハーフトーン型位相シフトマスクの設計データＰＭＤが求められる。その後、ステップＳ６において、ハーフトーン型位相シフトマスクの設計データＰＭＤに基づいて、電子描画を行うことによってハーフトーン型位相シフトマスクＰＭが完成する。

上述したハーフトーン型位相シフトマスクＰＭでは、シールリングパターンＳＥＲに沿って隙間なく敷き詰められた基本補助パターンセルＢＰＣとピッチ調整用補助パターンセルＰＰＣ１、ＰＰＣ２、ＰＰＣ３、ＰＰＣ４、ＰＰＣ５に基づいて配置された基本補助パターンＢＰＰが形成されていることで、サイドローブの露光光強度を抑えることができる。これにより、すでに説明したように、たとえば、層間絶縁膜にコンタクトホールを形成する工程では、比較例に見られるようなディンプルが生じるのを抑制することができ、ディンプルに起因する異物による歩留まり低下を抑制することができる。

また、第１変形例の場合と同様に、調整用ピッチとして、４１０ｎｍの１種類の調整用ピッチが設定されている場合（図７参照）と比べると、ピッチ調整用補助パターンセルＰＰＣ１、ＰＰＣ２、ＰＰＣ３、ＰＰＣ４、ＰＰＣ５を配置させる調整区間ＡＬの長さを短くすることができる（図２１参照）。その結果、シールリングの他に、シールリングよりも長さやサイズの小さい、たとえば、マーク類のパターンの近傍にディンプルが形成されるのを防止する非解像パターンとしても適用することが可能である。

実施の形態２
ここでは、基本補助パターンセルの配置の仕方の変形例について説明する。まず、実施の形態１において説明したように、図１に示すステップＳ１〜ステップＳ５を経て、図９に示すように、シールリングパターンＳＥＲに沿って、基本補助パターンセルＢＰＣとピッチ調整用補助パターンセルＰＰＣが配置される。

次に、ステップＳ５５（図１参照）において、図２３に示すように、コーナーの内側に、１個の基本補助パターンセルＢＰＣＵが追加配置されたハーフトーン型位相シフトマスクの設計データＰＭＤが得られる。その後、ステップＳ６において、その設計データＰＭＤに基づいて電子描画を行うことにより、ハーフトーン型位相シフトマスクが製造されることになる。

上述したハーフトーン型位相シフトマスクでは、シールリングパターンのコーナーの内側に、１個の基本補助パターンセルが追加的に配置されていることで、そのコーナーの内側に対応する層間絶縁膜の部分において、ディンプルが発生するのをさらに効果的に抑制することができる。このことについて、シールリングパターン（スリット状のパターン）のコーナー部分における露光光強度比のシミュレーション結果を示しながら説明する。

まず、シールリングパターンＳＥＲの側方に基本補助パターンセルが全く配置されていないハーフトーン型位相シフトマスクを使用した場合における、デフォーカス時（４００ｎｍ）の露光光強度比（Ｉ／Ｉｓ）のシミュレーション結果を図２４に示す。図２４に示すように、シールリングパターンＳＥＲの側方では、シールリングパターンＳＥＲに沿って露光光強度比が０．４９の領域が帯状に存在する。さらに、シールリングパターンＳＥＲが屈曲するコーナーの内側（屈曲角度が小さい方）では、露光光強度比が０．８５となる領域が存在することがわかる。

次に、実施の形態１において説明した手法によって基本補助パターンセルを配置させた場合の露光光強度比（Ｉ／Ｉｓ）のシミュレーション結果を図２５に示す。図２５に示すように、基本補助パターンセルＢＰＣ（基本補助パターンＢＰＰ）を配置することによって、シールリングパターンＳＥＲの側方のシールリングパターンＳＥＲに沿って位置する領域の露光光強度比は、０．３未満に下がることがわかる。また、シールリングパターンＳＥＲが屈曲するコーナーの内側では、露光光強度比は、０．４０にまで下がることがわかる。

次に、シールリングパターンＳＥＲの内側の側方に、基本補助パターンセルＢＰＣ（基本補助パターンＢＰＰ）を２列に配置させた場合の露光光強度比（Ｉ／Ｉｓ）のシミュレーション結果を図２６に示す。図２６に示すように、シールリングパターンＳＥＲが屈曲するコーナーの内側では、露光光強度比は、さらに０．３７まで下がることがわかる。

そこで、次に、シールリングパターンＳＥＲの内側の側方に配置させる基本補助パターンセルを５列に増やした場合の露光光強度比（Ｉ／Ｉｓ）のシミュレーション結果を図２７に示す。図２７に示すように、基本補助パターンセルを配置させる列数を増やしても、シールリングパターンＳＥＲが屈曲するコーナーの内側の露光光強度比（Ｉ／Ｉｓ）は０．３７であり、露光光強度比は変わらないことがわかる。

次に、図２５に示される基本補助パターンセルの配置態様に対して、シールリングパターンＳＥＲが屈曲するコーナーの内側に１個の基本補助パターンセルを追加的に配置させた場合の露光光強度比（Ｉ／Ｉｓ）のシミュレーション結果を図２８に示す。図２８に示すように、シールリングパターンＳＥＲが屈曲するコーナーの内側の露光光強度比（Ｉ／Ｉｓ）は０．３７であり、基本補助パターンセルを２列配置させた場合の露光光強度比（Ｉ／Ｉｓ）と同程度の露光光強度比が得られることがわかる。

これらのシミュレーション結果から、シールリングパターンのように屈曲したパターンでは、シールリングパターンの側方に配置される基本補助パターンセルに加えて、コーナーの内側に、１個の基本補助パターンセルを追加的に配置させることで、そのコーナーの内側に対応する、たとえば、層間絶縁膜の部分にディンプルが発生するのを効果的に抑制できることがわかる。

ところで、シールリングパターンＳＥＲの側方に基本補助パターンセルが全く配置されていない場合（図２４参照）においては、シールリングパターンＳＥＲが屈曲するコーナーの外側（屈曲角度が大きい方）では、露光光強度比は０．３未満である。これに対して、図２９に示すように、シールリングパターンに沿って基本補助パターンセルを配置する一方、コーナーの外側には基本補助パターンセルを配置しない場合には、コーナーの外側の露光光強度比は０．３３であり、図２４に示す場合の露光光強度比と比べて、やや高い値を示すことがわかった。

基本補助パターンセルを配置させる場合に、シールリングパターンに対して一方の側方に配置する基本補助パターンセルと、他方の側方に配置する基本補助パターンセルとを、マトリクス状に揃えて配置させる場合には、図２９に示すように、シールリングパターンＳＥＲのコーナーの外側に隙間が形成されることがある。つまり、Ｘ軸に沿って、または、Ｙ軸に沿って基本補助パターンセルを配置する場合に、コーナーの外側に隙間が形成されることがある。これに対して、図３０に示すように、そのコーナーにも基本補助パターンセルＢＰＣＳを配置することで、露光光強度比を下げられることがわかった。

このシミュレーション結果を踏まえると、図３１に示すように、基本補助パターンセルＢＰＣとピッチ調整用補助パターンセルＰＰＣ１等を、Ｘ軸に沿って、または、Ｙ軸に沿って配置させて、シールリングパターンＳＥＲのコーナーの外側に、基本補助パターンセルＢＰＣＳを配置させたハーフトーン型位相シフトマスクの設計データＰＭＤを作成するようにしてもよい。また、図３２に示すように、シールリングパターンＳＥＲのコーナーの内側に、１個の基本補助パターンセルＢＰＳＵを追加的に配置させたハーフトーン型位相シフトマスクの設計データＰＭＤを作成するようにしてもよい。

実施の形態３
前述した各実施の形態では、解像開口パターンの一例としてシールリングパターンを例に挙げて、その側方に基本補助パターンセルおよびピッチ調整用補助パターンセルを配置させる場合について説明した。ここでは、解像開口パターンの他の例として、アライメントマークと重ね合わせ検査マークを例に挙げて説明する。

第１例
アライメントマークの一例を図３３に示す。図３３に示すように、このアライメントマークＡＬＭでは、一辺が４μｍの正方形の開口パターンＡＬＰが、Ｘ軸方向には２０μｍのピッチをもって７個配置され、Ｙ軸方向には８μｍのピッチをもって７個配配置されている。その開口パターンＡＬＰのそれぞれについて、基本補助パターンセルとピッチ調整用補助パターンセルとが敷き詰められる。

図３４に、基本補助パターンセルＢＰＣとピッチ調整用補助パターンセルＰＰＣ１等とが敷き詰められた開口パターンＡＬＰの一つを示す。基本補助パターンセルＢＰＣとピッチ調整用補助パターンセルＰＰＣ１等は、実施の形態１において説明した手順にしたがって、開口パターンＡＬＰの側方に開口パターンＡＬＰの辺に沿って、隙間なく敷き詰められることなる。

特に、アライメントマークＡＬＭの開口パターンＡＬＰは、数ｍｍのオーダの長さを有するシールリングパターンと比べて、サイズ（寸法）が十分に小さい。このため、ピッチ調整用補助パターンセルを配置させる調整区間の長さをより短くする観点から、複数の調整用ピッチを有するピッチ調整用補助パターンを適用して配置させることが好ましい（図１８および図２１参照）。

第２例
重ね合わせ検査マークの一例を図３５に示す。図３５に示すように、この重ね合わせ検査マークＫＫＭでは、幅２μｍの開口パターンＫＫＰが、矩形領域を取り囲むように形成されている。その開口パターンＫＫＰについて、基本補助パターンセルとピッチ調整用補助パターンセルとが敷き詰められる。

図３６に、基本補助パターンセルＢＰＣとピッチ調整用補助パターンセルＰＰＣ１等とが敷き詰められた開口パターンＫＫＰを示す。基本補助パターンセルＢＰＣとピッチ調整用補助パターンセルＰＰＣ１等は、実施の形態１において説明した手順にしたがって、開口パターンＫＫＰの内側と外側との双方に、開口パターンＫＫＰの辺に沿って隙間なく敷き詰められることなる。

重ね合わせ検査マークＫＫＭも、アライメントマークＡＬＭと同様に、数ｍｍのオーダの長さを有するシールリングパターンと比べて、サイズ（寸法）が十分に小さい。このため、ピッチ調整用補助パターンセルを配置させる調整区間の長さをより短くする観点から、複数の調整用ピッチを有するピッチ調整用補助パターンを適用して配置させることが好ましい（図１８および図２１参照）。

実施の形態４
ここでは、実施の形態１等において製造されたハーフトーン型位相シフトマスクを適用した半導体装置の製造方法の一例について説明する。

まず、その基本プロセスについて、フローチャートにしたがって説明する。図３７に示すように、まず、ステップＦ１では、半導体基板の表面上に所定の被加工膜が形成される。次に、ステップＦ２では、実施の形態１において説明したハーフトーン型位相シフトマスクが準備される。このハーフトーン型位相シフトマスクでは、シールリングパターン等の所定のパターンに対して、基本補助パターンセルとピッチ調整用補助パターンセルとが敷き詰められている。

次に、ステップＦ３では、被加工膜に塗布されたフォトレジストに対して、そのハーフトーン型位相シフトマスクを用いて露光処理が施される。次に、ステップＦ４では、そのフォトレジストに対し、現像処理を施すことによってフォトレジストパターンが形成される。次に、ステップＦ５では、そのフォトレジストパターンをマスクとして被加工膜にエッチング処理を施すことによって、被加工膜のパターニングが行われる。

次に、より具体的な半導体装置の製造方法の一例として、ＭＯＳ（Metal Oxide Semiconductor）トランジスタを有する半導体装置の製造方法について説明する。ここでは、前述したハーフトーン型位相シフトマスクを、コンタクトホールの形成に適用する場合を例に挙げる。また、工程断面図として、デバイスチップが形成されるデバイスチップ領域と、シールリングが形成されるシールリング形成領域を示す。

図３８に示すように、半導体基板ＳＵＢの表面に熱酸化処理を施すことにより、絶縁膜ＺＦが形成される。次に、その絶縁膜ＺＦを覆うように、たとえば、ポリシリコン膜およびその金属シリサイド膜等を含む導電膜ＣＦ１が形成される。

次に、ゲート電極をパターニングするための写真製版処理が施される。図３９に示すように、導電膜ＣＦ１の表面を覆うように有機反射防止膜（ＢＡＲＣ：Bottom Anti-Reflective Coating）ＡＣが形成される。その有機反射防止膜ＡＣを覆うように、フォトレジストＰＲ１が塗布形成される。次に、ｉ線露光装置を用いて露光処理を施すことにより、フォトマスク（図示せず）に形成されたゲート電極（配線）のパターンがフォトレジストＰＲ１に転写（写真製版）される。

次に、ベーク処理を行い、その後、たとえば、テトラメチルアンモニウムハイドロオキサイド（濃度：２．３８ｗｔ％）のアルカリ現像液による現像処理を施すことによって、図４０に示すように、ゲート電極をパターニングするためのフォトレジストパターンＰＲ１Ｐが形成される。次に、フォトレジストパターンＰＲ１Ｐをマスクとして、有機反射防止膜ＡＣおよび導電膜ＣＦ１にドライエッチング処理を施すことによって、図４１に示すように、ゲート電極ＧＥが形成される。その後、フォトレジストパターンＰＲ１Ｐが除去される。

次に、ゲート電極ＧＥをマスクとして、比較的低いドーズ量をもってｎ型不純物を注入することによって、ｎ型低濃度不純物領域ＬＲ（図４２参照）が形成される。次に、ゲート電極ＧＥを覆うように絶縁膜（図示せず）が形成される。次に、その絶縁膜に異方性エッチングを施すことによって、図４２に示すように、ゲート電極ＧＥの側壁上にサイドウォール絶縁膜ＳＷＺが形成される。

次に、ゲート電極ＧＥおよびサイドウォール絶縁膜ＳＷＺをマスクとして、比較的高いドーズ量をもってｎ型不純物を注入することによって、ｎ型高濃度不純物領域ＨＲが形成される。こうして、ゲート電極ＧＥ、ｎ型低濃度不純物領域ＬＲおよびｎ型高濃度不純物領域ＨＲを含むｎチャネル型のＭＯＳトランジスタが形成される。次に、ゲート電極ＧＥ等を覆うように、たとえば、シリコン酸化膜等の層間絶縁膜ＳＺ（図４３参照）が形成される。

次に、コンタクトホールを形成するための写真製版処理が施される。図４３に示すように、層間絶縁膜ＳＺを覆うように有機反射防止膜ＡＣが形成される。その有機反射防止膜ＡＣを覆うように、フォトレジストＰＲ２が塗布形成される。次に、図４４に示すように、実施の形態１において説明したハーフトーン型位相シフトマスクＰＭを用いて露光処理が施される。ハーフトーン型位相シフトマスクＰＭでは、シールリングパターンＳＥＲの側方に、シールリングパターンＳＥＲに沿って隙間なく敷き詰められた基本補助パターンセルとピッチ調整用補助パターンセルとに基づいて配置された基本補助パターン（図示せず）が形成されている。

ｉ線露光装置内にセッティングされたハーフトーン型位相シフトマスクＰＭに露光光が照射され、ハーフトーン型位相シフトマスクに形成されたコンタクトホールのパターン（図示せず）が、光学系ＬＥＺにより縮小されて、フォトレジストＰＲ２に順次転写される。次に、ベーク処理を行い、その後、アルカリ現像液による現像処理を施すことによって、図４５に示すように、デバイスチップ領域ＤＲでは、コンタクトホールを形成するためのレジストパターンＰＲ２Ｐが形成される。シールリング形成領域ＳＲＦＲでは、トレンチを形成するためのレジストパターンＰＲ２Ｐが形成される。

次に、図４６に示すように、レジストパターンＰＲ２Ｐをマスクとして有機反射防止膜ＡＣおよび層間絶縁膜ＳＺに異方性エッチングを施すことにより、デバイスチップ領域ＤＲでは、ｎ型高濃度不純物領域ＨＲを露出するコンタクトホールＣＨが形成される。また、シールリング形成領域ＳＲＦＲでは、半導体基板ＳＵＢを露出するトレンチＴＲＥが形成される。その後、レジストパターンＰＲ２Ｐおよび有機反射防止膜ＡＣが除去される。

次に、図４７に示すように、コンタクトホールＣＨ内およびトレンチＴＲＥ内を充填するように、層間絶縁膜ＳＺ上にバリアメタルを含む所定の導電膜ＣＦ２が形成される。次に、配線をパターニングするための写真製版処理を施すことによって、有機反射防止膜とレジストパターン（いずれも図示せず）が形成される。次に、そのレジストパターンをマスクとして、導電膜ＣＦ２に異方性エッチングを施すことにより、デバイスチップ領域ＤＲでは、ｎ型高濃度不純物領域ＨＲに電気的に接続される配線Ｍ（図４８参照）が形成される。また、シールリング形成領域ＳＲＦＲでは、シールリングＳＲが形成される。その後、有機反射防止膜およびレジストパターンが除去される。

次に、配線Ｍを覆うように層間絶縁膜（図示せず）が形成され、次に、その層間絶縁膜に対して、デバイスチップ領域ＤＲではスルーホール（図示せず）が形成される。シールリング形成領域ＳＲＦＲではトレンチ（図示せず）が形成される。次に、そのスルーホール内とトレンチ内に、たとえば、銅（Ｃｕ）等の導電膜（図示せず）が充填される。その後、配線Ｍを覆う層間絶縁膜の上にさらに、配線等（図示せず）が形成される。こうして、多層配線構造を有する半導体装置の主要部分が完成する。

図４９に示すように、多層配線構造を有する半導体装置では、ＭＯＳトランジスタ等が形成されたデバイスチップ領域ＤＲを取り囲むように、シールリングＳＲが形成されている。また、図５０に示すように、シールリングＳＲは、各層間絶縁膜にコンタクトホール等を形成する際に同時に形成されたトレンチ内に形成され、層間絶縁膜を貫通するように形成される。

上述した半導体装置の製造方法によれば、コンタクトホールを形成する際に用いられるハーフトーン型位相シフトマスクとして、実施の形態１等において説明したハーフトーン型位相シフトマスクが適用される。これにより、実施の形態１において説明したように、層間絶縁膜に形成されるトレンチの側方にディンプルが形成されるのを抑制することができる。その結果、ディンプルに埋め込まれた導電膜に起因する異物の発生を抑制することができ、半導体装置の歩留まり低下を抑制することができる。

なお、上述した半導体装置の製造方法では、実施の形態１において説明したハーフトーン型位相シフトマスクを、コンタクトホールを形成する際に適用した場合について説明した。このハーフトーン型位相シフトマスクを適用する工程としては、コンタクトホールを形成する工程に限られるものではない。前述したように、アライメントマークや重ね合わせ検査マークに対して、基本補助パターンセルおよびピッチ調整用補助パターンセルを適用したハーフトーン型位相シフトマスクでは、ゲート電極のパターニングや配線等のパターニングをはじめ、種々の被加工膜のパターニングに適用することができる。

また、各実施の形態において挙げられた光学条件、設計グリッド等の数値は一例であって、これらの数値に限られるものではない。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

ＰＭ ハーフトーン型位相シフトマスク、ＱＧ 石英ガラス板、ＨＴ ハーフトーン膜、ＤＲ デバイスチップ領域、ＳＥＲ シールリングパターン、ＳＣＲ スクライブ領域、ＡＬＭ アライメントマーク、ＫＫＭ 重ね合わせ検査マーク、ＢＰＣ 基本補助パターンセル、ＰＰＣ ピッチ調整用補助パターンセル、ＰＭＤ ハーフトーン型位相シフトマスクの設計データ、ＳＥＲＤ シールリングパターンの設計データ、ＢＰＣＤ 基本補助パターンセルの設計データ、ＰＰＣＤ ピッチ調整用補助パターンセルのデータ、ＢＰＰ 基本補助パターン、ＢＬ 長さ、ＢＣＬ 長さ、ＡＤＬ１〜ＡＤＬ５ 長さ、ＡＣＬ 長さ、ＢＰ 基本ピッチ、ＡＤＰ１〜ＡＤＰ５ 追加ピッチ、ＡＰ１〜ＡＰ５ 調整用ピッチ、ＤＳＵ 間隔、ＤＳＳ 間隔、ＲＳ 余剰スペース、ＲＳＬ 余剰スペースの長さ、ＡＬ 調整区間、ＡＬＰ 開口パターン、ＫＫＰ スリット型開口パターン、ＳＵＢ 半導体基板、ＳＲＦＲ シールリング形成領域、ＺＦ 絶縁膜、ＣＦ１ 導電膜、ＡＣ 有機反射防止膜、ＰＲ１ フォトレジスト、ＰＲ１Ｐ フォトレジストパターン、ＧＥ ゲート電極、ＳＷＺ サイドウォール絶縁膜、ＬＲ ｎ型低濃度不純物領域、ＨＲ ｎ型高濃度不純物領域、ＳＺ 層間絶縁膜、ＰＲ２ フォトレジスト、ＰＲ２Ｐ フォトレジストパターン、ＣＨ コンタクトホール、ＣＦ２ 導電膜、Ｍ 配線、ＳＲ シールリング、ＤＨＰ ディンプル、ＣＣＦＰ 導電膜。

Claims (15)

1. 基板の表面を覆うハーフトーン膜に形成され、前記基板の表面を露出する解像開口パターンと、
   前記解像開口パターンの側方に前記解像開口パターンに沿って配置され、前記基板の表面を露出する解像限界以下の複数の非解像開口パターンと
   を備え、
   複数の前記非解像開口パターンのそれぞれは、互いに隣り合う一の非解像開口パターンと他の非解像開口パターンとのピッチが、光学条件に基づいて、前記一の非解像開口パターンと前記他の非解像開口パターンとの間に対応する部分を解像させない所定のピッチに設定され、
   前記解像開口パターンの側方における第１起点と、前記第１起点とは距離を隔てられた第２起点との間の区間のうち、所定の区間を除いた残りの区間では、複数の前記非解像開口パターンは、前記非解像開口パターンを前記所定のピッチとしての基本ピッチをもって配置するための、前記基本ピッチに相当する長さを有する、前記非解像開口パターンを取り囲む基本補助パターンセルを、隙間なく敷き詰める態様で配置され、
   前記所定の区間では、複数の前記非解像開口パターンは、前記非解像開口パターンを前記基本ピッチとは異なる前記所定のピッチとしての調整用ピッチをもって配置するための、前記調整用ピッチに相当する長さを有する、前記非解像開口パターンを取り囲むピッチ調整用補助パターンセルを、隙間なく敷き詰める態様で配置された、ハーフトーン型位相シフトマスク。
2. 前記調整用ピッチとして、互いに異なる複数の調整用ピッチが設定された、請求項１記載のハーフトーン型位相シフトマスク。
3. 前記解像開口パターンは、シールリングに対応するパターンを含む、請求項１記載のハーフトーン型位相シフトマスク。
4. 前記解像開口パターンは、アライメントマークに対応するパターンを含む、請求項１記載のハーフトーン型位相シフトマスク。
5. 前記解像開口パターンは、重ね合わせ検査マークに対応するパターンを含む、請求項１記載のハーフトーン型位相シフトマスク。
6. 前記解像開口パターンは、第１方向から前記第１方向とは異なる第２方向に屈曲した屈曲パターンを含み、
   前記屈曲パターンに対して屈曲角度が小さい側のコーナーでは、前記解像開口パターンに沿って配置された前記基本補助パターンセルに対して、前記解像開口パターンが配置されている側とは反対側に、他の基本補助パターンセルがさらに配置された、請求項１記載のハーフトーン型位相シフトマスク。
7. 解像開口パターンの設計データを準備するステップと、
   解像限界以下の非解像開口パターンを、基本ピッチをもって配置させるための基本補助パターンセルの設計データを準備するステップと、
   前記非解像開口パターンを、前記基本ピッチとは異なる調整用ピッチをもって配置させるためのピッチ調整用補助パターンセルの設計データを準備するステップと、
   前記解像開口パターンの側方に、第１起点となる前記基本補助パターンセルとして第１基本補助パターンセルを配置し、前記第１起点とは異なる第２起点となる前記基本補助パターンセルとして第２基本補助パターンセルを配置するステップと、
   前記第１基本補助パターンセルと前記第２基本補助パターンセルとの間の距離を算出するステップと、
   前記距離に基づいて、前記第１基本補助パターンセルと前記第２基本補助パターンセルとの間に、前記解像開口パターンに沿って前記基本補助パターンセルだけを配置させた場合に、前記基本補助パターンセルを配置させることができない余剰スペースの長さを算出するステップと、
   前記余剰スペースの長さに基づいて、前記第１基本補助パターンセルと前記第２基本補助パターンセルとの間に、前記解像開口パターンに沿って、前記基本補助パターンセルと前記ピッチ調整用補助パターンセルとを、前記余剰スペースが生じないように隙間なく敷き詰めた配置データを取得するステップと
   前記解像開口パターンの設計データおよび前記配置データに基づいて、基板の表面に形成されたハーフトーン膜に電子描画を行うステップと
   を備えた、ハーフトーン型位相シフトマスクの製造方法。
8. 前記基本補助パターンセルの設計データを準備するステップでは、
   前記基本ピッチは、光学条件に基づき、前記非解像開口パターンが配置された状態で、互いに隣り合う一の非解像開口パターンと他の非解像開口パターンとの間に対応する部分を解像させないピッチとして設定され、
   前記基本補助パターンセルは、前記非解像開口パターンを配置する方向に前記基本ピッチに相当する基本ピッチ長さを有する、前記非解像開口パターンを取り囲むパターンとして設定され、
   前記ピッチ調整用補助パターンセルの設計データを準備するステップでは、
   前記調整用ピッチは、光学条件に基づき、前記非解像開口パターンが配置された状態で、互いに隣り合う一の非解像開口パターンと他の非解像開口パターンとの間に対応する部分を解像させないピッチとして設定され、
   前記ピッチ調整用補助パターンセルは、前記非解像開口パターンを配置する方向に前記調整用ピッチに相当する調整用ピッチ長さを有する、前記非解像開口パターンを取り囲むパターンとして設定され、
   前記配置データを取得するステップでは、
   前記余剰スペースの長さに基づいて、前記ピッチ調整用補助パターンセルを配置させる区間が求められ、
   前記区間には前記ピッチ調整用補助パターンセルが配置され、
   前記区間以外の区間では、前記基本補助パターンセルが配置される、請求項７記載のハーフトーン型位相シフトマスクの製造方法。
9. 前記ピッチ調整用補助パターンセルの設計データを準備するステップは、前記調整用ピッチとして、互いに異なる複数の調整用ピッチを設定するステップを含む、請求項７記載のハーフトーン型位相シフトマスクの製造方法。
10. 前記解像開口パターンの設計データを準備するステップは、前記解像開口パターンとして、シールリングに対応するパターンの設計データを準備するステップを含む、請求項７記載のハーフトーン型位相シフトマスクの製造方法。
11. 前記解像開口パターンの設計データを準備するステップは、前記解像開口パターンとして、アライメントマークに対応するパターンの設計データを準備するステップを含む、請求項７記載のハーフトーン型位相シフトマスクの製造方法。
12. 前記解像開口パターンの設計データを準備するステップは、前記解像開口パターンとして、重ね合わせ検査マークに対応するパターンの設計データを準備するステップを含む、請求項７記載のハーフトーン型位相シフトマスクの製造方法。
13. 請求項１〜６のいずれかに記載のハーフトーン型位相シフトマスクを適用した半導体装置の製造方法であって、
    半導体基板の主表面上に、所定の被加工膜を形成する工程と、
    前記被加工膜を覆うようにフォトレジストを塗布形成する工程と、
    前記フォトレジストに対して、前記ハーフトーン型位相シフトマスクを適用して露光処理を施す工程と、
    前記露光処理が施された前記フォトレジストに現像処理を施すことにより、フォトレジストパターンを形成する工程と、
    前記フォトレジストパターンをマスクとして前記被加工膜に加工を施す工程と、
    前記フォトレジストパターンを除去する工程と
    を備えた、半導体装置の製造方法。
14. 前記フォトレジストパターンを形成する工程では、前記解像開口パターンに対応した開口パターンが前記フォトレジストに形成され、
    前記被加工膜に加工を施す工程では、前記フォトレジストに形成された前記開口パターンに対応した、前記被加工膜を貫通する開口部が形成される、請求項１３記載の半導体装置の製造方法。
15. 前記フォトレジストパターンが除去された後、前記開口部に導電材料を充填する工程を備えた、請求項１４記載の半導体装置の製造方法。