JP2012064713A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012064713A
JP2012064713A JP2010206920A JP2010206920A JP2012064713A JP 2012064713 A JP2012064713 A JP 2012064713A JP 2010206920 A JP2010206920 A JP 2010206920A JP 2010206920 A JP2010206920 A JP 2010206920A JP 2012064713 A JP2012064713 A JP 2012064713A
Authority
JP
Japan
Prior art keywords
film
forming
etching
etching stopper
groove pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010206920A
Other languages
English (en)
Inventor
Daina Inoue
大那 井上
Sanetoshi Kajimoto
実利 梶本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010206920A priority Critical patent/JP2012064713A/ja
Priority to US13/230,106 priority patent/US20120061837A1/en
Publication of JP2012064713A publication Critical patent/JP2012064713A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Abstract

【課題】厚みのばらつきが低減したＣｕ配線層を形成する半導体装置の製造方法を提供する。
【解決手段】実施形態の半導体装置の製造方法は、基板１上に所望の配線厚みに対応する厚みのエッチングストッパー膜２を形成し、酸化膜３を形成し、マスク材４を形成し、マスク材に配線の形状の溝パターンを形成し、溝パターンが形成されたマスク材をマスクとして酸化膜に溝パターンが形成されるようにエッチングする。溝パターンが形成された酸化膜をマスクとして、溝パターンが形成されるようにエッチングストッパー膜を貫通するまでエッチングし、エッチングストッパー膜および酸化膜に形成された溝パターンを埋め込み、酸化膜の上面を覆いつくすようにＣｕ膜５を形成し、エッチングストッパー膜をストッパーとして、その上面が露出するまでＣｕ膜及び酸化膜にＣＭＰを行う。
【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法に関する。
従来のダマシンプロセスを用いた配線形成においては、例えば、Ｃｕ配線層を形成する場合、Ｃｕ配線層の溝にＣｕを埋め込み、層間膜の上までＣＭＰ（化学的機械的研磨）する。さらに、配線層の局所的な段差やＣＭＰ時の局所的な研磨量バラつきを考慮して、ＣＭＰによる研磨を追加して実行する。
特開２００６−２９４９４１号公報
しかしながら、従来のダマシンプロセスにおいては、ＣＭＰのストッパー材を配置していない為にＣＭＰでの研磨レート（研磨量）のばらつきがＣｕ配線厚のばらつきに反映されてしまうという問題があった。
本発明の一つの実施形態は、厚みのばらつきが低減したＣｕ配線層を形成する半導体装置の製造方法を提供することを目的とする。
実施形態の半導体装置の製造方法は、半導体基板上に、Ｃｕ配線に対する所望の厚みに対応する厚みのエッチングストッパー膜を形成する工程と、前記エッチングストッパー膜の上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜の上にマスク材を形成する工程と、リソグラフィーにより前記マスク材に前記Ｃｕ配線の形状の溝パターンを形成する工程と、前記溝パターンが形成された前記マスク材をエッチングマスクとして、前記シリコン酸化膜に前記溝パターンが形成されるようにエッチングする工程を含む。実施形態の半導体装置の製造方法は、前記溝パターンが形成された前記シリコン酸化膜をエッチングマスクとして、前記エッチングストッパー膜に前記溝パターンが形成されるように前記エッチングストッパー膜を貫通するまでエッチングする工程と、前記エッチングストッパー膜および前記シリコン酸化膜に形成された前記溝パターンを埋め込み、前記シリコン酸化膜の上面を覆いつくすようにＣｕ膜を形成する工程と、前記エッチングストッパー膜をＣＭＰストッパーとして、前記エッチングストッパー膜の上面が露出するまで前記Ｃｕ膜及び前記シリコン酸化膜にＣＭＰを行う工程をさらに含む。
図１は、本実施形態にかかる半導体装置の製造方法を示す断面図を工程順に示したものである。 図２は、本実施形態にかかる半導体装置の製造方法で製造した別の半導体装置を示した断面図である。 図３は、本実施形態にかかる半導体装置の製造方法で製造した別の半導体装置を示した断面図である。 図４は、本実施形態にかかる半導体装置の製造方法で製造した別の半導体装置を示した断面図である。 図５は、比較例の半導体装置の製造方法の工程の一部を示す断面図である。
以下に添付図面を参照して、実施形態にかかる半導体装置の製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
（実施形態）
図１は、本実施形態にかかる半導体装置の製造方法を示す断面図を図１（ａ）〜（ｇ）に工程順に示したものである。
まず図１（ａ）に示すように、半導体基板１の上に、例えば下層配線１０が形成されたシリコン酸化膜層９を形成し、その上に後で形成するＣｕ配線厚に対応する膜厚、言い換えるとＣｕ配線厚の確保に必要な膜厚を有するエッチングストッパー膜２を形成し、その上にシリコン酸化膜３、マスク材４を順に形成し、そしてリソグラフィー工程によりマスク材４に形成予定のＣｕ配線形状の溝パターンを形成する。ここで、エッチングストッパー膜２は例えばＳｉＮであり、マスク材４はレジスト材或いはハードマスク材等である。
次に図１（ｂ）に示すように、溝パターンが形成されたマスク材４をエッチングマスクとして、ＲＩＥによりシリコン酸化膜３に上記溝パターンが形成されるようにエッチングする。このときのエッチングガスとしては例えばＣＦ４、Ｃ４Ｆ６などＣとＦを含むエッチングガスなどを用いる。エッチング終了時には溝はエッチングストッパー膜２に到達している。
次に図１（ｃ）に示すように、マスク材４を除去した後、シリコン酸化膜３をエッチングマスクとして、ＲＩＥにより例えばＳｉＮであるエッチングストッパー膜２に上記溝パターンが形成されるようにエッチングする。このときのエッチングガスとしては例えばＣＦ４、Ｃ４Ｈ８、Ｃ４Ｆ６などＣとＦまたはＣとＨを含むエッチングガスなどを用いる。エッチング終了時には溝はエッチングストッパー膜２を貫通して下層配線１０まで達している。
その後図１（ｄ）に示すように、形成された溝を埋め尽くしてシリコン酸化膜３を覆うようにＣｕ膜５を堆積させる。そしてシリコン酸化膜３の上面までＣＭＰを行うと図１（ｅ）に示したようになる。
次に、図１（ｆ）に示すようにシリコン酸化膜３とＣｕ膜５をＣＭＰしてエッチングストッパー膜２でＣＭＰ止めをする。即ち、エッチングストッパー膜２の上面が露出した時点でＣＭＰを終了する。これにより、エッチングストッパー膜２の膜厚を制御することでＣｕ配線層５の膜厚の制御を行うことが可能となる。その後図１（ｇ）に示すように、例えばＳｉＮからなるキャップ材６を形成する。
ここで比較のため、図５に比較例の半導体装置の製造方法の一部を示す断面図を図５（ａ）、（ｂ）に工程順に示す。図５（ａ）は埋め込み層間膜である酸化膜が露出するまでＣＭＰでＣｕを除去した本実施形態の図１（ｅ）の工程に相当する図である。比較例の半導体装置は図５（ａ）に示すように、エッチングストッパー膜２の膜厚はＲＩＥのストッパーとしての膜厚があれば十分であり、形成する配線の膜厚に比べて薄い。従って、その後の図５（ｂ）で所望の配線膜厚までＣＭＰする場合は、ストッパーがないボーダレスなＣＭＰとなるため時間等でＣＭＰの実施期間を決定しており、Ｃｕ配線の膜厚のばらつきを抑制することが困難である。半導体素子の微細化に伴いＣｕ配線を形成する際のＣｕ埋め込みの難易度は高くなってきており、配線厚を十分に確保できない為、Ｃｕ配線厚のばらつきが及ぼす影響は大きい。
しかし、本実施形態によれば、配線溝形成時のＲＩＥのエッチングストッパー膜２を配線形成時のＣＭＰストッパーとして兼用する。即ち、エッチングストッパー膜２の下面をＲＩＥのエッチングストッパーとして機能させた後、エッチングストッパー膜２の上面をＣＭＰのストッパーとして機能させる。これにより、Ｃｕ配線膜５の膜厚を溝形成時のエッチングストッパー膜２の膜厚により所望の厚みに精度良く制御して形成することが可能となる。
また、上記実施形態においては、エッチングストッパー膜２およびキャップ材６をＳｉＮとして説明したが、図２乃至図４に示すように、エッチングストッパー膜２またはキャップ材６のいずれかまたは両方をＳｉＮよりも比誘電率の低いＳｉＣＮを含むＳｉＣＮエッチングストッパー膜７およびＳｉＣＮキャップ材８で形成することにより、Ｃｕ配線がほとんどＳｉＮで覆われた上記実施形態の場合に比べて配線間容量を低減することが可能となる。これによりＣｕ配線の遅延の抑制が可能となる。なお、ＳｉＣＮエッチングストッパー膜７を用いた図２と図４の場合、図１（ｃ）に相当する工程におけるＲＩＥのエッチングガスとしては例えばＣＦ４、Ｃ４Ｈ８、Ｃ４Ｆ６などＣとＦまたはＣとＨを含むエッチングガスなどを用いるが、他の工程は上記とほぼ同様である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体基板、３、９ シリコン酸化膜、２ エッチングストッパー膜、４ マスク材、５ Ｃｕ膜、６ キャップ材、７ ＳｉＣＮエッチングストッパー膜、８ ＳｉＣＮキャップ材、１０ 下層配線。

Claims (5)

  1. 半導体基板上に、Ｃｕ配線に対する所望の厚みに対応する厚みのエッチングストッパー膜を形成する工程と、
    前記エッチングストッパー膜の上にシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜の上にマスク材を形成する工程と、
    リソグラフィーにより前記マスク材に前記Ｃｕ配線の形状の溝パターンを形成する工程と、
    前記溝パターンが形成された前記マスク材をエッチングマスクとして、前記シリコン酸化膜に前記溝パターンが形成されるようにエッチングする工程と、
    前記溝パターンが形成された前記シリコン酸化膜をエッチングマスクとして、前記エッチングストッパー膜に前記溝パターンが形成されるように前記エッチングストッパー膜を貫通するまでエッチングする工程と、
    前記エッチングストッパー膜および前記シリコン酸化膜に形成された前記溝パターンを埋め込み、前記シリコン酸化膜の上面を覆いつくすようにＣｕ膜を形成する工程と、
    前記エッチングストッパー膜をＣＭＰストッパーとして、前記エッチングストッパー膜の上面が露出するまで前記Ｃｕ膜及び前記シリコン酸化膜にＣＭＰを行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記ＣＭＰを行う工程の後に、絶縁膜であるキャップ材を成膜する工程を
    さらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記キャップ材はＳｉＮあるいはＳｉＣＮである
    ことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記エッチングストッパーはＳｉＮあるいはＳｉＣＮである
    ことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記半導体基板は下層配線を有し、
    前記Ｃｕ膜を形成する工程は、前記溝パターンを埋め込んだ前記Ｃｕ膜が前記下層配線と接続するように前記Ｃｕ膜を形成する
    ことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
JP2010206920A 2010-09-15 2010-09-15 半導体装置の製造方法 Pending JP2012064713A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010206920A JP2012064713A (ja) 2010-09-15 2010-09-15 半導体装置の製造方法
US13/230,106 US20120061837A1 (en) 2010-09-15 2011-09-12 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010206920A JP2012064713A (ja) 2010-09-15 2010-09-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012064713A true JP2012064713A (ja) 2012-03-29

Family

ID=45805855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010206920A Pending JP2012064713A (ja) 2010-09-15 2010-09-15 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20120061837A1 (ja)
JP (1) JP2012064713A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016186975A (ja) * 2015-03-27 2016-10-27 東レエンジニアリング株式会社 Ｌｅｄモジュールおよびｌｅｄモジュールの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086348B (zh) * 2020-08-31 2022-11-29 上海华力微电子有限公司 双重图形氧化硅芯轴制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182966A (ja) * 1991-12-27 1993-07-23 Sony Corp 多層配線形成方法
JP2002009058A (ja) * 2000-06-26 2002-01-11 Tokyo Electron Ltd エッチング方法
JP2002334926A (ja) * 2001-03-23 2002-11-22 Texas Instruments Inc 微細構造のための金属化を容易にする犠牲層の使用
JP2003077920A (ja) * 2001-09-04 2003-03-14 Nec Corp 金属配線の形成方法
JP2004014828A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 半導体装置の製造方法
JP2004193544A (ja) * 2002-05-08 2004-07-08 Nec Electronics Corp 半導体装置、および半導体装置の製造方法
JP2004281936A (ja) * 2003-03-18 2004-10-07 Fujitsu Ltd 半導体装置の製造方法
JP2010171064A (ja) * 2009-01-20 2010-08-05 Panasonic Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849557B1 (en) * 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US6294460B1 (en) * 2000-05-31 2001-09-25 Advanced Micro Devices, Inc. Semiconductor manufacturing method using a high extinction coefficient dielectric photomask
US6350700B1 (en) * 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
JP2003045964A (ja) * 2001-07-30 2003-02-14 Nec Corp 半導体装置及びその製造方法
US6812043B2 (en) * 2002-04-25 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a carbon doped oxide low-k insulating layer
JP2004071777A (ja) * 2002-08-06 2004-03-04 Fujitsu Ltd 有機絶縁膜の作製方法、半導体装置の製造方法、及びｔｆｔ基板の製造方法
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
US7999391B2 (en) * 2006-02-06 2011-08-16 Nec Corporation Multilayered wiring structure, and method for manufacturing multilayered wiring
TW200910431A (en) * 2007-06-22 2009-03-01 Rohm Co Ltd Semiconductor device and method for manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182966A (ja) * 1991-12-27 1993-07-23 Sony Corp 多層配線形成方法
JP2002009058A (ja) * 2000-06-26 2002-01-11 Tokyo Electron Ltd エッチング方法
JP2002334926A (ja) * 2001-03-23 2002-11-22 Texas Instruments Inc 微細構造のための金属化を容易にする犠牲層の使用
JP2003077920A (ja) * 2001-09-04 2003-03-14 Nec Corp 金属配線の形成方法
JP2004193544A (ja) * 2002-05-08 2004-07-08 Nec Electronics Corp 半導体装置、および半導体装置の製造方法
JP2004014828A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 半導体装置の製造方法
JP2004281936A (ja) * 2003-03-18 2004-10-07 Fujitsu Ltd 半導体装置の製造方法
JP2010171064A (ja) * 2009-01-20 2010-08-05 Panasonic Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016186975A (ja) * 2015-03-27 2016-10-27 東レエンジニアリング株式会社 Ｌｅｄモジュールおよびｌｅｄモジュールの製造方法

Also Published As

Publication number Publication date
US20120061837A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
US10340178B2 (en) Via patterning using multiple photo multiple etch
US8871639B2 (en) Semiconductor devices and methods of manufacture thereof
US9349595B2 (en) Methods of manufacturing semiconductor devices
JP2006352124A (ja) 半導体デバイスおよびその構造体の製造方法
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
US8772153B2 (en) Semiconductor device with air gap therein and manufacturing method thereof
US20070249165A1 (en) Dual damascene process
US9627218B2 (en) Pattern forming method and manufacturing method for semiconductor device
EP3301705B1 (en) Method for fluorocarbon film used as middle stop layer for porous low k film
US9613848B2 (en) Dielectric structures with negative taper and methods of formation thereof
JP2006245236A (ja) 半導体装置の製造方法
JP2012064713A (ja) 半導体装置の製造方法
KR100649872B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
JP2012054342A (ja) 半導体装置およびその製造方法
US9875909B1 (en) Method for planarizing material layer
JP6308067B2 (ja) 半導体装置の製造方法
JP2010016236A (ja) 半導体装置の製造方法
KR100732737B1 (ko) 반도체 소자분리막 형성방법
US10504883B2 (en) Method for fabricating damascene structure using fluorocarbon film
US9917007B2 (en) Method of forming opening pattern
US20150200136A1 (en) Semiconductor device, method for forming contact and method for etching continuous recess
JP2007142475A (ja) 半導体装置およびその製造方法
JP2011086969A (ja) 半導体装置およびその製造方法
JP2011138871A (ja) 半導体装置の製造方法
JP2009088013A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140415