JP2009152243A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009152243A
JP2009152243A JP2007326422A JP2007326422A JP2009152243A JP 2009152243 A JP2009152243 A JP 2009152243A JP 2007326422 A JP2007326422 A JP 2007326422A JP 2007326422 A JP2007326422 A JP 2007326422A JP 2009152243 A JP2009152243 A JP 2009152243A
Authority
JP
Japan
Prior art keywords
silicon
film
containing film
organic material
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007326422A
Other languages
English (en)
Inventor
Mitsuhiro Omura
光広 大村
Yutaka Okamoto
裕 岡本
Keisuke Kikutani
圭介 菊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Digital Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Solutions Corp filed Critical Toshiba Corp
Priority to JP2007326422A priority Critical patent/JP2009152243A/ja
Priority to US12/336,348 priority patent/US7749913B2/en
Priority to KR1020080128657A priority patent/KR100995725B1/ko
Publication of JP2009152243A publication Critical patent/JP2009152243A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】幅広のパターンと露光技術の解像度の限界以上の超微細パターンとを同時に形成する。
【解決手段】基板Ｗ上に第１のシリコン含有膜３と有機材料膜４と第２のシリコン含有膜５と、細幅と太幅のパターンを有する第１のマスク６ａ、６ｂとを順次形成し、第１のマスク６ａ、６ｂを用いて第２のシリコン含有膜５を細幅と太幅にパターニングし、第１のマスク６ａ、６ｂを除去するとともに有機材料膜４を細幅と太幅にパターニングし、第２のシリコン含有膜５と有機材料膜４と被覆して第３のシリコン含有膜７を形成し、第３のシリコン含有膜７を加工して第２のシリコン含有膜５及び有機材料膜４の側面に側壁を形成し、第２のシリコン含有膜５と該側壁を選択的に被覆する有機材料の第２のマスク８を形成し、第２のマスク８を用いて細幅にパターニングされた第２のシリコン含有膜５を除去し、細幅にパターニングされた有機材料膜４と第２のマスク８を除去する。
【選択図】図１−３

Description

本発明は、半導体装置の製造方法に関するものである。
従来、半導体デバイスの高集積化、高性能化に伴い、パターン形成に要求される寸法は年々微細になってきている。特に高集積化の進むメモリデバイスでは、ゲート電極やメタル配線を形成するためのパターン形成が重要視されており、微細なパターンが必要とされている。
これらのパターンの形成は、通常露光技術によりなされ、その解像度がパターンの最小寸法およびパターンのピッチを決定する。そして、この微細なパターンを実現させる為に露光技術は技術的革新を続けている。しかしながら、露光技術の解像度には光および電子線の波長に起因する限界があり、これより微細の構造は原理的に形成不可能であるという問題があった。
その一方で、近年はデバイスに対する要求が露光技術の解像度の限界を超え始めている。そこで、このような要求に対応する技術として、露光技術の解像度の限界よりも微細なピッチを有するラインアンドスペースパターンを形成する方法が提案されている（例えば、特許文献１参照）。
しかしながら、上記従来の技術によれば、露光技術の解像度の限界以上の超微細パターンと同時に幅広のパターンを形成することまでは考慮されていない。
特開２００２−２８０３８８号公報
本発明は、上記に鑑みてなされたものであって、幅広のパターンと同時に露光技術の解像度の限界以上の微細パターンを形成することが可能な半導体装置の製造方法を提供することを目的とする。
本願発明の一態様によれば、半導体基板上にシリコンを含有する第１のシリコン含有膜を形成する第１の工程と、前記第１のシリコン含有膜上に有機材料膜を形成する第２の工程と、前記有機材料膜上にシリコンを含有するとともに前記第１のシリコン含有膜と異なる第２のシリコン含有膜を形成する第３の工程と、前記第２のシリコン含有膜上に細幅と太幅のパターンを有する第１のマスクを形成する第４の工程と、前記第１のマスクを用いて異方性エッチングにより前記第２のシリコン含有膜を細幅と太幅のパターンにパターニングする第５の工程と、前記パターニングされた第２のシリコン含有膜と前記第１のシリコン含有膜とに対してエッチング選択性を有する条件で、異方性エッチングにより前記第１のマスクを除去するとともに前記有機材料膜を前記細幅と太幅のパターンにパターニングする第６の工程と、前記パターニングされた前記第２のシリコン含有膜と前記有機材料膜とを被覆するように、シリコンを含有するとともに前記第１のシリコン含有膜と異なる第３のシリコン含有膜を前記半導体基板上に形成する第７の工程と、第３のシリコン含有膜をエッチバックして、前記パターニングされた前記第２のシリコン含有膜および前記有機材料膜の側面に前記第３のシリコン含有膜の側壁を形成する第８の工程と、前記太幅にパターニングされた第２のシリコン含有膜とその前記側壁とを選択的に被覆するように、有機材料からなる第２のマスクを形成する第９の工程と、前記第２のマスクを用いて前記細幅にパターニングされた第２のシリコン含有膜を除去する第１０の工程と、前記太幅にパターニングされた第２のシリコン含有膜と前記第１のシリコン含有膜と前記第３のシリコン含有膜とに対してエッチング選択性を有する条件で、前記細幅にパターニングされた有機材料膜と前記第２のマスクとを除去する第１１の工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、幅広のパターンと同時に露光技術の解像度の限界以上の超微細パターンとを形成することが可能な半導体装置の製造方法を提供することができる、という効果を奏する。
以下に添付図面を参照して、この発明の実施の形態にかかる半導体装置の製造方法であって、太幅のパターンと同時に露光技術の解像度の限界よりも微細なピッチを有する細幅のパターンを作製することができる半導体装置の製造方法を詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下の図面においては、理解の容易のため、各部材間の縮尺は実際とは異ならせて記載している場合がある。
（第１の実施の形態）
図１−１〜図１−３は、本発明の第１の実施の形態にかかる半導体装置の製造方法を説明するための断面図である。本実施の形態では、ゲート電極加工時のハードマスクに用いる事が可能なシリコン窒化膜のラインアンドスペースパターンを形成する場合を例に説明する。
まず、シリコンなどの半導体基板Ｗ上にゲート電極材料膜としてポリシリコン膜１をＣＶＤ技術を用いて形成し、このポリシリコン膜１上に第１の絶縁膜としてシリコン酸化膜（ＳｉＯ２）２をＣＶＤ技術を用いて形成する。さらに、このシリコン酸化膜２上にシリコンを含む第１のシリコン含有膜としてシリコン窒化膜（ＳｉＮ）３をＣＶＤ技術を用いて形成する。なお、第１のシリコン含有膜は、シリコン窒化膜（ＳｉＮ）３に限定されず、シリコンを含有する材料により形成されればよい。
次に、このシリコン窒化膜３上に、有機材料膜４をＣＶＤ技術を用いて堆積し、さらにこの有機材料膜４上にシリコンを含む第２のシリコン含有膜としての塗布型のシリコン酸化膜（ＳＯＧ：Spin On Glass）５、第１のマスクとしてのフォトレジストをスピンコート技術を用いて順次積層し、露光技術を用いてフォトレジストにラインアンドスペースパターンと所望の幅広ラインとをパターニングする。これにより、細幅と太幅のパターンを有する第１のマスクとして、細幅のレジストパターンであるレジスト６ａと、太幅のレジストパターンであるレジスト６ｂとが第２のシリコン含有膜であるシリコン酸化膜５上に形成される。この際、フォトレジストが残ったライン（レジスト６ａ）とフォトレジストが除去されたスペースとの寸法の比率は、１：１とする（図１−１（ａ））。
シリコン酸化膜５は、フォトレジストに反射光が作用するのを防止するための反射防止膜としての役割も果たす。また、シリコン酸化膜５は、塗布型のシリコン酸化膜でなくＣＶＤ技術で堆積したシリコン化合物膜でもよい。また、第２のシリコン含有膜は、シリコン酸化膜５に限定されず、シリコンを含有するとともに第１のシリコン含有膜と異なる材料により形成されればよい。
次に、レジスト６ａのスリミング加工として酸素ガスを用いたプラズマ処理によりラインのレジスト６ａを等方的に後退させて、ラインアンドスペースの比率を１：３程度に加工する。このとき、幅広ラインのレジスト６ｂも等方的に後退する（図１−１（ｂ））。なお、この処理は酸素ガスを用いたプラズマ処理に限らず、シリコン酸化膜５と高い選択比を取ってレジスト６ａ，６ｂを加工できれば他の処理でもよい。また、露光技術によりラインアンドスペースの比率を１：３程度に形成できれば、このスリミング加工は省略可能である。
続いて、このレジスト６ａ，６ｂをマスクとし、エッチングガスとしてフルオロカーボン系ガスを用いたドライエッチングによりシリコン酸化膜５を加工し、細幅と太幅のパターンにパターニングする。さらに、パターニングされたシリコン酸化膜５とシリコン窒化膜３とに対してエッチング選択性を有する条件で、異方性エッチングによりレジスト６ａ、６ｂを除去するとともに有機材料膜４を細幅と太幅のパターンにパターニングする。例えばエッチングガスとして酸素ガスを用いたドライエッチングにより有機材料膜４を垂直に加工すると共にレジスト６ａ，６ｂを除去して、シリコン酸化膜５と有機材料膜４にラインアンドスペースの比率が１：３のパターンおよび幅広ラインのパターンを形成する（図１−１（ｃ））。
なお、上記においては図１−１（ａ）のように形成したレジスト６ａ、６ｂに対してスリミング加工を行う場合について説明しているが、シリコン酸化膜５の加工時に、例えばフルオロカーボン系ガスに微量の酸素を添加することで、細幅と太幅のパターンが転写される際のシリコン酸化膜５に対し、制御性良くスリミング加工を行うこともできる。この場合、図１−１（ａ）のレジスト６ａ、６ｂに対してスリミング加工を行わずに工程を進め、図１−１（ｃ）におけるレジスト６ａ、６ｂをマスクとしたシリコン酸化膜５の加工時のみに、細幅のパターンにおけるラインアンドスペースの比率が１：３となるまでシリコン酸化膜５に対するスリミング加工を行ってもよい。
図２は、従来の半導体装置の製造方法を示す断面図である。従来の半導体装置の製造方法では、シリコン窒化膜３上にシリコン酸化膜５ａを形成していた（図２（ａ））。シリコン酸化膜５ａのドライエッチングには、エッチングガスとしてフルオロカーボン系などハロゲン元素を含むエッチングガスを用いる必要がある。この場合は、シリコン酸化膜５ａの下地のシリコン窒化膜３を削らないように対下地選択比を高くするべきであるが、シリコン酸化膜５ａを垂直に加工するためには、フルオロカーボン系ガスのＣ（炭素）／Ｆ（フッ素）比を下げる必要がある。
このため、パターニングされたレジスト６が上部に存在しない領域のシリコン窒化膜３には、意図しない過度の加工（削れ）が生じる（図２（ｂ））。すなわち、パターニングされたレジスト６が上部に存在する領域のシリコン窒化膜３と、ドライエッチングで削られた領域のシリコン窒化膜３と、に段差（膜厚の差）が生じる。この段差（膜厚の差）は、その後の半導体デバイスの製造工程においても除去されず、完成した半導体デバイス製品の特性に悪影響を与える、という問題がある。
しかしながら、本実施の形態では、シリコン窒化膜３上に有機材料膜４を形成しており、この有機材料膜４の加工にエッチングガスとしてフッ素などのハロゲン元素を含むエッチングガスを用いていないことにより、有機材料膜４の下地のシリコン窒化膜３は実質的に全く削られることがない。すなわち、シリコン窒化膜３に対する有機材料膜４の選択比は無限大であり、従来技術での問題が解決されている。
このドライエッチング時には数１０ｍＴｏｒｒ程度の低圧にてフッ素などのハロゲン元素を含まず有機材料膜４を加工することができる、酸素（Ｏ２）ガス，窒素（Ｎ２）ガス，水素（Ｈ２）ガス，アンモニア（ＮＨ３）ガスなどのガスをエッチングガスとして用いればよい。また、垂直加工をより簡単に実現する為に、メタン（ＣＨ４）ガスや一酸化炭素（ＣＯ）ガス、二酸化炭素（ＣＯ２）ガスなどを添加することもできる。また、レジスト６ａ、６ｂをスリミング加工する際のプラズマ処理も同様なエッチングチャンバーで行うことができ、自己バイアスを小さくして等方的にエッチングが進みやすい条件を用いればよい。例えば高周波／低周波の２周波重畳ドライエッチング装置を考えれば自己バイアスを発生しやすい低周波のパワーを下げることで簡単に実現可能である。
次に、このパターニングされた有機材料膜４とシリコン酸化膜５との積層構造を被覆するように、シリコンを含有するとともに第１のシリコン含有膜と異なる材料であり、第１のシリコン含有膜と選択比のある材料からなる第３のシリコン含有膜を堆積させる。例えばパターニングされた有機材料膜４とシリコン酸化膜５との積層構造を被覆するように、シリコンを含有するとともに下地のシリコン窒化膜３と選択比のある材料として例えばアモルファスシリコン７をＣＶＤ技術を用いて、コンフォーマルに堆積させる（図１−２（ｄ））。ここで、第１のシリコン含有膜と第２のシリコン含有膜と第３のシリコン含有膜との材料の組み合わせとしては、例えば図３に示すような組み合わせが挙げられる。
続いて、ドライエッチング技術を用いて、アモルファスシリコン７をシリコン酸化膜５の表面が露出するまでエッチバックすることにより、有機材料膜４とシリコン酸化膜５との積層構造の側面にアモルファスシリコン７の側壁が形成される（図１−２（ｅ））。すなわち、細幅と太幅にパターニングされたシリコン酸化膜５と有機材料膜４との側壁にアモルファスシリコン７の側壁が形成される。これにより、有機材料膜４とシリコン酸化膜５とアモルファスシリコン７の側壁とから構成される新たな幅広ラインが形成される。
ドライエッチングは、例えば塩素（Ｃｌ２）または臭化水素（ＨＢｒ）を含むガスなどを用いて行う。このドライエッチングでは、エッチングガスとしてフルオロカーボン系ガスを用いていないことにより、下地のシリコン窒化膜３と高い選択比を取ってアモルファスシリコン７を加工することができる。この状態で、有機材料膜４は、シリコン酸化膜５とアモルファスシリコン７の側壁とによって完全に覆われている。
続いて、幅広ラインの有機材料膜４とシリコン酸化膜５とアモルファスシリコン７の側壁とを選択的に第２のマスクとしてのレジスト８により被覆し（図１−２（ｆ））、フッ酸を用いたウェットエッチング技術を用いてラインアンドスペースのシリコン酸化膜５のみを除去する（図１−３（ｇ））。
次に、シリコン酸化膜５とアモルファスシリコン７とシリコン窒化膜３とに対してエッチング選択性を有する条件でアッシングを行うことにより、ラインアンドスペースの有機材料膜４とレジスト８とが除去され、アモルファスシリコン７のラインアンドスペースパターンと、アモルファスシリコン７、シリコン酸化膜５、有機材料膜４が組み合わされた幅広ラインと、が共存するパターンが形成される（図１−３（ｈ））。アッシングガスとしては、例えば酸素（Ｏ２）ガス、窒素（Ｎ２）ガス、水素（Ｈ２）ガス、アンモニア（ＮＨ３）ガスなどを用いればよい。この際、ラインアンドスペースのピッチは、前述した露光技術を用いてレジスト６ａにラインアンドスペースパターンを形成した時（図１−１（ａ））のピッチの半分になっており微細化が実現される。
なおここで、幅広ラインの有機材料膜４上にシリコン酸化膜５が無いと、レジスト８により幅広ラインを被覆した際に幅広ラインの有機材料膜４上を直接レジスト８が被覆することになる（図４（ａ））。このため、これに続くアッシングにより幅広ラインの有機材料膜４も除去されてしまい（図４（ｂ））、幅広ラインが形成できないという問題がある。図４は、比較例としての半導体装置の製造方法について説明するための断面図である。しかしながら、本実施の形態にかかる半導体装置の製造方法では、幅広ラインの有機材料膜４上にシリコン酸化膜５を形成しているため、ラインアンドスペースの有機材料膜４とレジスト８との除去工程において、幅広ラインの有機材料膜４が除去されることなく、確実に幅広ラインを形成することができる。
次に、これらのパターンをマスクとし、アモルファスシリコン７に対してエッチング選択性を有する条件でドライエッチングによりシリコン窒化膜３をエッチング加工することにより、これらのパターンがシリコン窒化膜３に転写され、微細ラインアンドスペースと幅広ラインとが共存したシリコン窒化膜３のパターンが得られる（図１−３（ｉ））。さらに、この微細ラインアンドスペースと幅広ラインとが共存したパターンを異方性エッチングによりシリコン酸化膜２に転写してシリコン酸化膜２のパターンを形成し、このパターンを用いてゲート電極材料膜を異方性エッチングで加工することにより露光技術の解像度の限界以上の微細パターンと幅広のパターンを有するゲート電極を形成することができる。
上述したように、第１の実施の形態にかかる半導体装置の製造方法によれば、幅広ラインと、露光技術の解像度の限界よりも微細なラインアンドスペースパターンピッチを有するラインアンドスペースパターンと、を有するパターンを同時に形成することができる。これにより、幅広のパターンと露光技術の解像度の限界以上の微細パターンとを有するゲート電極を同時に形成することができる。
また、本実施の形態では、第１のシリコン含有膜であるシリコン窒化膜３の上層に有機材料膜４を形成し、この有機材料膜４をフッ素などのハロゲン元素を含むエッチングガスを用いずにドライエッチングすることにより加工する。これにより、シリコン窒化膜３に過度の加工（削れ）が生じてシリコン窒化膜３に段差（膜厚の差）が発生することを防止することができる。したがって、シリコン窒化膜３の段差（膜厚の差）に起因した半導体デバイス製品の特性の劣化を防止することができ、高品質の半導体デバイス製品を作製することができる。
（第２の実施の形態）
図５は、幅広ラインパターンの芯材（幅広ラインパターンの有機材料膜４）の侵食について説明するための断面図である。上述した第１の実施の形態においては、ラインアンドスペースパターンの芯材（ラインアンドスペースパターンの有機材料膜４）と幅広ラインパターンを被覆するレジスト８との除去工程（図１−３（ｈ））における反応成分やラジカル粒子等が、アモルファスシリコン７の側壁とシリコン酸化膜５との隙間から浸入し（図５（ａ））、幅広ラインパターンの芯材（幅広ラインパターンの有機材料膜４）を侵食する可能性がある（図５（ｂ））。第２の実施の形態では、この反応成分やラジカル粒子等の侵入を抑制する半導体装置の製造方法について説明する。
図６−１〜図６−３は、本発明の第２の実施の形態にかかる半導体装置の製造方法を説明するための図である。まず必要に応じ、第１の実施の形態と同様の工程により、レジスト６ａ、６ｂのスリミング加工として酸素ガスを用いたプラズマ処理によりラインのレジスト６ａ、６ｂを等方的に後退させて、ラインアンドスペースの比率を調整する（図６−１（ａ））。このとき、ラインのレジスト６ａ、６ｂの幅を第１の実施の形態におけるスリミング加工時（図１−１（ｂ））の最終目的寸法よりも大きくし、レジスト６ａのラインアンドスペースの比率を１：３よりも大きくしておく。
続いて、このレジスト６ａ，６ｂをマスクとし、エッチングガスとしてフルオロカーボン系ガスを用いたドライエッチングによりシリコン酸化膜５を加工し、細幅と太幅のパターンにパターニングする。ここで必要に応じ、第１の実施の形態と同様に、パターン転写がされる際のシリコン酸化膜５に対するスリミング加工を行ってもよいが、この場合もスリミング加工後の細幅のパターンにおけるラインアンドスペースの比率を１：３より大きくしておく。さらに、酸素ガスを用いたドライエッチングにより有機材料膜４を垂直に加工すると共にレジスト６ａ，６ｂを除去して、シリコン酸化膜５と有機材料膜４とにラインアンドスペースおよび幅広ラインのパターンを形成する（図６−１（ｂ））。
次に、有機材料膜４のみにスリミング加工を施して有機材料膜４の幅をシリコン酸化膜５の幅よりも小さくし、有機材料膜４にラインアンドスペースの比率が１：３のパターンを形成する（図６−１（ｃ））。この時点で、ラインアンドスペースおよび幅広ラインの有機材料膜４の幅は、第１の実施の形態におけるスリミング加工時（図１−１（ｂ））の最終目的寸法とされる。ここで、フルオロカーボン系ガスを用いず、第１の実施の形態におけるレジストのスリミング加工と同様に、例えば酸素ガスによるプラズマ処理を行えば、有機材料膜４をシリコン酸化膜５に対し選択的にスリミング加工することができる。
次に、このパターニングされた有機材料膜４とシリコン酸化膜５との積層構造を被覆するように、シリコンを含有するとともに下地のシリコン窒化膜３と選択比のある材料として例えばアモルファスシリコン７をＣＶＤ技術を用いて、コンフォーマルに堆積させる（図６−２（ｄ））。
続いて、ドライエッチング技術を用いて、アモルファスシリコン７をシリコン酸化膜５の表面が露出するまでエッチバックすることにより、有機材料膜４とシリコン酸化膜５との積層構造の側面にアモルファスシリコン７の側壁が形成される（図６−２（ｅ））。ここで、本実施の形態においては、シリコン酸化膜５との接触面がＬ字形状（ラビリンス構造）とされたアモルファスシリコン７の側壁が形成されている。
ドライエッチングは、例えば塩素（Ｃｌ２）または臭化水素（ＨＢｒ）を含むガスなどを用いて行う。このドライエッチングでは、エッチングガスとしてフルオロカーボン系ガスを用いていないことにより、下地のシリコン窒化膜３と高い選択比を取ってアモルファスシリコン７を加工することができる。
続いて、幅広ラインの有機材料膜４とシリコン酸化膜５とアモルファスシリコン７の側壁とを選択的にレジスト８により被覆し（図６−２（ｆ））、フッ酸を用いたウェットエッチング技術を用いてラインアンドスペースのシリコン酸化膜５のみを除去する（図６−３（ｇ））。
次に、シリコン酸化膜５とアモルファスシリコン７とシリコン窒化膜３とに対してエッチング選択性を有する条件でアッシングを行うことにより、ラインアンドスペースの有機材料膜４とレジスト８とが除去され、アモルファスシリコン７のラインアンドスペースパターンと、アモルファスシリコン７、シリコン酸化膜５、有機材料膜４とにより構成された幅広ラインと、が共存するパターンが形成される（図６−３（ｈ））。
ここで、アモルファスシリコン７の側壁のシリコン酸化膜５との接触面は、Ｌ字形状（ラビリンス構造）とされている（図７）。すなわち、アモルファスシリコン７の側壁は、シリコン酸化膜５との垂直方向における接触面７ａと、水平方向における接触面７ｂとを有し、接触面７ａと接触面７ｂとは接続されている。図７は、本実施の形態におけるアモルファスシリコン７の側壁のシリコン酸化膜５との接触面周辺を拡大して示す断面図である。
これにより、レジスト８の除去工程における反応成分やラジカル粒子等が、アモルファスシリコン７の側壁とシリコン酸化膜５との接触面７ａの隙間から浸入しても、接触面７ｂでせき止められるため、幅広ラインパターンの芯材（幅広ラインパターンの有機材料膜４）まで到達することが抑制される。
また、接触面７ａと接触面７ｂとがあることにより、接触面がＬ字形状（ラビリンス構造）とされずに接触面７ａのみが存在する場合（図８）よりも、反応成分やラジカル粒子等の侵入経路を長くすることができる。そして、反応成分やラジカル粒子等が接触面７ｂに沿って侵入を続けた場合においても、幅広ラインパターンの芯材（幅広ラインパターンの有機材料膜４）まで到達する間での時間を長くすることができる。これにより、レジスト８の除去が終了するまでに反応成分やラジカル粒子等が幅広ラインパターンの芯材（幅広ラインパターンの有機材料膜４）まで到達することが抑制される。図８は、アモルファスシリコン７の側壁のシリコン酸化膜５との接触面がＬ字形状でない場合の接触面周辺を拡大して示す断面図である。
これ以降の工程は、第１の実施の形態の場合と同様である。
上述したように、第２の実施の形態にかかる半導体装置の製造方法によれば、幅広ラインと、露光技術の解像度の限界よりも微細なラインアンドスペースパターンピッチを有するラインアンドスペースパターンと、を有するパターンを同時に形成することができる。これにより、幅広のパターンと露光技術の解像度の限界以上の微細パターンとを有するゲート電極を同時に形成することができる。
さらに、第２の実施の形態にかかる半導体装置の製造方法によれば、レジスト８の除去工程においてアモルファスシリコン７の側壁とシリコン酸化膜５との隙間から浸入する反応成分やラジカル粒子等が幅広ラインパターンの芯材（幅広ラインパターンの有機材料膜４）まで到達することを抑制できる。これにより、反応成分やラジカル粒子等の侵入に起因した幅広ラインパターンの芯材（幅広ラインパターンの有機材料膜４）の侵食を防止することができ、高品質の半導体デバイス製品を作製することができる。
なお、上述した実施の形態においては、本発明の一実施形態としてゲート電極のハードマスク形成を例に説明したが、本発明はこれに限定されるものではなく、適用工程や適用材料は適宜変更することが可能である。
この発明の一実施形態に従った半導体装置の製造方法を説明するための断面図である。 この発明の一実施形態に従った半導体装置の製造方法を説明するための断面図である。 この発明の一実施形態に従った半導体装置の製造方法を説明するための断面図である。 従来の半導体装置の製造方法を示す断面図である。 この発明の一実施形態に従った半導体装置の製造方法における第１のシリコン含有膜と第２のシリコン含有膜と第３のシリコン含有膜との材料の組み合わせの例を示す図である。 比較例としての半導体装置の製造方法を示す断面図である。 幅広ラインパターンの芯材（幅広ラインパターンの有機材料膜）の侵食について説明するための断面図である。 この発明の一実施形態に従った半導体装置の製造方法を説明するための断面図である。 この発明の一実施形態に従った半導体装置の製造方法を説明するための断面図である。 この発明の一実施形態に従った半導体装置の製造方法を説明するための断面図である。 この発明の一実施形態に従った半導体装置の製造方法におけるアモルファスシリコンの側壁のシリコン酸化膜との接触面周辺を拡大して示す断面図である。 アモルファスシリコンの側壁のシリコン酸化膜との接触面がＬ字形状でない場合の接触面周辺を拡大して示す断面図である。
符号の説明
１ ポリシリコン膜、２ シリコン酸化膜、３ シリコン窒化膜、４ 有機材料膜、５、５ａ シリコン酸化膜、６ａ，６ｂ レジスト、７ アモルファスシリコン、７ａ，７ｂ 接触面、８ レジスト、Ｗ 半導体基板

Claims (5)

  1. 半導体基板上にシリコンを含有する第１のシリコン含有膜を形成する第１の工程と、
    前記第１のシリコン含有膜上に有機材料膜を形成する第２の工程と、
    前記有機材料膜上にシリコンを含有するとともに前記第１のシリコン含有膜と異なる第２のシリコン含有膜を形成する第３の工程と、
    前記第２のシリコン含有膜上に細幅と太幅のパターンを有する第１のマスクを形成する第４の工程と、
    前記第１のマスクを用いて異方性エッチングにより前記第２のシリコン含有膜を細幅と太幅のパターンにパターニングする第５の工程と、
    前記パターニングされた第２のシリコン含有膜と前記第１のシリコン含有膜とに対してエッチング選択性を有する条件で、異方性エッチングにより前記第１のマスクを除去するとともに前記有機材料膜を前記細幅と太幅のパターンにパターニングする第６の工程と、
    前記パターニングされた前記第２のシリコン含有膜と前記有機材料膜とを被覆するように、シリコンを含有するとともに前記第１のシリコン含有膜と異なる第３のシリコン含有膜を前記半導体基板上に形成する第７の工程と、
    第３のシリコン含有膜をエッチバックして、前記パターニングされた前記第２のシリコン含有膜および前記有機材料膜の側面に前記第３のシリコン含有膜の側壁を形成する第８の工程と、
    前記太幅にパターニングされた第２のシリコン含有膜とその前記側壁とを選択的に被覆するように、有機材料からなる第２のマスクを形成する第９の工程と、
    前記第２のマスクを用いて前記細幅にパターニングされた第２のシリコン含有膜を除去する第１０の工程と、
    前記太幅にパターニングされた第２のシリコン含有膜と前記第１のシリコン含有膜と前記第３のシリコン含有膜とに対してエッチング選択性を有する条件で、前記細幅にパターニングされた有機材料膜と前記第２のマスクとを除去する第１１の工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記第４の工程と第５の工程との間に前記第１のマスクをスリミング加工する工程および／または前記第５の工程で前記第２のシリコン含有膜をスリミング加工する工程をさらに含むこと、
    を特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第６の工程と第７の工程の間に、前記有機材料膜を前記第２のシリコン含有膜に対して選択的にスリミング加工する工程をさらに含むこと、
    を特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記第１１の工程の後に、前記第３のシリコン含有膜に対してエッチング選択性を有する条件で前記第１のシリコン含有膜を微細パターンと幅広のパターンにパターニングする工程をさらに含むこと、
    を特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記第２のシリコン含有膜が、ＳＯＧ（Spin on Glass）膜であること、
    を特徴とする請求項１に記載の半導体装置の製造方法。
JP2007326422A 2007-12-18 2007-12-18 半導体装置の製造方法 Pending JP2009152243A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007326422A JP2009152243A (ja) 2007-12-18 2007-12-18 半導体装置の製造方法
US12/336,348 US7749913B2 (en) 2007-12-18 2008-12-16 Semiconductor device manufacturing method
KR1020080128657A KR100995725B1 (ko) 2007-12-18 2008-12-17 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007326422A JP2009152243A (ja) 2007-12-18 2007-12-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009152243A true JP2009152243A (ja) 2009-07-09

Family

ID=40789173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007326422A Pending JP2009152243A (ja) 2007-12-18 2007-12-18 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7749913B2 (ja)
JP (1) JP2009152243A (ja)
KR (1) KR100995725B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089827A (ja) * 2011-10-20 2013-05-13 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2018026495A (ja) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 被処理体を処理する方法
US10465779B2 (en) 2015-04-02 2019-11-05 Borgwarner Sweden Ab Electrical axle
JP2020017569A (ja) * 2018-07-23 2020-01-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004019588A1 (de) * 2004-04-22 2005-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung von zumindest einer Schicht sowie elektrisches Bauelement mit Strukturen aus der Schicht
US7989355B2 (en) * 2009-02-12 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
JP5075897B2 (ja) * 2009-09-25 2012-11-21 株式会社東芝 半導体装置の製造方法
US8110466B2 (en) * 2009-10-27 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cross OD FinFET patterning
US20110183269A1 (en) * 2010-01-25 2011-07-28 Hongbin Zhu Methods Of Forming Patterns, And Methods For Trimming Photoresist Features
US9130058B2 (en) 2010-07-26 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Forming crown active regions for FinFETs
US8802510B2 (en) * 2012-02-22 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing
CN103594337B (zh) * 2012-08-14 2016-05-25 中芯国际集成电路制造(上海)有限公司 双重图形化方法
CN103839769B (zh) * 2012-11-20 2016-12-21 华邦电子股份有限公司 形成图案的方法
CN104425220A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 图案的形成方法
US11164753B2 (en) 2014-01-13 2021-11-02 Applied Materials, Inc. Self-aligned double patterning with spatial atomic layer deposition
KR20150090495A (ko) * 2014-01-29 2015-08-06 세메스 주식회사 기판처리장치 및 방법
US10854455B2 (en) * 2016-11-21 2020-12-01 Marvell Asia Pte, Ltd. Methods and apparatus for fabricating IC chips with tilted patterning
US10446407B2 (en) * 2017-01-18 2019-10-15 Tokyo Electron Limited Method of preferential silicon nitride etching using sulfur hexafluoride
CN108389796A (zh) * 2017-02-03 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20180261464A1 (en) * 2017-03-08 2018-09-13 Tokyo Electron Limited Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
CN110571220B (zh) * 2018-06-05 2021-09-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法和掩膜板
CN110571219B (zh) * 2018-06-05 2021-09-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法和掩膜板
JP6981945B2 (ja) * 2018-09-13 2021-12-17 信越化学工業株式会社 パターン形成方法
CN111261514B (zh) * 2018-11-30 2024-09-24 东京毅力科创株式会社 基片处理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307228A (ja) * 1988-06-06 1989-12-12 Hitachi Ltd パターン形成法
JPH04150026A (ja) * 1990-10-15 1992-05-22 Hitachi Ltd 半導体装置の製造方法
JP2002280388A (ja) * 2001-03-15 2002-09-27 Toshiba Corp 半導体装置の製造方法
JP2007305970A (ja) * 2006-04-11 2007-11-22 Toshiba Corp 集積回路パターンの形成方法
JP2009010156A (ja) * 2007-06-28 2009-01-15 Toshiba Corp パターン形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS643663U (ja) 1987-06-27 1989-01-11
KR100540475B1 (ko) * 2003-04-04 2006-01-10 주식회사 하이닉스반도체 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100706780B1 (ko) 2004-06-25 2007-04-11 주식회사 하이닉스반도체 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법
US20070072334A1 (en) 2005-09-29 2007-03-29 Freescale Semiconductor, Inc. Semiconductor fabrication process employing spacer defined vias

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307228A (ja) * 1988-06-06 1989-12-12 Hitachi Ltd パターン形成法
JPH04150026A (ja) * 1990-10-15 1992-05-22 Hitachi Ltd 半導体装置の製造方法
JP2002280388A (ja) * 2001-03-15 2002-09-27 Toshiba Corp 半導体装置の製造方法
JP2007305970A (ja) * 2006-04-11 2007-11-22 Toshiba Corp 集積回路パターンの形成方法
JP2009010156A (ja) * 2007-06-28 2009-01-15 Toshiba Corp パターン形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089827A (ja) * 2011-10-20 2013-05-13 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US10465779B2 (en) 2015-04-02 2019-11-05 Borgwarner Sweden Ab Electrical axle
JP2018026495A (ja) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 被処理体を処理する方法
JP2020017569A (ja) * 2018-07-23 2020-01-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置
WO2020022045A1 (ja) * 2018-07-23 2020-01-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置
CN111819665A (zh) * 2018-07-23 2020-10-23 东京毅力科创株式会社 蚀刻方法和蚀刻装置
US11462407B2 (en) 2018-07-23 2022-10-04 Tokyo Electron Limited Etching method and etching apparatus

Also Published As

Publication number Publication date
KR20090066238A (ko) 2009-06-23
US20090163030A1 (en) 2009-06-25
KR100995725B1 (ko) 2010-11-19
US7749913B2 (en) 2010-07-06

Similar Documents

Publication Publication Date Title
JP2009152243A (ja) 半導体装置の製造方法
KR100834396B1 (ko) 반도체 소자의 패턴 형성 방법
JP2008193098A (ja) ダブルパターニング工程を用いる半導体素子の微細パターン形成方法
JP2009076661A (ja) 半導体装置の製造方法
WO2011102140A1 (ja) 半導体装置の製造方法
JP3165047B2 (ja) ポリサイド膜のドライエッチング方法
KR100849190B1 (ko) 반도체 소자의 미세 패턴 형성 방법
TW417165B (en) Manufacturing method for reducing the critical dimension of the wire and gap
JP2010087300A (ja) 半導体装置の製造方法
JP4614995B2 (ja) 半導体装置の製造方法
JP2009239030A (ja) 半導体装置の製造方法
JP2008218999A (ja) 半導体装置の製造方法
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
US20070161255A1 (en) Method for etching with hardmask
JP5164446B2 (ja) 半導体素子の微細パターン形成方法
JP3116276B2 (ja) 感光膜のエッチング方法
JP2006324615A (ja) 半導体素子の導電配線形成方法
JP4621718B2 (ja) 半導体装置の製造方法
JP2006019496A (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
JP2006270015A (ja) フラッシュメモリ素子の製造方法
JP2006032721A (ja) 半導体装置の製造方法
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
JP2009059855A (ja) ドライエッチング方法及び半導体装置の製造方法
JP2008159717A (ja) エッチング方法
JP2006261341A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108