CN108389796A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108389796A
CN108389796A CN201710063795.4A CN201710063795A CN108389796A CN 108389796 A CN108389796 A CN 108389796A CN 201710063795 A CN201710063795 A CN 201710063795A CN 108389796 A CN108389796 A CN 108389796A
Authority
CN
China
Prior art keywords
side wall
substrate
etching
hard mask
core layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710063795.4A
Other languages
English (en)
Inventor
张海洋
王彦
蒋鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710063795.4A priority Critical patent/CN108389796A/zh
Publication of CN108389796A publication Critical patent/CN108389796A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成图形化的核心层；形成保形覆盖基底和核心层的第一侧墙膜；在H2或He氛围下，对第一侧墙膜进行等离子体处理；在等离子体处理后，采用湿法刻蚀工艺去除基底和核心层顶部的第一侧墙膜，位于核心层侧壁上的剩余第一侧墙膜作为第一侧墙；去除核心层；以第一侧墙为掩膜刻蚀基底。采用等离子体处理与湿法刻蚀的方式相结合的方法，使第一侧墙的顶部为平坦面，且对基底刻蚀损耗较小；因此可以改善刻蚀气体收集角度问题以及pitch walking问题，从而提高刻蚀基底所形成目标图形的质量，进而提高所形成半导体结构的性能和良率。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法。
背景技术
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点的不断减小，现有的光源光刻技术已经无法满足半导体制造的需求要，超紫外光光刻技术(EUV)、多波束无掩膜技术和纳米压印技术成为下一代光刻候选技术的研究热点。但是上述的下一代光刻候选技术仍然存在有不便与缺陷，亟待加以进一步的改进。
当摩尔定律继续向前延伸的脚步不可逆转的时候，多重图形化技术无疑成为了业界的最佳选择之一，多重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补更小节点的光刻技术空白，改进相邻半导体图形之间的最小间距(pitch)。由于自对准双重图形化(Self-Aligned Double-Patterning，SADP)工艺更为简单，成本更低，因此，在半导体器件的形成工艺中多采用自对准双重图形化工艺。
然而，即使引入了自对准双重图形化工艺，刻蚀后所形成目标图形的质量仍旧较差，影响所形成的半导体结构的性能和良率。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，提高所形成目标图形的质量，从而提高所形成半导体结构的性能和良率。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成图形化的核心层；形成保形覆盖所述基底和核心层的第一侧墙膜；在H2或He氛围下，对所述第一侧墙膜进行等离子体处理；在等离子体处理后，采用湿法刻蚀工艺去除所述基底和核心层顶部的第一侧墙膜，位于所述核心层侧壁上的剩余第一侧墙膜作为第一侧墙；形成所述第一侧墙后，去除所述核心层；去除所述核心层后，以所述第一侧墙为掩膜刻蚀所述基底。
相应的，本发明还提供一种半导体结构，包括：基底；图形化的核心层，位于所述基底上；保形覆盖所述基底和核心层的第一侧墙膜，所述第一侧墙膜经历过H2或He氛围下的等离子体处理。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供一种半导体结构的形成方法，所述形成方法包括：在基底上形成图形化的核心层；形成保形覆盖所述基底和核心层的第一侧墙膜；在H2或He氛围下，对所述第一侧墙膜进行等离子体处理；在等离子体处理后，采用湿法刻蚀工艺去除所述基底和核心层顶部的第一侧墙膜，位于所述核心层侧壁上的剩余第一侧墙膜作为第一侧墙。H原子或He原子注入至所述第一侧墙膜内后可以削弱所述第一侧墙膜材料的键能，其中所述核心层顶部以及所述基底上第一侧墙膜受到所述等离子体处理的影响较大，相应的，所述核心层顶部以及所述基底上第一侧墙膜的材料键能较小，从而可以采用湿法刻蚀工艺去除所述核心层顶部以及所述基底上的第一侧墙膜，且采用等离子体处理与湿法刻蚀的方式相结合的方法对所述核心层顶部以及所述基底上的第一侧墙膜具有较高的刻蚀选择比，也就是说，所述湿法刻蚀工艺对所述核心层侧壁上的第一侧墙膜以及所述基底的刻蚀速率较小；与采用无掩膜刻蚀工艺形成所述第一侧墙的方案相比，本发明形成所述第一侧墙后，使所述第一侧墙的顶部为平坦面，且对所述基底的刻蚀损耗较小；后续还以所述第一侧墙为掩膜刻蚀所述基底，因此本发明所述方案可以改善刻蚀气体收集角度(etch species collectionangle)问题以及pitch walking问题，从而提高刻蚀所述基底所形成目标图形的质量，进而提高所形成半导体结构的性能和良率。
可选方案中，所述硬掩膜的材料为多晶硅，刻蚀所述硬掩膜以形成硬掩膜层的工艺为金属辅助化学刻蚀工艺。所述金属辅助化学刻蚀工艺能够沿所述基底表面法线方向进行刻蚀，与传统的刻蚀工艺相比，所述金属辅助化学刻蚀工艺具有较高的纵横比蚀刻能力，即沿所述基底表面法线方向的纵向刻蚀速率远大于平行所述基底表面方向的横向刻蚀速率，因此通过所述金属辅助化学刻蚀工艺，不仅能够解决由半导体工艺节点不断减小带来的影响，而且能够提高所形成硬掩膜层的尺寸均匀性和形貌质量，相应可以提高所形成鳍部的尺寸均匀性和形貌质量，从而提高所形成半导体结构的性能和良率；且金属辅助化学刻蚀的工艺成本较低，具有较高的工艺兼容性。
本发明提供一种半导体结构，所述半导体结构包括用于形成鳍部的基底、位于所述基底上的图形化的核心层、以及保形覆盖所述基底和核心层的侧墙膜，所述侧墙膜经历过H2或He氛围下的等离子体处理。所述侧墙膜经历过H2或He氛围下的等离子体处理，因此所述核心层顶部以及所述基底上第一侧墙膜的材料键能较小，在半导体制造工艺过程中，所述核心层顶部以及所述基底上第一侧墙膜可以通过湿法刻蚀工艺去除，且所述湿法刻蚀工艺具有较高的刻蚀选择比，即所述湿法刻蚀工艺对所述核心层侧壁上第一侧墙膜的刻蚀损耗较小，从而可以使所述核心层侧壁上剩余第一侧墙膜的顶部表面为平坦面，且所述湿法刻蚀工艺对所述基底的刻蚀损耗也较小；因此通过本发明所述半导体结构，可以改善刻蚀气体收集角度(etch species collection angle)问题以及pitch walking问题，从而有利于提高刻蚀所述基底所形成目标图形的质量。
附图说明
图1和图2是一种半导体结构的形成方法中各步骤对应的结构示意图；
图3是图2所对应的电镜图；
图4是采用图1和图2所述形成方法所形成半导体结构的电镜图；
图5至图24是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图25是本发明半导体结构一实施例的结构示意图。
具体实施方式
由背景技术可知，即使引入了自对准双重图形化工艺，刻蚀后所形成目标图形的质量仍旧较差，从而导致所形成半导体结构的性能和良率下降。现结合一种半导体结构的形成方法分析其原因。
参考图1和图2，示出了一种半导体结构的形成方法中各步骤对应结构示意图。
参考图1，提供基底10；在所述基底10上形成多晶硅层11；在所述多晶硅层11上形成氮化硅层12；在所述氮化硅层12上形成氧化层13；在所述氧化层13上形成若干分立的核心层21。
继续参考图1，在所述核心层21的顶部和侧壁表面、以及所述氧化层13上形成侧墙层40。
需要说明的是，形成于所述核心层21拐角处(Corner)的侧墙层40表面为倾斜的表面，即位于所述核心层21侧壁上的侧墙层40与所述核心层21距离越近的区域所对应的侧墙层40表面高度越高；且所述侧墙层40的厚度越大，所述倾斜表面的问题越严重。
参考图2，采用无掩膜刻蚀工艺刻蚀所述侧墙层40(如图1所示)，去除位于所述核心层21(如图1所示)顶部的侧墙层40以及位于所述氧化层13上的侧墙层40，位于所述核心层21侧壁表面的剩余侧墙层40作为硬掩膜层41；形成所述硬掩膜层41后，去除所述核心层21。
结合参考图3和图4，图3示出了图2的电镜图，图4示出了采用上述形成方法所形成半导体结构的电镜图。在采用无掩膜刻蚀工艺刻蚀所述侧墙层40的工艺过程中，所述刻蚀工艺易容易对露出的所述氧化层13造成过刻蚀(over etch)，从而导致所述核心层21和硬掩膜层41下方的氧化层13顶部表面高于被所述核心层21和硬掩膜层41暴露出的氧化层13顶部表面；也就是说，在去除所述核心层21之后，所述硬掩膜层41两侧氧化层13的顶部表面高度不同。因此，后续当以所述硬掩膜层41为掩膜刻蚀两侧的氧化层13、氮化硅层12以形成目标图形后，相应所形成目标图形两侧的基底10顶部表面高度也不同，目标图形两侧的基底10顶部表面具有高度差，后续步骤还包括刻蚀所述目标图形两侧的基底10以形成衬底(未标示)和鳍部15(如图4所示)，因此还会影响后续刻蚀后所形成鳍部15的质量，导致所形成鳍部15具有pitch walking的问题。
此外，继续结合参考图1和图2，形成于所述核心层21拐角处(Corner)的侧墙层40表面为倾斜的表面，采用无掩膜刻蚀工艺后，形成于所述核心层21(如图1所示)侧壁表面的硬掩膜层41顶部表面也为倾斜的表面，即所述硬掩膜层41中与所述核心层21距离越近的区域所对应的顶部表面高度越高，因此，当去除所述核心层21且以所述硬掩膜层41为掩膜进行刻蚀时，同一硬掩膜层41两侧区域的刻蚀工艺所对应的刻蚀气体收集角度(etchspecies collection angle)不同。
具体的，去除所述核心层21后所形成区域的刻蚀气体收集角度为第一角度A1(如图2所示)，去除所述核心层21之前相邻硬掩膜层41所形成区域的刻蚀气体收集角度为第二角度A2(如图2所示)，受到所述硬掩膜层41顶部表面倾斜的影响，所述第一角度A1小于所述第二角度A2。在以所述硬掩膜层41为掩膜进行刻蚀的过程中，去除所述核心层21后所形成区域被刻蚀的速率为第一速率，去除所述核心层102之前相邻硬掩膜层41所形成区域被刻蚀的速率为第二速率，由于所述第一角度A1小于所述第二角度A2，从而使得所述第一速率小于所述第二速率，这就是微负载效应(micro-loading effect)，微负载效应将进一步加剧所形成目标图形两侧基底10顶部表面的高度差。
为了解决所述技术问题，本发明提供一种半导体结构的形成方法，所述形成方法包括：在基底上形成图形化的核心层；形成保形覆盖所述基底和核心层的第一侧墙膜；在H2或He氛围下，对所述第一侧墙膜进行等离子体处理；在等离子体处理后，采用湿法刻蚀工艺去除所述基底和核心层顶部的第一侧墙膜，位于所述核心层侧壁上的剩余第一侧墙膜作为第一侧墙。H原子或He原子注入至所述第一侧墙膜内后可以削弱所述第一侧墙膜材料的键能，其中所述核心层顶部以及所述基底上第一侧墙膜受到所述等离子体处理的影响较大，相应的，所述核心层顶部以及所述基底上第一侧墙膜的材料键能较小，从而可以采用湿法刻蚀工艺去除所述核心层顶部以及所述基底上的第一侧墙膜，且采用等离子体处理与湿法刻蚀的方式相结合的方法对所述核心层顶部以及所述基底上的第一侧墙膜具有较高的刻蚀选择比，也就是说，所述湿法刻蚀工艺对所述核心层侧壁上的第一侧墙膜以及所述基底的刻蚀速率较小；与采用无掩膜刻蚀工艺形成所述第一侧墙的方案相比，本发明形成所述第一侧墙后，使所述第一侧墙的顶部为平坦面，且对所述基底的刻蚀损耗较小；后续还以所述第一侧墙为掩膜刻蚀所述基底，因此本发明所述方案可以改善刻蚀气体收集角度(etchspecies collection angle)问题以及pitch walking问题，从而提高刻蚀所述基底所形成目标图形的质量，进而提高所形成半导体结构的性能和良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图24是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。
参考图5和图6，图6为图5的俯视图，提供基底(未标示)。
所述基底可用于形成衬底和鳍部，或者，所述基底可用于形成栅极结构，或者，所述基底可用于形成金属连线。
本实施例中，所述基底为后续形成衬底和鳍部提供工艺基础。其中，定义后续所形成鳍部的延伸方向为第一方向(如图6中Y方向所示)，与所述第一方向相垂直的为第二方向(如图6中X方向所示)。
本实施例中，提供所述基底的步骤中，所述基底包括初始衬底100以及位于所述初始衬底100上的硬掩膜120。
所述初始衬底100用于经后续的刻蚀工艺后形成衬底和鳍部。所述初始衬底100的材料可以为硅、锗、锗化硅、碳化硅或镓化铟，所述初始衬底100还能够为绝缘体上的硅基底或者绝缘体上的锗基底。本实施例中，所述初始衬底100的材料为硅。
所述硬掩膜120用于经后续的图形化工艺形成硬掩膜层，所形成的硬掩膜层作为后续刻蚀所述初始衬底100的刻蚀掩膜。
因此所述硬掩膜120的材料和所述初始衬底100的材料不同。本实施例中，所述硬掩膜120的材料为多晶硅。在其他实施例中，所述硬掩膜的材料还可以为无定形碳、氧化硅或硅。
需要说明的是，形成所述硬掩膜120之前，所述形成方法还包括：在所述初始衬底100上形成刻蚀停止层110，相应的，所述硬掩膜120形成于所述刻蚀停止层110上。
所述刻蚀停止层110的材料与所述硬掩膜120的材料不同，所述刻蚀停止层110的材料与所述初始衬底100的材料也不同。在后续图形化所述硬掩膜120的过程中，以所述刻蚀停止层110表面作为刻蚀停止位置，从而可以避免因不同区域刻蚀速率所引起的初始衬底100损耗的问题。此外，后续刻蚀所述基底后，去除所述刻蚀停止层110，因此所述刻蚀停止层110的材料为易于被去除的材料，从而可以减小后续去除所述刻蚀停止层110的工艺对所述初始衬底100的损耗。本实施例中，所述刻蚀停止层110的材料为氧化硅
继续参考图5和图6，在所述基底上形成图形化的核心层130。
所述核心层130为后续形成刻蚀所述基底的刻蚀掩膜提供工艺基础。
具体到本实施例中，所述核心层130为后续形成刻蚀所述硬掩膜120的刻蚀掩膜提供工艺基础。
所述核心层130的材料与所述硬掩膜120的材料不相同，且所述核心层130的材料为易于被去除的材料，从而可以减小后续去除所述核心层130的工艺对所述硬掩膜120的损耗。因此，所述核心层130的材料可以为无定形碳、ODL(Organic Dielectric Layer，有机介电层)材料、DARC(Dielectric Anti-Reflective Coating，介电抗反射涂层)材料、BARC(Bottom Anti-Reflective Coating，底部抗反射涂层)材料、多晶硅或氧化硅。本实施例中，所述核心层130的材料为氧化硅。
具体地，形成所述图形化的核心层130的步骤包括：在所述硬掩膜120上形成核心膜；在所述核心膜上形成光刻胶层(图未示)；以所述光刻胶层为掩膜，刻蚀所述核心膜，剩余所述核心膜作为所述核心层130；形成所述核心层130后，去除所述光刻胶层。
参考图7，形成保形覆盖所述基底(未标示)和核心层130的第一侧墙膜200。
本实施例中，后续采用多重图形化掩膜工艺形成图形化所述硬掩膜120的刻蚀掩膜，以缩小后续所形成鳍部的特征尺寸以及相邻鳍部之间的距离，从而提高所形成半导体结构的集成度。
因此，后续保留所述核心层130在所述第一方向(如图6中Y方向所示)侧壁上的第一侧墙膜200，且保留的所述第一侧墙膜200为后续图形化所述硬掩膜120提供工艺基础。
因此所述第一侧墙膜200的材料与所述硬掩膜120的材料不同，所述第一侧墙膜200的材料与所述核心层130的材料也不同，所述第一侧墙膜200的材料根据所述硬掩膜120和核心层130的材料而定。本实施例中，所述第一侧墙膜200的材料为氮化硅。
形成所述第一侧墙膜200的工艺可以为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本实施例中采用原子层沉积工艺形成所述第一侧墙膜200，使得所形成第一侧墙膜200的台阶覆盖(step coverage)能力较好，所述第一侧墙膜200对所述硬掩膜120和所述核心层130拐角处的覆盖能力较好。
所述第一侧墙膜200的厚度根据后续所形成鳍部的最小相邻间距而定。本实施例中，所述第一侧墙膜200的厚度为5nm至50nm。
结合参考图8至图10，图9是俯视图，图10是图9沿AA1割线的剖面结构示意图，在H2或He氛围下，对所述第一侧墙膜200(如图8所示)进行等离子体处理201(如图8所示)；在等离子体处理201后，采用湿法刻蚀工艺去除所述基底(未标示)和核心层130顶部的第一侧墙膜200，位于所述核心层130侧壁上的剩余第一侧墙膜200作为第一侧墙210(如图10所示)。
本实施例中，所述第一侧墙膜200的厚度为5nm至50nm，形成所述第一侧墙膜200时，位于所述核心层130(如图8所示)顶部拐角处(Corner)的第一侧墙膜200表面容易出现倾斜表面的现象，即位于所述核心层130侧壁上的第一侧墙膜200与所述核心层130距离越近的区域所对应的第一侧墙膜200表面高度越高；且所述第一侧墙膜200的厚度越大，所述表面倾斜的问题越严重。所述表面倾斜问题容易在后续刻蚀所述基底时引起刻蚀气体收集角度(etch species collection angle)不同的问题，相应还容易引起pitch walking的问题。
因此，为了使所述核心层130在所述第一方向(如图6中Y方向所示)侧壁上的第一侧墙膜200的顶部为平坦表面，在H2或He氛围下，对所述第一侧墙膜200进行等离子体处理201(如图8所示)，并在所述等离子体处理201后，采用湿法刻蚀工艺去除所述核心层130顶部和硬掩膜120上的第一侧墙膜200。
通过所述等离子体处理201，H原子或He原子注入至所述第一侧墙膜200内后可以削弱所述第一侧墙膜200材料的键能，其中位于所述核心层130顶部以及所述硬掩膜120上的第一侧墙膜200受到所述等离子体处理201的影响较大，相应的，所述核心层130顶部以及所述硬掩膜120上第一侧墙膜200(如图8中虚线框所示)的材料键能较小。
其中，虽然所述第一侧墙膜200的材料为氮化硅，但所述第一侧墙膜200中未受到所述等离子体处理201影响与受到所述等离子体处理201影响的材料结构非完全相同，因此采用所述等离子体处理201与湿法刻蚀的方式相结合的方法对所述核心层130顶部以及所述硬掩膜120上的第一侧墙膜200具有较高的刻蚀选择比，也就是说，采用湿法刻蚀工艺去除所述核心层130顶部和硬掩膜120上的第一侧墙膜200时，所述湿法刻蚀工艺对所述核心层130侧壁上第一侧墙膜200的刻蚀损耗较小，从而可以使所述核心层130侧壁上剩余第一侧墙膜200的顶部表面为平坦面，且所述湿法刻蚀工艺对所述硬掩膜120的刻蚀损耗也较小；因此通过所述等离子体处理201与湿法刻蚀的方式相结合的方法可以改善刻蚀气体收集角度(etch species collection angle)问题以及pitch walking问题，从而有利于提高后续所形成鳍部的质量。
本实施例中，所述第一侧墙膜200的材料为氮化硅，所述等离子体处理201的步骤包括：向电容耦合等离子体(Capacitive Coupled Plasma，CCP)腔室中通入H2或He，腔室压强为2mTorr到100mTorr，偏置功率为0W至500W。
需要说明的是，H2或He的气体流量不宜过小，也不宜过大。如果气体流量过小，相应的，对所述第一侧墙膜200进行等离子体处理201的效果较差，从而容易导致削弱所述核心层130顶部以及所述硬掩膜120上的第一侧墙膜200材料键能的效果较差，相应的，在后续湿法刻蚀工艺后，所述核心层130顶部以及所述硬掩膜120上容易出现第一侧墙膜200残留的问题；如果气体流量过大，容易导致过大厚度的所述第一侧墙膜200受到所述等离子体处理201的影响，反而容易对所述核心层130侧壁上的第一侧墙膜200造成损耗。为此，本实施例中，所述H2或He的气体流量为50sccm到500sccm。
还需要说明的是，所述等离子体处理201的工艺时间不宜过短，也不宜过长。工艺时间越长，受所述等离子体处理201影响的第一侧墙膜200厚度越大。如果工艺时间过短，则削弱所述核心层130顶部以及所述硬掩膜120上的第一侧墙膜200材料键能的效果较差，相应的，在后续湿法刻蚀工艺后，所述核心层130顶部以及所述硬掩膜120上容易出现第一侧墙膜200残留的问题；如果工艺时间过长，反而容易增加工艺风险，导致所述核心层130侧壁上的第一侧墙膜200受到损耗。为此，本实施例中，所述等离子体处理201的工艺时间为50秒至700秒。
本实施例中，所述湿法刻蚀工艺所采用的刻蚀溶液为氢氟酸溶液。由于经所述等离子体处理201后，所述核心层130顶部以及所述硬掩膜120上第一侧墙膜200材料的键能减小，因此可以通过氢氟酸溶液，达到剥离所述核心层130顶部以及所述硬掩膜120上第一侧墙膜200的效果。相比采用磷酸进行刻蚀的方式，采用氢氟酸溶液进行刻蚀的方式可以提高刻蚀稳定性、避免刻蚀速率过快的问题，从而可以提高剩余所述第一侧墙膜200的图形质量；此外，采用氢氟酸溶液进行刻蚀的方式还可以减小对所述硬掩膜120的刻蚀损耗。
所述湿法刻蚀工艺的参数根据受所述等离子体处理201(如图8所示)影响的膜层厚度而定。本实施例中，根据位于所述核心层130顶部以及所述硬掩膜120上第一侧墙膜200的厚度而定。
所述氢氟酸溶液为稀释氢氟酸(DHF)，且所述氢氟酸溶液的体积百分比含量不宜过低，不宜过高。如果所述氢氟酸溶液的体积百分比含量过低，相应去除所述核心层130顶部以及所述硬掩膜120上第一侧墙膜200的速率过慢，从而增加去除所述核心层130顶部以及所述硬掩膜120上第一侧墙膜200的工艺时间；如果所述氢氟酸溶液的体积百分比含量过高，容易增加工艺风险。为此，本实施例中，所述氢氟酸溶液的体积百分比含量为0.9％至1.1％。
所述湿法刻蚀工艺的刻蚀时间不宜过短，也不宜过长。如果所述刻蚀时间过短，则难以完全去除所述核心层130顶部以及所述硬掩膜120上的第一侧墙膜200；如果刻蚀时间过长，去除所述核心层130顶部以及所述硬掩膜120上第一侧墙膜200后，反而浪费工艺时间和成本，且还容易增加工艺风险。为此，本实施例中，刻蚀时间为50秒至70秒。
需要说明的是，由于所述氢氟酸溶液的体积百分比含量设定合理，因此所述湿法刻蚀工艺对所述核心层130的刻蚀速率较低，在完全去除所述核心层130顶部以及所述硬掩膜120上的第一侧墙膜200的同时，对所述核心层130的损耗较小。
还需要说明的是，形成所述第一侧墙膜200的步骤中，所述第一侧墙膜200保形覆盖所述核心层130和硬掩膜120，因此去除所述核心层130顶部以及所述硬掩膜120上的第一侧墙膜200以形成第一侧墙210后，所述第一侧墙210的横截面形状为环形。也就是说，所述第一侧墙210不仅位于所述核心层130在所述第一方向(如图6中Y方向所示)的侧壁上，还位于所述核心层130在所述第二方向(如图6中X方向所示)的侧壁上。
如图9所示，本实施例中，所述第一侧墙210包括沿第一方向延伸的第一侧墙第一部分211、以及沿所述第二方向延伸的第一侧墙第二部分212，所述第一侧墙第二部分212在所述第二方向具有端部，所述第一侧墙第一部分211与所述第一侧墙第二部分212的端部相连。
本实施例中，所述第一侧墙膜200的材料为氮化硅，相应的，所述第一侧墙210的材料为氮化硅，即所述第一侧墙第一部分211和第一侧墙第二部分212的材料均为氮化硅。
参考图11，图11是基于图9的俯视图，形成所述第一侧墙210后，去除所述核心层130(如图9所示)。
本实施例中，采用湿法刻蚀工艺去除所述核心层130。具体地，所述核心层130的材料为氧化硅，因此所述湿法刻蚀工艺所采用的刻蚀溶液为氢氟酸溶液。
需要说明的是，所述第一侧墙210的横截面形状为环形，因此去除所述核心层130后，所述第一侧墙第一部分211和第一侧墙第二部分212围成的区域露出所述硬掩膜120。
所以继续参考图11，并结合参考图12和图13，图12是基于图11的俯视图，图13是图12沿BB1割线的剖面结构示意图，去除所述核心层130(如图9所示)后，所述形成方法还包括：采用定向带状离子束(Directed Ribbon-beam)刻蚀工艺去除所述第一侧墙第二部分212(如图11所示)，剩余所述第一侧墙210为所述第一侧墙第一部分211(如图11所示)。
本实施例中，所述定向带状离子束刻蚀工艺在所述第一方向(如图6中Y方向所示)上，沿所述第一侧墙210(如图11所示)中心指向所述第一侧墙第二部分212的方向(如图11中箭头所示)对所述第一侧墙第二部分212进行刻蚀，去除所述第一侧墙第二部分212后，剩余所述第一侧墙210沿所述第二方向(如图6中X方向所示)平行排列，即所述第一侧墙第一部分211沿所述第二方向平行排列。
具体地，所述定向带状离子束刻蚀工艺的步骤包括：提供刻蚀气体；将所述刻蚀气体转化为电感耦合等离子体；采用所述电感耦合等离子体形成离子束，所述离子束在所述第一方向上，沿所述第一侧墙210中心指向所述第一侧墙第二部分212的方向进行扫描，并对所述第一侧墙第二部分212进行轰击，以去除所述第一侧墙第二部分212。
本实施例中，所述初始侧墙210的材料为氮化硅；相应的，刻蚀气体为CF4和CHF3，稀释气体为Ar，CF4的气体流量为10sccm至100sccm，CHF3的气体流量为10sccm至100sccm，Ar的气体流量为100sccm至500sccm，工艺压强为10mTorr至100mTorr，功率为100W至1000W。
所述定向带状离子束刻蚀工艺对所述第一侧墙第二部分212的刻蚀速率远大于对所述第一侧墙第一部分211的刻蚀速率，因此通过所述定向带状离子束刻蚀工艺，可以去除所述第一侧墙第二部分212，且对所述第一侧墙第一部分211的影响较小，从而可以保留所述第一侧墙第一部分211。
结合参考图14至24，去除所述核心层130(如图10所示)后，以所述第一侧墙210(如图10所示)为掩膜刻蚀所述基底(未标示)。
具体地，刻蚀所述基底的步骤包括：图形化所述硬掩膜120，形成硬掩膜层121；以所述硬掩膜层121为掩膜刻蚀所述初始衬底100，刻蚀后剩余所述初始衬底100作为衬底101(如图24所示)，位于所述衬底101上的凸起作为鳍部102(如图24所示)。
需要说明的是，为了缩小所形成鳍部102的特征尺寸以及相邻鳍部102之间的距离，采用多重图形化掩膜工艺形成图形化所述硬掩膜120的刻蚀掩膜。本实施例中，为了改进相邻鳍部102之间的最小间距(pitch)，所述多重图形化掩膜工艺为自对准四重图形化(Self-Aligned Quadruple Patterning，SAQP)工艺。
在其他实施例中，形成图形化所述硬掩膜的刻蚀掩膜的工艺还可以为自对准双重图形化(Self-Aligned Double Patterned，SADP)工艺，相应的，图形化所述硬掩膜的步骤中，以所述第一侧墙第一部分为掩膜刻蚀所述硬掩膜。
因此本实施例中，去除所述核心层130后，刻蚀所述基底之前，所述形成方法还包括：
参考图14，形成保形覆盖所述基底(未标示)和第一侧墙210(如图10所示)的第二侧墙膜300。
本实施例中，去除所述核心层130后，采用定向带状离子束(Directed Ribbon-beam)刻蚀工艺去除所述第一侧墙第二部分212(如图11所示)，保留所述第一侧墙第一部分211(如图11所示)，且所述基底包括初始衬底100以及位于所述初始衬底100上的硬掩膜120，因此形成所述第二侧墙膜300的步骤中，所述第二侧墙膜300保形覆盖所述第一侧墙第一部分211和硬掩膜120。
所述第二侧墙膜300为后续形成图形化所述硬掩膜120的刻蚀掩膜提供工艺基础，后续保留所述第一侧墙第一部分211在所述第一方向(如图6中Y方向所示)侧壁上的第二侧墙膜300，以作为图形化所述硬掩膜120的刻蚀掩膜。
因此所述第二侧墙膜300的材料与所述硬掩膜120的材料不相同，所述第二侧墙膜300的材料与所述第一侧墙第一部分211的材料也不相同。本实施例中，所述第二侧墙膜300的材料为氧化硅。在其他实施例中，所述第二侧墙膜的材料还可以为碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
形成所述第二侧墙膜300的工艺可以为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本实施例中采用原子层沉积工艺形成所述第二侧墙膜300，使得所形成第二侧墙膜300的台阶覆盖(step coverage)能力较好，所述第二侧墙膜300对所述硬掩膜120与所述第一侧墙第一部分211拐角处的覆盖能力较好。
所述第二侧墙膜300的厚度根据后续所形成鳍部102沿所述第二方向(如图6中X方向所示)的宽度而定。本实施例中，所述第二侧墙膜300的厚度为5nm至50nm。
结合参考图15和图16，图15是俯视图，图16是图15沿CC1割线的剖面结构示意图，去除所述基底(未标示)和第一侧墙210(如图10所示)顶部的第二侧墙膜300，位于所述第一侧墙210侧壁上的剩余第二侧墙膜300作为第二侧墙310(如图15所示)。
后续刻蚀所述基底(未标示)的步骤中，以所述第二侧墙310为掩膜进行刻蚀。
具体地，去除所述硬掩膜120上以及所述第一侧墙第一部分211顶部的第二侧墙膜300，保留位于所述第一侧墙第一部分211侧壁上的所述第二侧墙膜300。相应的，以所述第二侧墙310为掩膜刻蚀所述基底的步骤中，以所述第二侧墙310为掩膜，刻蚀所述硬掩膜120。
本实施例中，所述第二侧墙膜300的材料为氧化硅，相应的，所述第二侧墙310的材料为氧化硅。在其他实施例中，所述第二侧墙的材料还可以为碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
需要说明的是，形成所述第二侧墙膜300的步骤中，所述第二侧墙膜300的厚度越大，位于所述第一侧墙第一部分211(如图14所示)拐角处(Corner)的第二侧墙膜300表面为倾斜表面的问题越严重，相应的，所形成第二侧墙310顶部表面为倾斜表面的问题也越严重。本实施例中，所述第一侧墙第一部分211的顶部表面为平坦面，且所述第二侧墙膜300的材料为5nm至50nm，所述第二侧墙膜300的厚度较小，所述第二侧墙膜300相应发生顶部表面为倾斜表面的可能性较低，因此所形成第二侧墙310的顶部倾斜表面的问题可以得到改善。所以本实施例中，采用无掩膜干法刻蚀工艺，去除所述硬掩膜120上以及所述第一侧墙第一部分211顶部的第二侧墙膜300。
还需要说明的是，形成所述第二侧墙膜300的步骤中，所述第二侧墙膜300保形覆盖所述第一侧墙第一部分211和硬掩膜120，因此形成所述第二侧墙310后，所述第二侧墙310环绕所述第一侧墙第一部分211，所述第二侧墙310的横截面形状为环形。也就是说，所述第二侧墙310不仅位于所述第一侧墙第一部分211在所述第一方向(如图6中Y方向所示)的侧壁上，还位于所述第一侧墙第一部分211在所述第二方向(如图6中X方向所示)的侧壁上。
相应的，所述第二侧墙310包括沿第一方向延伸的第二侧墙第一部分(未标示)、以及沿所述第二方向延伸的第二侧墙第二部分(未标示)，所述第二侧墙第二部分在所述第二方向具有端部，所述第二侧墙第一部分与所述第二侧墙第二部分的端部相连。
参考图17，形成所述第二侧墙310后，去除所述第一侧墙210(如图10所示)。
具体地，形成所述第二侧墙310后，去除所述第一侧墙第一部分211(如图16所示)。
本实施例中，采用湿法刻蚀工艺去除所述第一侧墙第一部分211。具体地，所述第一侧墙第一部分211的材料为氮化硅，因此所述湿法刻蚀工艺所采用的刻蚀溶液为磷酸溶液。
在其他实施例中，还可以采用干法刻蚀工艺或干法刻蚀和湿法刻蚀相结合的工艺，去除所述第一侧墙第一部分。
本实施例中，所述第二侧墙310环绕所述第一侧墙第一部分211，所述第二侧墙310的横截面形状为环形，因此去除所述第一侧墙第一部分211后，所述第二侧墙第一部分(未标示)和第二侧墙第二部分(未标示)围成的区域露出所述硬掩膜120。
结合参考图18和图19，以所述第二侧墙310为掩膜，刻蚀所述硬掩膜120，剩余所述硬掩膜120作为硬掩膜层121(如图19所示)。
所述硬掩膜层121作为后续刻蚀所述初始衬底100的刻蚀掩膜。
所述硬掩膜120的材料为多晶硅，相应的，所述硬掩膜层121的材料为多晶硅；因此本实施例中，对所述第二侧墙310露出的所述硬掩膜120进行金属辅助化学刻蚀(MetalAssisted Chemical Etching，MaCE)工艺，以刻蚀所述硬掩膜120，去除所述第二侧墙310露出的所述硬掩膜120，保留被所述第二侧墙310覆盖的所述硬掩膜120。
具体地，所述金属辅助化学刻蚀工艺的步骤包括：在所述第二侧墙310露出的所述硬掩膜120上形成金属层400；形成所述金属层400后，对所述硬掩膜120进行湿法刻蚀，形成所述硬掩膜层121；形成所述硬掩膜层121后，去除所述金属层400。
在金属辅助化学刻蚀工艺中，根据所述硬掩膜120的材料，在露出的所述硬掩膜120上形成相应材料的金属层400以作为催化剂，采用相应蚀刻溶液去除露出于所述第二侧墙310的所述硬掩膜120。
自与所述金属层400相接触的硬掩膜120开始刻蚀，所述刻蚀溶液仅刻蚀被所述金属层400覆盖的区域，其他区域保持完好，且各区域的刻蚀速率均一性较高；因此通过设定合理的工艺参数，可以实现各向异性的纵向刻蚀效果，从而在所述硬掩膜120内形成形貌满足工艺需求的垂直沟槽122(如图19所示)，且所形成沟槽122的侧壁光滑度较高。
需要说明的是，在所述金属辅助化学刻蚀工艺的过程中，随着对所述硬掩膜120的刻蚀，所述金属层400沉入所形成的沟槽122中，从而沿所述硬掩膜120表面法线的方向继续对所述硬掩膜120进行刻蚀，直至去除被所述金属层400覆盖的所述硬掩膜120。也就是说，形成所述硬掩膜层121后，所述金属层400位于所形成沟槽122底部的刻蚀停止层110上。
根据所述硬掩膜120材料的不同，选取相应材料的金属层400以及蚀刻溶液。所述硬掩膜120的材料为多晶硅，因此所述金属层400的材料为钛和金中的一种或两种。本实施例中，所述金属层400的材料为金，所述湿法刻蚀所采用的刻蚀溶液为氢氟酸(HF)和过氧化氢(H2O2)的混合溶液；也就是说，以金作为催化剂，采用氢氟酸和过氧化氢溶液的混合溶液对所述硬掩膜120进行湿法刻蚀。
本实施例中，形成所述金属层400的工艺为电子束蒸发(Electron BeamEvaporation，EBE)工艺。电子束蒸发工艺是采用电子束加热蒸发材料从而使所述蒸发材料熔融或升华气化，沉积于基片上经冷却后获得高纯度的薄膜，以实现对所述基片的镀膜工艺。在其他实施例中，形成所述金属层的工艺还可以为化学沉积、磁控溅射或热蒸发工艺。
需要说明的是，由于所述电子束蒸发工艺的特性，所述金属层400不仅沉积于露出的所述硬掩膜120上，同时还沉积于所述第二侧墙310的顶部上，且所述第二侧墙310侧壁上未形成有所述金属层400。
还需要说明的是，所述金属层400的厚度不宜过小，也不宜过大。如果所述金属层400的厚度过小，则所述金属层400的厚度不足以承受所述金属辅助化学刻蚀工艺，从而容易降低所述硬掩膜层121的形成质量，甚至容易导致露出于所述第二侧墙310的硬掩膜120难以被完全去除；如果所述金属层400的厚度过大，对所述金属辅助化学刻蚀工艺难以起到促进作用，反而浪费工艺成本。为此，本实施例中，所述金属层400的厚度为1nm至10nm。
在所述金属辅助化学刻蚀工艺的过程中，所述刻蚀溶液仅刻蚀被所述金属层400覆盖的区域，因此所述金属层400的形成质量直接影响所述金属辅助化学刻蚀的刻蚀效果，即直接影响所形成硬掩膜层121的形貌和质量。
所以，为了保证露出于所述第二侧墙310的硬掩膜120上均形成有所述金属层400且所述金属层400的形成质量较高，所述电子束蒸发工艺的参数需设定在合理范围内。本实施例中，所述电子束蒸发工艺的参数包括：功率为1000W至8000W，工艺压强为1E-10mBar至1E-5mBar，工艺温度为100℃至1000℃。
本实施例中，采用氢氟酸和过氧化氢的混合溶液对所述硬掩膜120进行刻蚀的步骤中，所述氢氟酸和过氧化氢的体积百分比含量的比值不宜过小，也不宜过大。当所述氢氟酸和过氧化氢的体积浓度的比值过低时，容易降低所述湿法刻蚀工艺对所述硬掩膜120的刻蚀速率；当所述氢氟酸和过氧化氢的体积浓度的比值过高时，容易在所述沟槽122中出现硬掩膜120残留的问题，甚至出现所述金属层400在沉入所述沟槽122中后发生断裂或偏移的现象，从而导致所述金属辅助化学刻蚀的效果变差，难以形成质量和形貌满足工艺需求的硬掩膜层121。为此，本实施例中，所述氢氟酸的体积百分比含量大于50％且小于100％，也就是说，所述氢氟酸和过氧化氢的体积百分比含量的比值在0至0.5的范围内。
所述氢氟酸和过氧化氢的混合溶液的溶液温度不宜过低，也不宜过高。如果溶液温度过低，容易降低所述湿法刻蚀工艺对所述硬掩膜120的刻蚀速率；如果溶液温度过高，在进行纵向刻蚀的过程中容易出现横向刻蚀，从而导致所形成沟槽122的形貌变成锥形，即难以形成垂直沟槽122。为此，本实施例中，溶液温度为0℃至100℃。
所述湿法刻蚀工艺的刻蚀时间不宜过短，也不宜过长。如果刻蚀时间过短，则容易导致露出于所述第二侧墙310的硬掩膜120难以被完全去除；如果刻蚀时间过长，在完全去除露出的所述硬掩膜120后，反而浪费工艺时间，甚至容易增加工艺风险，对其他不必要进行刻蚀的膜层造成损耗。为此，本实施例中，刻蚀时间为1分钟至10分钟。
本实施例中，完成所述湿法刻蚀后，采用湿法刻蚀工艺去除所述金属层400。所述金属层400的材料为金，因此所述湿法刻蚀工艺所采用的刻蚀溶液为碘化钾水溶液或碘水溶液。
需要说明的是，完成所述金属辅助化学刻蚀工艺后，被所述第二侧墙310覆盖的所述硬掩膜120(如图18所示)被保留。
由于所述第二侧墙310的横截面形状为环形，因此所述硬掩膜层121的横截面形状也为环形，所述硬掩膜层121包括沿第一方向(如图6中Y方向所示)延伸的硬掩膜层第一部分(未标示)、以及沿所述第二方向(如图6中X方向所示)延伸的硬掩膜层第二部分(未标示)，所述硬掩膜层第二部分在所述第二方向具有端部，所述硬掩膜层第一部分与所述硬掩膜层第二部分的端部相连。
本实施例中，对所述硬掩膜120进行湿法刻蚀的步骤中，以所述刻蚀停止层110表面为刻蚀停止位置，相应的，去除所述金属层400后，所述硬掩膜层第一部分和硬掩膜层第二部分围成的区域露出所述刻蚀停止层110。
结合参考图20和图21，图20是俯视图，图21是图20沿DD1割线的剖面结构示意图，形成所述硬掩膜层121后，所述形成方法还包括：去除所述第二侧墙310(如图19所示)。
本实施例中，去除所述第二侧墙310的工艺为湿法刻蚀工艺。具体地，所述第二侧墙310的材料为氧化硅，所述湿法刻蚀工艺所采用的刻蚀溶液为氢氟酸溶液。
在其他实施例中，还可以采用干法刻蚀工艺或干法刻蚀和湿法刻蚀相结合的工艺去除所述第二侧墙。
继续参考图20，并结合参考图22和图23，图22是基于图20的俯视图，图23是图22沿FF1割线的剖面结构示意图，所述硬掩膜层121的横截面形状为环形，因此去除所述第二侧墙310后，所述形成方法还包括：采用定向带状离子束刻蚀工艺，去除所述硬掩膜层第二部分(未标示)，剩余所述硬掩膜层121为所述硬掩膜层第一部分(未标示)，且剩余所述硬掩膜层121沿所述第二方向(如图6中X方向所示)平行排列；其中，所述定向带状离子束刻蚀工艺在所述第一方向(如图6中Y方向所示)上，沿所述硬掩膜层121中心指向所述硬掩膜层第二部分的方向对所述硬掩膜层第二部分进行刻蚀。
具体地，所述定向带状离子束刻蚀工艺的步骤包括：提供刻蚀气体；将刻蚀气体转化为电感耦合等离子体；采用所述电感耦合等离子体形成离子束，所述离子束在所述第一方向上，沿所述硬掩膜层121中心指向所述硬掩膜层第二部分的方向(如图20中箭头所示)进行扫描，并对所述硬掩膜层第二部分进行轰击，以去除所述硬掩膜层第二部分。
本实施例中，所述硬掩膜层121的材料为氧化硅；相应的，刻蚀气体为C4F6、CH2F2和O2，稀释气体为Ar，C4F6的气体流量为10sccm至100sccm，CH2F2的气体流量为0sccm至100sccm，O2的气体流量为10sccm至1000sccm，Ar的气体流量为100sccm至1000sccm，工艺压强为10mTorr至100mTorr，功率为100W至1000W。
所述定向带状离子束刻蚀工艺对所述硬掩膜层第二部分的刻蚀速率远大于对所述硬掩膜层第一部分的刻蚀速率，因此通过所述定向带状离子束刻蚀工艺，可以去除所述硬掩膜层第二部分，且对所述硬掩膜层第一部分的影响较小，从而可以保留所述硬掩膜层第一部分。
因此继续参考图22和图23，结合参考图24，刻蚀所述基底的步骤包括：去除所述第二侧墙310(如图19所示)后，以所述硬掩膜层121为掩膜刻蚀所述初始衬底100(如图23所示)，刻蚀后剩余所述初始衬底100作为衬底101(如图24所示)，位于所述衬底101上的凸起作为鳍部102(如图24所示)。
具体地，以剩余所述硬掩膜层121为掩膜刻蚀所述初始衬底100，也就是说，以所述硬掩膜层第一部分(未标示)为掩膜刻蚀所述初始衬底100。
本实施例中，采用干法刻蚀工艺刻蚀所述初始衬底100。
需要说明的是，所述初始衬底100上形成有所述刻蚀停止层110，因此刻蚀所述初始衬底100前，所述形成方法还包括：刻蚀所述刻蚀停止层110。
本实施例中，形成所述衬底101和鳍部102后，所述形成方法还包括：去除剩余所述硬掩膜层121和刻蚀停止层110。
本实施例所述半导体结构的形成方法中，形成保形覆盖所述基底和核心层的第一侧墙膜后，在H2或He氛围下，对所述第一侧墙膜进行等离子体处理；在等离子体处理后，采用湿法刻蚀工艺去除所述基底和核心层顶部的第一侧墙膜，位于所述核心层侧壁上的剩余第一侧墙膜作为第一侧墙。H原子或He原子注入至所述第一侧墙膜内后可以削弱所述第一侧墙膜材料的键能，其中所述核心层顶部以及所述基底上第一侧墙膜受到所述等离子体处理的影响较大，相应的，所述核心层顶部以及所述基底上第一侧墙膜的材料键能较小，从而可以采用湿法刻蚀工艺去除所述核心层顶部以及所述基底上的第一侧墙膜，且采用等离子体处理与湿法刻蚀的方式相结合的方法对所述核心层顶部以及所述基底上的第一侧墙膜具有较高的刻蚀选择比，也就是说，所述湿法刻蚀工艺对所述核心层侧壁上的第一侧墙膜以及所述基底的刻蚀速率较小；与采用无掩膜刻蚀工艺形成所述第一侧墙的方案相比，本发明形成所述第一侧墙后，使所述第一侧墙的顶部为平坦面，且对所述基底的刻蚀损耗较小；后续还以所述第一侧墙为掩膜刻蚀所述基底，因此本发明所述方案可以改善刻蚀气体收集角度(etch species collection angle)问题以及pitch walking问题，从而提高刻蚀所述基底所形成鳍部的质量，进而提高所形成半导体结构的性能和良率。
参考图25，示出了本发明半导体结构一实施例的结构示意图。相应的，本发明还提供一种半导体结构，包括：
基底(未标示)；图形化的核心层530，位于所述基底上；保形覆盖所述基底和核心层530的侧墙膜600，所述侧墙膜600经历过H2或He氛围下的等离子体处理。
所述基底可用于形成衬底和鳍部，或者，所述基底可用于形成栅极结构，或者，所述基底可用于形成金属连线。本实施例中，所述基底为衬底和鳍部的形成提供工艺基础。
本实施例中，所述基底包括初始衬底500以及位于所述初始衬底500上的硬掩膜520。
所述初始衬底500用于形成衬底和鳍部。所述初始衬底500的材料可以为硅、锗、锗化硅、碳化硅或镓化铟，所述初始衬底500还能够为绝缘体上的硅基底或者绝缘体上的锗基底。本实施例中，所述初始衬底500的材料为硅。
所述硬掩膜520为形成刻蚀所述初始衬底500的刻蚀掩膜提供工艺基础。
因此所述硬掩膜520的材料和所述初始衬底500的材料不同。本实施例中，所述硬掩膜520的材料为多晶硅。在其他实施例中，所述硬掩膜的材料还可以为无定形碳、氧化硅或硅。
所述核心层530为形成刻蚀所述基底500的刻蚀掩膜提供工艺基础。具体到本实施例中，所述核心层530位于所述硬掩膜520上，所述核心层530为形成刻蚀所述硬掩膜520的刻蚀掩膜提供工艺基础。
所述核心层530的材料与所述硬掩膜520的材料不同，且所述核心层530的材料为易于被去除的材料，从而可以减小去除所述核心层530的工艺对所述硬掩膜520的损耗。因此，所述核心层530的材料可以为无定形碳、ODL(Organic Dielectric Layer，有机介电层)材料、DARC(Dielectric Anti-Reflective Coating，介电抗反射涂层)材料、BARC(BottomAnti-Reflective Coating，底部抗反射涂层)材料、多晶硅或氧化硅。本实施例中，所述核心层530的材料为氧化硅。
需要说明的是，所述半导体结构还包括：位于所述初始衬底500和所述硬掩膜520之间的刻蚀停止层510；所述刻蚀停止层510的材料与所述硬掩膜520的材料不同；所述刻蚀停止层510的表面作为图形化所述硬掩膜520工艺中的刻蚀停止位置，从而可以避免因不同区域刻蚀速率所引起的初始衬底500损耗的问题。本实施例中，所述刻蚀停止层510的材料为氧化硅。
本实施例中，所述核心层530位于所述硬掩膜520上，因此所述侧墙膜600保形覆盖所述硬掩膜520和核心层530。所述核心层530在所述第一方向(如图6中Y方向所示)侧壁上的侧墙膜600为图形化所述硬掩膜520提供工艺基础。
因此所述侧墙膜600的材料与所述硬掩膜520的材料不同，所述侧墙膜600的材料与所述核心层530的材料也不同，所述侧墙膜600的材料根据所述硬掩膜520和核心层530的材料而定。本实施例中，所述侧墙膜600的材料为氮化硅。
本实施例中，所述侧墙膜600经历过H2或He氛围下的等离子体处理，H原子或He原子注入至所述侧墙膜600内后可以削弱所述侧墙膜600材料的键能。其中，经所述等离子体处理后，位于所述核心层530顶部以及所述硬掩膜520上的侧墙膜600(如图25中虚线框所示)受到所述等离子体处理的影响较大，相应的，所述核心层530顶部以及所述硬掩膜520上侧墙膜600的材料键能较小。
因此，在半导体制造工艺过程中，所述核心层530顶部以及所述硬掩膜520上的侧墙膜600可以通过湿法刻蚀工艺去除，且所述湿法刻蚀工艺对所述核心层530侧壁上侧墙膜600的刻蚀损耗较小，从而可以使所述核心层530侧壁上剩余侧墙膜600的顶部表面为平坦面，且所述湿法刻蚀工艺对所述硬掩膜520的刻蚀损耗也较小；所述核心层530在鳍部延伸方向的侧壁上的剩余侧墙膜600为图形化所述硬掩膜520提供工艺基础，因此通过本发明所述半导体结构，可以改善刻蚀气体收集角度(etch species collection angle)问题以及pitch walking问题，从而有利于提高鳍部的形成质量。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成图形化的核心层；
形成保形覆盖所述基底和核心层的第一侧墙膜；
在H2或He氛围下，对所述第一侧墙膜进行等离子体处理；
在等离子体处理后，采用湿法刻蚀工艺去除所述基底和核心层顶部的第一侧墙膜，位于所述核心层侧壁上的剩余第一侧墙膜作为第一侧墙；
形成所述第一侧墙后，去除所述核心层；
去除所述核心层后，以所述第一侧墙为掩膜刻蚀所述基底。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述核心层的材料为无定形碳、ODL材料、DARC材料、BARC材料、多晶硅或氧化硅。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙膜的材料为氮化硅。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述等离子体处理的参数包括：H2或He的气体流量为50sccm到500sccm，压强为2mTorr到100mTorr，偏置功率为0W至500W，时间为50秒至700秒。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的参数包括：刻蚀溶液为氢氟酸溶液，氢氟酸溶液的体积百分比含量为0.9％至1.1％，刻蚀时间为50秒至70秒。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述核心层后，以所述第一侧墙为掩膜刻蚀所述基底之前，所述形成方法还包括：形成保形覆盖所述基底和第一侧墙的第二侧墙膜；去除所述基底和第一侧墙顶部的第二侧墙膜，位于所述第一侧墙侧壁上的剩余第二侧墙膜作为第二侧墙；
形成所述第二侧墙后，所述形成方法还包括：去除所述第一侧墙；
刻蚀所述基底的步骤中，以所述第二侧墙为掩膜进行刻蚀。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第二侧墙的材料为氧化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述基底用于形成衬底以及位于所述衬底上的鳍部；
提供基底的步骤中，所述基底包括初始衬底以及位于所述初始衬底上的硬掩膜；
以所述第二侧墙为掩膜刻蚀所述基底的步骤中，以所述第二侧墙为掩膜，刻蚀所述硬掩膜，剩余所述硬掩膜作为硬掩膜层；
形成所述硬掩膜层后，所述形成方法还包括：去除所述第二侧墙；
刻蚀所述基底的步骤包括：去除所述第二侧墙后，以所述硬掩膜层为掩膜刻蚀所述初始衬底，刻蚀后剩余所述初始衬底作为衬底，位于所述衬底上的凸起作为鳍部。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述硬掩膜的材料为多晶硅、无定形碳、氧化硅或硅。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述硬掩膜的材料为多晶硅，刻蚀所述硬掩膜的工艺为金属辅助化学刻蚀工艺。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述金属辅助化学刻蚀工艺的步骤包括：在所述第二侧墙露出的所述硬掩膜上形成金属层；
形成所述金属层后，对所述硬掩膜进行湿法刻蚀；
去除所述金属层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述金属层的材料为钛和金中的一种或两种。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述金属层的工艺为电子束蒸发工艺；
在所述第二侧墙露出的所述硬掩膜上形成金属层的步骤中，所述金属层还形成于所述第二侧墙顶部。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述金属层的材料为金，所述电子束蒸发工艺的参数包括：功率为1000W至8000W，工艺压强为1E-10mBar至1E-5mBar，工艺温度为100℃至1000℃。
15.如权利要求11所述的半导体结构的形成方法，其特征在于，对所述硬掩膜进行湿法刻蚀的参数包括：刻蚀溶液为氢氟酸与过氧化氢的混合溶液，所述氢氟酸的体积百分比含量大于50％且小于100％。
16.如权利要求11所述的半导体结构的形成方法，其特征在于，所述金属层的材料为金，去除所述金属层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺所采用的刻蚀溶液为碘化钾水溶液或碘水溶液，溶液温度为0℃至100℃，刻蚀时间为1分钟至10分钟。
17.一种半导体结构，其特征在于，包括：
基底；
图形化的核心层，位于所述基底上；
保形覆盖所述基底和核心层的侧墙膜，所述侧墙膜经历过H2或He氛围下的等离子体处理。
18.如权利要求17所述的半导体结构，其特征在于，所述核心层的材料为无定形碳、ODL材料、DARC材料、BARC材料、多晶硅或氧化硅。
19.如权利要求17所述的半导体结构，其特征在于，所述侧墙膜的材料为氮化硅。
CN201710063795.4A 2017-02-03 2017-02-03 半导体结构及其形成方法 Pending CN108389796A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710063795.4A CN108389796A (zh) 2017-02-03 2017-02-03 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710063795.4A CN108389796A (zh) 2017-02-03 2017-02-03 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN108389796A true CN108389796A (zh) 2018-08-10

Family

ID=63075980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710063795.4A Pending CN108389796A (zh) 2017-02-03 2017-02-03 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN108389796A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109997211A (zh) * 2016-09-20 2019-07-09 东京毅力科创株式会社 用于自对准多重图案化技术的间隙壁形成
CN110085514A (zh) * 2019-04-29 2019-08-02 上海华力微电子有限公司 Nand闪存结构的双重曝光方法
CN110634734A (zh) * 2019-09-24 2019-12-31 上海华力微电子有限公司 自对准侧墙工艺核心层的实现方法
CN111415940A (zh) * 2020-03-31 2020-07-14 长江存储科技有限责任公司 一体结构的制作方法、半导体器件的制作工艺和一体结构
CN112151608A (zh) * 2019-06-28 2020-12-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112447519A (zh) * 2019-09-04 2021-03-05 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN112462470A (zh) * 2020-10-27 2021-03-09 中国科学院微电子研究所 利用侧墙转移制作硅基光子器件的方法及硅基光子器件
CN112563200A (zh) * 2019-09-26 2021-03-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112838048A (zh) * 2019-11-22 2021-05-25 联华电子股份有限公司 互连结构以及其制作方法
CN113782488A (zh) * 2020-06-09 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114203545A (zh) * 2020-09-18 2022-03-18 长鑫存储技术有限公司 半导体结构的制作方法
CN114203545B (zh) * 2020-09-18 2024-06-07 长鑫存储技术有限公司 半导体结构的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416278A (zh) * 2006-04-07 2009-04-22 美光科技公司 简化的间距加倍工艺流程
US20090163030A1 (en) * 2007-12-18 2009-06-25 Mitsuhiro Omura Semiconductor device manufacturing method
CN101673687A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 场效应晶体管制造方法
CN105632885A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416278A (zh) * 2006-04-07 2009-04-22 美光科技公司 简化的间距加倍工艺流程
US20090163030A1 (en) * 2007-12-18 2009-06-25 Mitsuhiro Omura Semiconductor device manufacturing method
CN101673687A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 场效应晶体管制造方法
CN105632885A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109997211A (zh) * 2016-09-20 2019-07-09 东京毅力科创株式会社 用于自对准多重图案化技术的间隙壁形成
CN109997211B (zh) * 2016-09-20 2020-10-02 东京毅力科创株式会社 用于自对准多重图案化技术的间隙壁形成
CN110085514A (zh) * 2019-04-29 2019-08-02 上海华力微电子有限公司 Nand闪存结构的双重曝光方法
CN110085514B (zh) * 2019-04-29 2021-06-04 上海华力微电子有限公司 Nand闪存结构的双重曝光方法
CN112151608B (zh) * 2019-06-28 2023-12-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112151608A (zh) * 2019-06-28 2020-12-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112447519A (zh) * 2019-09-04 2021-03-05 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN110634734A (zh) * 2019-09-24 2019-12-31 上海华力微电子有限公司 自对准侧墙工艺核心层的实现方法
CN112563200A (zh) * 2019-09-26 2021-03-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112563200B (zh) * 2019-09-26 2023-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112838048A (zh) * 2019-11-22 2021-05-25 联华电子股份有限公司 互连结构以及其制作方法
CN111415940A (zh) * 2020-03-31 2020-07-14 长江存储科技有限责任公司 一体结构的制作方法、半导体器件的制作工艺和一体结构
CN113782488A (zh) * 2020-06-09 2021-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113782488B (zh) * 2020-06-09 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114203545A (zh) * 2020-09-18 2022-03-18 长鑫存储技术有限公司 半导体结构的制作方法
CN114203545B (zh) * 2020-09-18 2024-06-07 长鑫存储技术有限公司 半导体结构的制作方法
CN112462470A (zh) * 2020-10-27 2021-03-09 中国科学院微电子研究所 利用侧墙转移制作硅基光子器件的方法及硅基光子器件

Similar Documents

Publication Publication Date Title
CN108389796A (zh) 半导体结构及其形成方法
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN108321079A (zh) 半导体结构及其形成方法
CN103794490B (zh) 自对准双图形的形成方法
CN104701158B (zh) 自对准双重图形的形成方法
US9054045B2 (en) Method for isotropic etching
JP2004152784A (ja) 微細パターンの作製方法及び半導体装置の製造方法
WO2011102140A1 (ja) 半導体装置の製造方法
CN103839783B (zh) 自对准双重图形的形成方法
TW200818310A (en) Method for fabricating semiconductor device including recess gate
CN108206131A (zh) 半导体结构以及半导体结构的形成方法
CN101546694A (zh) 形成半导体器件的图案的方法
CN106328513B (zh) 半导体结构的形成方法
CN108364867B (zh) 深硅刻蚀方法
CN108574010B (zh) 半导体结构及其形成方法
KR100503814B1 (ko) 반도체 소자의 게이트 형성 방법
CN104701145B (zh) 半导体结构的形成方法
KR100643570B1 (ko) 반도체 소자 제조 방법
US10957550B2 (en) Semiconductor structure and formation method thereof
JPH05152255A (ja) ドライエツチング方法
TW200824002A (en) Method for fabricating semiconductor device
CN106960816B (zh) 双重图形化的方法
US11189492B2 (en) Semiconductor structure and fabrication method thereof
CN104701242B (zh) 接触孔的刻蚀方法
US20210183655A1 (en) Semiconductor structure and formation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180810