CN108574010B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN108574010B CN108574010B CN201710133604.7A CN201710133604A CN108574010B CN 108574010 B CN108574010 B CN 108574010B CN 201710133604 A CN201710133604 A CN 201710133604A CN 108574010 B CN108574010 B CN 108574010B
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- film
- etched
- core layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 150
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 239000010410 layer Substances 0.000 claims abstract description 405
- 239000012792 core layer Substances 0.000 claims abstract description 209
- 239000000463 material Substances 0.000 claims abstract description 185
- 238000011282 treatment Methods 0.000 claims abstract description 41
- 230000008569 process Effects 0.000 claims description 109
- 238000005530 etching Methods 0.000 claims description 99
- 239000000758 substrate Substances 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 229920000642 polymer Polymers 0.000 claims description 10
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910052582 BN Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 3
- VUWZPRWSIVNGKG-UHFFFAOYSA-N fluoromethane Chemical compound F[CH2] VUWZPRWSIVNGKG-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 description 20
- 239000007789 gas Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000006117 anti-reflective coating Substances 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000002346 layers by function Substances 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种半导体结构及其形成方法，方法包括：提供待刻蚀材料层；在待刻蚀材料层上形成图形化的核心层；在核心层顶部和侧壁、以及待刻蚀材料层上形成侧墙膜；对侧墙膜进行至少一次顶部处理，去除高于核心层顶部的侧墙膜，保留核心层侧壁上的侧墙膜作为第一部分侧墙层，保留待刻蚀材料层上的侧墙膜作为第二部分侧墙层；顶部处理的步骤包括：在侧墙膜上形成覆盖位于核心层侧壁以及顶部上侧墙膜表面的牺牲层；去除高于核心层顶部上的牺牲层以及部分厚度或全部厚度的侧墙膜；去除剩余牺牲层；去除核心层；去除核心层后，去除第二部分侧墙层。本发明所述第一部分侧墙层的形貌对称，以第一部分侧墙层为掩膜刻蚀待刻蚀材料层后，可以得到形貌较好的目标图形。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法。
背景技术
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点的不断减小，现有的光源光刻技术已经无法满足半导体制造的需求，超紫外光光刻技术(EUV)、多波束无掩膜技术和纳米压印技术成为下一代光刻候选技术的研究热点。但是上述的下一代光刻候选技术仍然存在不便与缺陷，亟待加以进一步的改进。
当摩尔定律继续向前延伸的脚步不可逆转的时候，多重图形化技术无疑成为了业界的最佳选择之一，多重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补更小节点的光刻技术空白，改进相邻半导体图形之间的最小间距(pitch)。由于自对准双重图形化(Self-Aligned Double-Patterning，SADP)工艺更为简单，成本更低，因此，在半导体器件的形成工艺中多采用自对准双重图形化工艺。
但是，即使引入了自对准双重图形化工艺，刻蚀后所形成目标图形的质量仍旧较差。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，提高所形成目标图形的质量，从而提高半导体器件的性能和良率。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供待刻蚀材料层；在所述待刻蚀材料层上形成图形化的核心层；在所述核心层顶部和侧壁表面、以及所述待刻蚀材料层上形成侧墙膜；对所述侧墙膜进行至少一次顶部处理，去除高于所述核心层顶部的侧墙膜，保留位于所述核心层侧壁上的所述侧墙膜作为第一部分侧墙层，保留位于所述待刻蚀材料层上的所述侧墙膜作为第二部分侧墙层；其中，所述顶部处理的步骤包括：在所述侧墙膜上形成牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面；刻蚀去除高于所述核心层顶部的所述牺牲层以及部分厚度或全部厚度的所述侧墙膜；去除剩余所述牺牲层；形成所述第一部分侧墙层和第二部分侧墙层后，去除所述核心层；去除所述核心层后，去除所述第二部分侧墙层；去除所述第二部分侧墙层后，以所述第一部分侧墙层为掩膜，刻蚀所述待刻蚀材料层。
相应的，本发明还提供一种半导体结构，包括：待刻蚀材料层；图形化的核心层，位于所述待刻蚀材料层上；侧墙膜，位于所述核心层顶部和侧壁表面、以及所述待刻蚀材料层上；位于所述侧墙膜上的牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面。
与现有技术相比，本发明的技术方案具有以下优点：
本发明在形成侧墙膜后，对所述侧墙膜进行至少一次顶部处理以去除高于所述核心层顶部的侧墙膜，保留位于所述核心层侧壁上的所述侧墙膜作为第一部分侧墙层，保留位于所述待刻蚀材料层上的所述侧墙膜作为第二部分侧墙层；其中，所述顶部处理的步骤包括：在所述侧墙膜上形成牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面；刻蚀去除高于所述核心层顶部上的所述牺牲层以及部分厚度或全部厚度的所述侧墙膜；形成所述第一部分侧墙层和第二部分侧墙层后，去除剩余所述牺牲层。在所述顶部处理的刻蚀工艺过程中，所述牺牲层可以对位于所述核心层侧壁的侧墙膜顶部拐角处起到保护作用，相比不形成牺牲层且采用无掩膜刻蚀工艺刻蚀侧墙膜的方案，本发明可以避免所形成第一部分侧墙层顶部表面为倾斜表面的问题，即本发明所形成第一部分侧墙层的顶部表面为平坦面；去除所述核心层后，去除所述第二部分侧墙层，相应的，在去除所述第二部分侧墙层时所述第一部分侧墙层的两个顶部拐角处所处的刻蚀环境相同，因此去除所述第二部分侧墙层后，所述第一部分侧墙层的形貌对称；从而在以所述第一部分侧墙层为掩膜刻蚀所述待刻蚀材料层时，可以避免刻蚀气体收集角度(etch species collectionangle)不同的问题，相应改善或消除所形成目标图形的pitch walking问题，得到形貌较好的目标图形，进而有利于提高半导体器件的性能和良率。
可选方案中，形成侧墙膜的步骤中，所述侧墙膜的厚度为8nm至9nm；在所述侧墙膜上形成牺牲层的步骤中，所述牺牲层的厚度为10m至100nm；对所述侧墙膜进行至少一次顶部处理的步骤中，对所述侧墙膜进行顶部处理的次数为1次至3次。所述牺牲层的厚度、以及所述顶部处理的次数根据所述侧墙膜的实际厚度而定，从而在保证所述第一部分侧墙层顶部表面为平坦面的工艺效果的同时，避免材料和产能的浪费。
可选方案中，去除所述核心层的步骤中，去除部分厚度的所述核心层；去除所述第二部分侧墙层后，以所述第一部分侧墙层为掩膜刻蚀所述待刻蚀材料层之前，所述形成方法还包括：去除剩余所述核心层。通过去除部分厚度的所述核心层，在去除所述第二部分侧墙层的过程中，不仅可以使所述第一部分侧墙层的两个顶部拐角处所处的刻蚀环境相同，使得在去除所述第二部分侧墙层后所述第一部分侧墙层的形貌对称，且剩余所述核心层可以对所述核心层下方的待刻蚀材料层起到保护作用，以免所述待刻蚀材料层受到刻蚀损耗。
可选方案中，提供待刻蚀材料层的步骤中，所述待刻蚀材料层为衬底材料层；以所述第一部分侧墙层为掩膜，刻蚀所述待刻蚀材料层后，形成衬底以及位于所述衬底上分立的鳍部。相应的，通过本发明所述技术方案，使所形成衬底和鳍部的形貌质量得到提高，从而提高半导体器件的性能和良率。
本发明提供一种半导体结构，所述半导体结构包括：待刻蚀材料层；图形化的核心层，位于所述待刻蚀材料层上；侧墙膜，位于所述核心层顶部和侧壁表面、以及所述待刻蚀材料层上；位于所述侧墙膜上的牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面。在半导体制造工艺过程中，通常保留所述核心层侧壁上的所述侧墙膜，且以所述核心层侧壁上的所述侧墙膜为掩膜刻蚀所述待刻蚀材料层，以形成目标图形；所述牺牲层可以在去除高于所述核心层顶部的侧墙膜的工艺中，对位于所述核心层侧壁的侧墙膜顶部拐角处起到保护作用，相比不具有牺牲层且采用无掩膜刻蚀工艺刻蚀侧墙膜的方案，通过本发明所述半导体结构，可以避免位于所述核心层侧壁的侧墙膜顶部表面为倾斜表面的问题，即通过本发明所述半导体结构使位于所述核心层侧壁的侧墙膜顶部表面为平坦面，从而有利于提高所述核心层侧壁上的所述侧墙膜的对称性，进而避免刻蚀气体收集角度不同的问题，相应改善或消除所形成目标图形的pitch walking问题，以得到形貌较好的目标图形。
附图说明
图1至图5是一种半导体结构的形成方法中各步骤对应结构示意图；
图6至图16是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。
具体实施方式
由背景技术可知，即使引入了自对准双重图形化工艺，刻蚀后所形成目标图形的质量仍旧较差，从而容易导致所形成半导体结构的性能和良率下降。现结合一种发明半导体结构的形成方法分析其原因。
参考图1至图5，示出了一种半导体结构的形成方法中各步骤对应结构示意图。
参考图1，提供待刻蚀材料层10，所述待刻蚀材料层10上形成有若干分立的核心层21。
参考图2，在所述核心层21顶部和侧壁表面、以及所述待刻蚀材料层10 上形成侧墙膜40。
参考图3，采用无掩膜刻蚀工艺刻蚀所述侧墙膜40(如图2所示)，去除位于所述核心层21顶部以及所述待刻蚀材料层10上的侧墙膜40，保留位于所述核心层21侧壁的侧墙膜40作为硬掩膜层41。
参考图4，形成所述硬掩膜层41后，去除所述核心层21(如图3所示)。
参考图5，以所述硬掩膜层41为掩膜，刻蚀所述待刻蚀材料层10，形成目标图形。
如图3和图4所示，采用无掩膜刻蚀工艺后，形成于所述核心层21侧壁上的硬掩膜层41顶部表面为倾斜的表面，即所述硬掩膜层41中与所述核心层21距离越近的区域所对应的顶部表面高度越高；因此，当去除所述核心层 21且以所述硬掩膜层41为掩膜对所述待刻蚀材料层10进行刻蚀时，同一硬掩膜层41两侧区域的刻蚀工艺所对应的刻蚀气体收集角度(etch species collection angle)不同。
具体的，如图4所示，去除所述核心层21后所形成区域的刻蚀气体收集角度为第一角度A1，去除所述核心层21之前相邻硬掩膜层41所形成区域的刻蚀气体收集角度为第二角度A2，受到所述硬掩膜层41顶部表面倾斜的影响，所述第一角度A1小于所述第二角度A2。在以所述硬掩膜层41为掩膜进行刻蚀的过程中，去除所述核心层21后所形成区域的待刻蚀材料层10被刻蚀的速率为第一速率，去除所述核心层102之前相邻硬掩膜层41所形成区域的待刻蚀材料层10被刻蚀的速率为第二速率，由于所述第一角度A1小于所述第二角度A2，从而使得所述第一速率小于所述第二速率，这就是微负载效应(micro-loading effect)，微负载效应导致刻蚀所述待刻蚀材料层10以形成目标图形后，所形成目标图形两侧的待刻蚀材料层10顶部表面具有高度差，即所形成的目标图形具有pitch walking的问题，从而导致所形成目标图形的形貌质量下降。
此外，随着工艺节点的不断缩小，自对准双重图形化工艺已成为形成鳍部的主要工艺之一，相应的，所形成鳍部两侧的衬底表面具有高度差，所形成鳍部的形貌质量和尺寸难以满足工艺要求，从而导致所形成半导体结构的性能和良率下降。
为了解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：提供待刻蚀材料层；在所述待刻蚀材料层上形成图形化的核心层；在所述核心层顶部和侧壁表面、以及所述待刻蚀材料层上形成侧墙膜；对所述侧墙膜进行至少一次顶部处理，去除高于所述核心层顶部的侧墙膜，保留位于所述核心层侧壁上的所述侧墙膜作为第一部分侧墙层，保留位于所述待刻蚀材料层上的所述侧墙膜作为第二部分侧墙层；其中，所述顶部处理的步骤包括：在所述侧墙膜上形成牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面；刻蚀去除高于所述核心层顶部的所述牺牲层以及部分厚度或全部厚度的所述侧墙膜；去除剩余所述牺牲层；形成所述第一部分侧墙层和第二部分侧墙层后，去除所述核心层；去除所述核心层后，去除所述第二部分侧墙层；去除所述第二部分侧墙层后，以所述第一部分侧墙层为掩膜，刻蚀所述待刻蚀材料层。
本发明在形成侧墙膜后，对所述侧墙膜进行至少一次顶部处理以去除高于所述核心层顶部的侧墙膜，保留位于所述核心层侧壁上的所述侧墙膜作为第一部分侧墙层，保留位于所述待刻蚀材料层上的所述侧墙膜作为第二部分侧墙层；其中，所述顶部处理的步骤包括：在所述侧墙膜上形成牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面；刻蚀去除高于所述核心层顶部上的所述牺牲层以及部分厚度或全部厚度的所述侧墙膜；形成所述第一部分侧墙层和第二部分侧墙层后，去除剩余所述牺牲层。在所述顶部处理的刻蚀工艺过程中，所述牺牲层可以对位于所述核心层侧壁的侧墙膜顶部拐角处起到保护作用，相比不形成牺牲层且采用无掩膜刻蚀工艺刻蚀侧墙膜的方案，本发明可以避免所形成第一部分侧墙层顶部表面为倾斜表面的问题，即本发明所形成第一部分侧墙层的顶部表面为平坦面；去除所述核心层后，去除所述第二部分侧墙层，相应的，在去除所述第二部分侧墙层时所述第一部分侧墙层的两个顶部拐角处所处的刻蚀环境相同，因此去除所述第二部分侧墙层后，所述第一部分侧墙层的形貌对称；从而在以所述第一部分侧墙层为掩膜刻蚀所述待刻蚀材料层时，可以避免刻蚀气体收集角度不同的问题，相应改善或消除所形成目标图形的pitch walking问题，得到形貌较好的目标图形，进而有利于提高半导体器件的性能和良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图16是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。
参考图6，提供待刻蚀材料层100。
所述待刻蚀材料层100用于后续经图形化工艺后形成目标图形。
本实施例中，所述待刻蚀材料层100为衬底材料层，所述待刻蚀材料层 100用于后续经刻蚀工艺后形成衬底以及位于所述衬底上分立的鳍部。
在另一实施例中，所述待刻蚀材料层还可以用于形成栅极结构或金属连线。在其他一些实施例中，所述待刻蚀材料层还能够包括衬底以及位于衬底表面的功能层，后续图形化所述待刻蚀材料层的步骤中，图形化位于所述衬底表面的功能层。
所述待刻蚀材料层100的材料可以为硅、锗、锗化硅、碳化硅或镓化铟；所述待刻蚀材料层100还可以为绝缘体上的硅基底、绝缘体上的锗基底或绝缘体上的锗化硅基底。本实施例中，所述待刻蚀材料层100的材料为硅。
继续参考图6，在所述待刻蚀材料层100上形成图形化的核心层(Core) 200。
所述核心层200为后续形成用于图形化所述待刻蚀材料层100的刻蚀掩膜提供工艺基础。
由于后续还会去除所述核心层200，因此所述核心层200的材料为易于被去除的材料，且所述核心层200的材料与所述待刻蚀材料层100的材料不同，从而可以减小去除所述核心层200的工艺对所述待刻蚀材料层100造成的损伤。
为此，所述核心层200的材料可以为无定形碳、有机介电层(Organic DielectricLayer，ODL)材料、介电抗反射涂层(Dielectric Anti-reflective Coating，DARC)材料或底部抗反射涂层(Bottom Anti-reflective Coating， BARC)材料、多晶硅、氧化硅或光刻胶。本实施例中，所述核心层200的材料为多晶硅。
具体地，形成所述图形化的核心层200的步骤包括：在所述待刻蚀材料层100上形成核心膜；在所述核心膜上形成图形化的光刻胶层(图未示)；以所述光刻胶层为掩膜，刻蚀所述核心膜，剩余所述核心膜作为所述核心层200；形成所述核心层200后，去除所述光刻胶层。
本实施例中，采用自对准双重图形化工艺形成用于图形化所述待刻蚀材料层100的刻蚀掩膜；因此沿所述待刻蚀材料层100表面且垂直于所述核心层200延伸方向上，所述核心层200的宽度根据后续所形成鳍部沿垂直于延伸方向的间距而定。
在其他实施例中，还可以采用自对准四重图形化(Self-Aligned QuadruplePatterning，SAQP)工艺形成用于图形化所述待刻蚀材料层的刻蚀掩膜；相应的，沿所述待刻蚀材料层表面且垂直于所述核心层延伸方向上，所述核心层的宽度根据后续所形成鳍部沿垂直于延伸方向的宽度以及相邻鳍部的间距而定。
继续参考图6，在所述核心层200顶部和侧壁表面、以及所述待刻蚀材料层100上形成侧墙膜300。
后续保留位于所述核心层200侧壁上的所述侧墙膜300，以作为图形化所述待刻蚀材料层100的刻蚀掩膜。
因此所述侧墙膜300的材料与所述核心层200的材料不相同，所述侧墙膜300的材料与所述待刻蚀材料层100的材料也不相同，从而可以减小后续去除所述核心层200的工艺对剩余所述侧墙膜300的影响，且使位于所述核心层200侧壁上的所述侧墙膜300能够作为后续刻蚀所述待刻蚀材料层100 的刻蚀掩膜。
所述侧墙膜300的材料为氧化硅、氮化硅、氮氧化硅、氮化钛、氮化钽、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述侧墙膜300的材料为氮化硅。
形成所述侧墙膜300的工艺可以为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本实施例中采用原子层沉积工艺形成所述侧墙膜300，使得所形成侧墙膜300的台阶覆盖(step coverage)能力较好，所述侧墙膜300 对所述待刻蚀材料层100与所述核心层200拐角处的覆盖能力较好。
位于所述核心层200侧壁上的所述侧墙膜300用于作为后续刻蚀所述待刻蚀材料层100以形成鳍部的刻蚀掩膜，因此沿所述待刻蚀材料层100表面且垂直于所述核心层200延伸方向上，所述侧墙膜300的厚度根据后续所形成鳍部沿垂直于延伸方向的宽度而定。
本实施例中，所述侧墙膜300的厚度为8nm至9nm，也就是说，沿所述待刻蚀材料层100表面且垂直于所述核心层200延伸方向上，位于所述核心层200侧壁上的所述侧墙膜300的厚度为8nm至9nm，沿所述待刻蚀材料层 100表面法线方向上，位于所述待刻蚀材料层100上以及所述核心层200顶部的侧墙膜300的厚度为8nm至9nm。
需要说明的是，由于所述核心层200具有一定的厚度，相应的，位于所述核心层200侧壁上的侧墙膜300顶部表面为倾斜表面，越靠近所述核心层 200侧壁，所述侧墙膜300顶部表面的位置越高。且所述侧墙膜300的厚度越大，顶部表面为倾斜表面的问题越严重。
结合参考图7至图12，对所述侧墙膜300(如图6所示)进行至少一次顶部处理，去除高于所述核心层200顶部的侧墙膜300，保留位于所述核心层 200侧壁上的所述侧墙膜300作为第一部分侧墙层320(如图12所示)，保留位于所述待刻蚀材料层100上的所述侧墙膜300作为第二部分侧墙层330(如图12所示)；其中，所述顶部处理的步骤包括：在所述侧墙膜300上形成牺牲层400(如图7所示)，所述牺牲层400覆盖位于所述核心层200侧壁以及顶部上的侧墙膜300表面；刻蚀去除高于所述核心层200顶部的牺牲层400 以及部分厚度或全部厚度的所述侧墙膜300；去除剩余所述牺牲层400。
后续去除所述第二部分侧墙层330，保留所述第一部分侧墙层320以用于作为刻蚀所述待刻蚀材料层100的刻蚀掩膜。
其中，在所述顶部处理的过程中，所述牺牲层400用于在去除高于所述核心层200顶部的所述侧墙膜300的过程中，对位于所述核心层200侧壁上的侧墙膜300顶部拐角处起到保护作用，相比不形成牺牲层且采用无掩膜刻蚀工艺刻蚀侧墙膜的方案，通过所述牺牲层400，可以避免所形成第一部分侧墙层320的顶部表面为倾斜表面的问题，也就是说，使所形成第一部分侧墙层320的顶部表面为平坦面。
所述顶部处理的步骤还包括去除剩余所述牺牲层400，因此所述牺牲层 400的材料为易于被去除的材料，从而可以减小后续去除所述牺牲层400的工艺对剩余所述核心膜300造成的损耗。
本实施例中，所述牺牲层400的材料为聚合物(polymer)。在其他实施例中，所述牺牲层的材料还可以为无定形碳、BARC材料或光刻胶。
因此在所述顶部处理的过程中，形成所述牺牲层400的步骤和刻蚀所述牺牲层400和侧墙膜300的步骤可以在同一个刻蚀腔室(etch chamber)中进行，从而有利于减少工艺时间、增加产能。
具体地，形成所述牺牲层400的工艺为等离子体沉积工艺，所述等离子体沉积工艺的反应气体包括含有C和H中一种或两种的气体。本实施例中，所述等离子体沉积工艺的参数包括：反应气体包括CH3F、CH2F、HBr和CH4中的一种或多种。其中，所述等离子体沉积工艺的具体参数设置根据实际工艺而定，例如所述牺牲层400的厚度。
相应的，在所述侧墙膜300上形成牺牲层400的步骤中，所述牺牲层400 保形覆盖所述侧墙膜300表面。
所述牺牲层400的厚度不宜过小，也不宜过大。如果所述牺牲层400的厚度过小，则在去除高于所述核心层200顶部的侧墙膜300的过程中，所述牺牲层400难以对位于所述核心层200侧壁的侧墙膜300顶部拐角处起到保护作用，所形成第一部分侧墙层320的顶部表面容易出现倾斜表面的问题；如果所述牺牲层400的厚度过大，则容易造成材料和产能的浪费。本实施例中，在所述侧墙膜300上形成牺牲层400的步骤中，所述牺牲层400的厚度为10m至100nm。
其中，所述牺牲层400的厚度根据实际工艺而定，例如所述侧墙膜300 的实际厚度、所述顶部处理的次数。
需要说明的是，由于工艺特性，形成所述牺牲层400后，位于所述核心层200侧壁上的侧墙膜300顶部拐角处的牺牲层400厚度较大，通过所述牺牲层400的这一形貌特性，有利于在所述顶部处理的刻蚀步骤中，对位于所述核心层200侧壁上的侧墙膜300顶部拐角处起到保护作用。
本实施例以所述牺牲层400保形覆盖所述侧墙膜300表面为例进行说明。在其他实施例中，在所述侧墙膜上形成牺牲层的步骤中，所述牺牲层还可以覆盖所述侧墙膜，且所述牺牲层顶部高于所述侧墙膜顶部。例如可以采用涂覆工艺，形成材料为BARC材料或光刻胶的所述牺牲层，或者，采用化学气相沉积工艺，形成材料为无定形碳的所述牺牲层。
还需要说明的是，所述顶部处理的次数也根据所述侧墙膜300的实际厚度而定。当所述侧墙膜300的厚度较大时，相应所需顶部处理的次数也越多，从而使所形成第一部分侧墙层320的顶部表面为平坦面的效果较好。但是，当所述顶部处理的次数过多时，相应也会造成材料和产能的浪费。因此所述顶部处理的次数应根据实际工艺情况合理设定。
具体地，当所述顶部处理的次数为1次时，在所述顶部处理的步骤中，刻蚀去除高于所述核心层200顶部的所述牺牲层400以及全部厚度的所述侧墙膜300；当所述顶部处理的次数大于1次时，在所述顶部处理的步骤中，刻蚀去除高于所述核心层200顶部的所述牺牲层400以及部分厚度的所述侧墙膜300。
本实施例中，所述侧墙膜300的厚度为8nm至9nm，因此对所述侧墙膜 300进行至少一次顶部处理的步骤中，对所述侧墙膜300进行顶部处理的次数为1次至3次。本实施例中，以所述顶部处理的次数为2次为例进行说明。
相应的，如图7至图9所示，对所述侧墙膜300进行第一次顶部处理的步骤包括：形成保形覆盖所述侧墙膜300的牺牲层400(如图7所示)；刻蚀位于所述核心层200顶部上的所述牺牲层400以及部分厚度的所述侧墙膜 300；完成刻蚀后，去除剩余所述牺牲层400。本实施例中，完成第一次顶部处理后，所述核心层200顶部部分厚度的所述侧墙膜300被保留。
本实施例中，采用无掩膜刻蚀工艺刻蚀所述牺牲层400以及部分厚度的所述侧墙膜300。具体地，刻蚀位于所述侧墙膜300顶部上的所述牺牲层400，在露出所述核心层200顶部的侧墙膜300后，继续刻蚀部分厚度的所述牺牲层400和侧墙膜300。
相应的，在刻蚀位于所述核心层200顶部上的所述牺牲层400以及部分厚度的所述侧墙膜300的过程中，还对所述待刻蚀材料层100上的所述牺牲层400进行刻蚀。
如图10至图12所示，完成第一次顶部处理后，进行第二次顶部处理。具体地，形成保形覆盖剩余所述侧墙膜300的牺牲层400(如图10所示)；刻蚀位于所述核心层200顶部的所述牺牲层400和剩余所述侧墙膜300；完成刻蚀后，去除剩余所述牺牲层400。
本实施例中，采用无掩膜刻蚀工艺刻蚀所述牺牲层400以及剩余所述侧墙膜300。具体地，刻蚀位于所述侧墙膜300顶部上的所述牺牲层400，在露出所述核心层200顶部的剩余侧墙膜300后，继续刻蚀高于所述核心层200 顶部的所述牺牲层400和侧墙膜300。
相应的，在刻蚀位于所述核心层200顶部上的所述牺牲层400和剩余所述侧墙膜300的过程中，还对所述待刻蚀材料层100上的所述牺牲层400进行刻蚀。
本实施例中，完成第二次顶部处理后，露出所述核心层200顶部，保留位于所述核心层200侧壁上的所述侧墙膜300作为第一部分侧墙层320，保留位于所述待刻蚀材料层100上的所述侧墙膜300作为第二部分侧墙层330，且所述第一部分侧墙层320的顶部表面为平坦面。
也就是说，通过采用沉积-刻蚀-去除(Dep-Etch-Remove)的循环步骤，使位于所述核心层200侧壁的侧墙膜300顶部拐角处始终可以在刻蚀步骤中被所述牺牲层400保护，从而避免所形成第一部分侧墙层320的顶部表面为倾斜表面的问题。
本实施例中，对所述侧墙膜300进行至少一次顶部处理的步骤中，刻蚀位于所述核心层200顶部上的牺牲层400和侧墙膜300的工艺为等离子体干法刻蚀工艺，且通过合理设置所述刻蚀工艺的参数，使所述刻蚀工艺对所述牺牲层400和侧墙膜300的刻蚀速率(etchrate)相近，从而可以在同一刻蚀步骤中刻蚀所述牺牲层400和侧墙膜300。
所述侧墙膜300的材料为氮化硅，所述牺牲层400的材料为聚合物，相应的，所述等离子体干法刻蚀工艺的参数包括：刻蚀气体包括CF4、CHF3、 CH2F2、O2和Ar中的一种或多种。其中，所述等离子体干法刻蚀工艺的具体参数设置还根据所述侧墙膜300的厚度以及所述顶部处理的次数而定。
本实施例中，所述牺牲层400的材料为聚合物，去除剩余所述牺牲层400 的工艺为灰化工艺，所述灰化工艺所采用的气体包括O2和CO2。
本实施例中，所述牺牲层400的厚度、所述顶部处理的次数以及所述刻蚀工艺的参数根据所述侧墙膜300的厚度而定且相互影响，因此在上述各参数的设定下，对所述侧墙膜300进行至少一次顶部处理的步骤中，进行一次顶部处理的工艺时间为0.1秒至10秒。
参考图13，形成所述第一部分侧墙层320和第二部分侧墙层330后，去除所述核心层200。
通过去除所述核心层200，以露出所述待刻蚀材料层100的部分待刻蚀表面。
需要说明的是，后续步骤还包括去除所述第二部分侧墙层330，因此为了在刻蚀去除所述第二部分侧墙层330的过程中，减小对所述核心层200下方待刻蚀材料层100的刻蚀损耗，去除所述核心层200的步骤中，去除部分厚度的所述核心层200，使剩余所述核心层200在后续去除所述第二部分侧墙层 330的过程中对所述待刻蚀材料层100起到保护作用。
本实施例中，为了较好地控制刻蚀效果，采用干法刻蚀工艺以去除部分厚度的所述核心层200。
所述干法刻蚀工艺为等离子体干法刻蚀工艺。本实施例中，所述核心层 200的材料为多晶硅，相应的，所述等离子体干法刻蚀工艺所采用的刻蚀气体包括含有F、Cl和Br中一种或多种的气体。其中，所述等离子体干法刻蚀工艺的刻蚀气体和具体参数设置根据所述核心层200的材料以及对所述核心层 200的刻蚀量而定。
需要说明的是，去除部分厚度的所述核心层200后，剩余所述核心层200 的厚度M(如图13所示)不宜过小，也不宜过大。如果剩余所述核心层200 的厚度M过小，在后续去除所述第二部分侧墙层330的过程中，对所述待刻蚀材料层100起到保护作用不明显；后续去除所述第二部分侧墙层330后还会去除剩余所述核心层200，如果剩余所述核心层200的厚度M过大，相应会增加去除剩余所述核心层200的工艺难度，从而在去除剩余所述核心层200的过程中，容易对所述第二部分侧墙层330位置处的待刻蚀材料层100造成损耗。为此，本实施例中，去除部分厚度的所述核心层200后，剩余所述核心层200的厚度M为
至
参考图14，去除所述核心层200后，去除所述第二部分侧墙层330(如图13所示)。
具体地，在去除部分厚度的所述核心层200后，去除所述第二部分侧墙层330。
本实施例中，为了保证所述第一部分侧墙层320的形貌质量，采用干法刻蚀工艺去除所述第二部分侧墙层330。
所述干法刻蚀工艺为等离子体干法刻蚀工艺，所述等离子体干法刻蚀工艺所采用的刻蚀气体包括CH3F、CH2F2、CHF3、CF4等含F气体。其中，所述等离子体干法刻蚀工艺的具体参数设定根据所述第二部分侧墙层330沿所述待刻蚀材料层100表面法线方向的厚度而定。
需要说明的是，去除所述第二部分侧墙层330之前，去除部分厚度的所述核心层200以露出所述第一部分侧墙层320的两个顶部拐角处，因此所述两个顶部拐角处所处的刻蚀环境相同，从而使得在去除所述第二部分侧墙层 330后，所述第一部分侧墙层320两侧的形貌对称。
还需要说明的是，去除所述第二部分侧墙层330过程中，还对所述第一部分侧墙层320顶部进行刻蚀，因此完成所述刻蚀工艺后，剩余所述第一部分侧墙层320的厚度小于刻蚀前所述第一部分侧墙层320的厚度。
部分所述待刻蚀材料层100上还保留部分厚度的核心层200，因此结合参考图15，去除所述第二部分侧墙层330后，所述形成方法还包括：去除剩余所述核心层200。
本实施例中，采用干法刻蚀工艺以去除剩余所述核心层200。
参考图16，去除所述第二部分侧墙层330(如图13所示)后，以所述第一部分侧墙层320为掩膜，刻蚀所述待刻蚀材料层100(如图15所示)。
通过刻蚀所述待刻蚀材料层100，以形成目标图形。
本实施例中，所述待刻蚀材料层100为衬底材料层，因此以所述第一部分侧墙层320为掩膜刻蚀所述待刻蚀材料层100后，形成衬底101以及位于所述衬底101上分立的鳍部102。
所述第一部分侧墙层320两侧的形貌对称，因此所形成衬底101和鳍部 101的形貌质量也较好，从而使得pitch walking的问题得以改善或消除，进而可以提高半导体器件的性能和良率。
本实施例中，在形成侧墙膜300(如图6所示)后，对所述侧墙膜300进行至少一次顶部处理以去除高于所述核心层200顶部的侧墙膜300，保留位于所述核心层200侧壁上的所述侧墙膜300作为第一部分侧墙层320(如图12 所示)，保留位于所述待刻蚀材料层100上的所述侧墙膜300作为第二部分侧墙层330(如图12所示)；其中，所述顶部处理的步骤包括：在所述侧墙膜 300上形成牺牲层400，所述牺牲层400覆盖位于所述核心层200侧壁以及顶部上的侧墙膜300表面；刻蚀去除高于所述核心层200顶部上的所述牺牲层 400以及部分厚度或全部厚度的所述侧墙膜300；形成所述第一部分侧墙层320 和第二部分侧墙层330后，去除剩余所述牺牲层400。在所述顶部处理的刻蚀工艺过程中，所述牺牲层400可以对位于所述核心层200侧壁的侧墙膜300 顶部拐角处起到保护作用，相比不形成牺牲层且采用无掩膜刻蚀工艺刻蚀侧墙膜的方案，本发明可以避免所形成第一部分侧墙层320顶部表面为倾斜表面的问题，即本发明所形成第一部分侧墙层320的顶部表面为平坦面；去除所述核心层200后，去除所述第二部分侧墙层330，相应的，在去除所述第二部分侧墙层330时所述第一部分侧墙层320的两个顶部拐角处所处的刻蚀环境相同，因此去除所述第二部分侧墙层330后，所述第一部分侧墙层320的形貌对称；从而在以所述第一部分侧墙层320为掩膜刻蚀所述待刻蚀材料层 100时，可以避免刻蚀气体收集角度不同的问题，相应改善或消除所形成目标图形的pitch walking问题，得到形貌较好的目标图形，进而有利于提高半导体器件的性能和良率。
结合参考图7，示出了本发明半导体结构一实施例的结构示意图。相应的，本发明还提供一种半导体结构，包括：
待刻蚀材料层100；图形化的核心层200，位于所述待刻蚀材料层100上；侧墙膜300，位于所述核心层200顶部和侧壁表面、以及所述待刻蚀材料层 100上；位于所述侧墙膜300上的牺牲层400，所述牺牲层400覆盖位于所述核心层200侧壁以及顶部上的侧墙膜300表面。
所述待刻蚀材料层100用于经图形化工艺后形成目标图形。
本实施例中，所述待刻蚀材料层100为衬底材料层，所述待刻蚀材料层 100用于经刻蚀工艺后形成衬底以及位于所述衬底上分立的鳍部。
在另一实施例中，所述待刻蚀材料层还可以用于形成栅极结构或金属连线。在其他一些实施例中，所述待刻蚀材料层还能够包括衬底以及位于衬底表面的功能层，后续图形化所述待刻蚀材料层的步骤中，图形化位于所述衬底表面的功能层。
所述待刻蚀材料层100的材料可以为硅、锗、锗化硅、碳化硅或镓化铟；所述待刻蚀材料层100还可以为绝缘体上的硅基底、绝缘体上的锗基底或绝缘体上的锗化硅基底。本实施例中，所述待刻蚀材料层100的材料为硅。
在半导体制造工艺过程中，保留位于所述核心层200侧壁上的所述侧墙膜300，以作为图形化所述待刻蚀材料层100的刻蚀掩膜。
所述核心层200用于为形成所述刻蚀掩膜提供工艺基础。
所述核心层200的材料为易于被去除的材料，且所述核心层200的材料与所述待刻蚀材料层100的材料不同，从而可以减小去除所述核心层200的工艺对所述待刻蚀材料层100造成的损伤。
为此，所述核心层200的材料可以为无定形碳、有机介电层(Organic DielectricLayer，ODL)材料、介电抗反射涂层(Dielectric Anti-reflective Coating，DARC)材料或底部抗反射涂层(Bottom Anti-reflective Coating， BARC)材料、多晶硅、氧化硅或光刻胶。本实施例中，所述核心层200的材料为多晶硅。
所述核心层200的厚度根据实际工艺情况而定。例如：当采用自对准双重图形化工艺形成所述刻蚀掩膜时，沿所述待刻蚀材料层100表面且垂直于所述核心层200延伸方向上，所述核心层200的宽度根据鳍部沿垂直于延伸方向的间距而定。
在其他实施例中，当采用自对准四重图形化工艺形成所述刻蚀掩膜时，沿所述待刻蚀材料层表面且垂直于所述核心层延伸方向上，所述核心层的宽度根据后续所形成鳍部沿垂直于延伸方向的宽度以及相邻鳍部的间距而定。
所述侧墙膜300的材料与所述核心层200的材料不相同，所述侧墙膜300 的材料与所述待刻蚀材料层100的材料也不相同。
所述侧墙膜300的材料为氧化硅、氮化硅、氮氧化硅、氮化钛、氮化钽、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述侧墙膜300的材料为氮化硅。
其中，沿所述待刻蚀材料层100表面且垂直于所述核心层200延伸方向上，所述侧墙膜300的厚度根据鳍部沿垂直于延伸方向的宽度而定。
本实施例中，所述侧墙膜300的厚度为8nm至9nm，也就是说，沿所述待刻蚀材料层100表面且垂直于所述核心层200延伸方向上，位于所述核心层200侧壁上的所述侧墙膜300的厚度为8nm至9nm，沿所述待刻蚀材料层 100表面法线方向上，位于所述待刻蚀材料层100上以及所述核心层200顶部的侧墙膜300的厚度为8nm至9nm。
需要说明的是，由于所述核心层200具有一定的厚度，相应的，位于所述核心层200侧壁上的侧墙膜300顶部表面为倾斜表面，越靠近所述核心层 200侧壁，所述侧墙膜300顶部表面的位置越高。且所述侧墙膜300的厚度越大，顶部表面为倾斜表面的问题越严重。
所述牺牲层400用于在去除高于所述核心层200顶部的侧墙膜300的工艺过程中，对位于所述核心层200侧壁上的侧墙膜300顶部拐角处起到保护作用，相比不具有牺牲层且采用无掩膜刻蚀工艺刻蚀侧墙膜的方案，本发明通过所述牺牲层400，可以避免所述核心层200侧壁上的侧墙膜300顶部表面为倾斜表面的问题，也就是说，使得所述核心层200侧壁上的侧墙膜300顶部表面为平坦面。
所述牺牲层400的材料为易于被去除的材料，从而可以减小去除所述牺牲层400的工艺对剩余所述核心膜300造成的损耗。本实施例中，所述牺牲层400的材料为聚合物(polymer)。在其他实施例中，所述牺牲层的材料还可以为无定形碳、BARC材料或光刻胶。
本实施例中，所述牺牲层400保形覆盖所述侧墙膜300表面。
所述牺牲层400的厚度不宜过小，也不宜过大。如果所述牺牲层400的厚度过小，则在去除高于所述核心层200顶部的侧墙膜300的过程中，所述牺牲层400难以对位于所述核心层200侧壁的侧墙膜300顶部拐角处起到保护作用，所述核心层200侧壁上剩余侧墙膜300的顶部表面容易出现倾斜表面的问题；如果所述牺牲层400的厚度过大，则容易造成材料和产能的浪费。本实施例中，所述牺牲层400的厚度为10m至100nm。
其中，所述牺牲层400的厚度根据实际工艺而定，例如所述侧墙膜300 的实际厚度、所述顶部处理的次数。
本实施例以所述牺牲层400保形覆盖所述侧墙膜300表面为例进行说明。在其他实施例中，所述牺牲层覆盖所述侧墙膜，且所述牺牲层顶部高于所述侧墙膜顶部。例如通过涂覆工艺所形成材料为BARC材料或光刻胶的所述牺牲层，或者，通过化学气相沉积工艺所形成材料为无定形碳的所述牺牲层。
本实施例中，所述半导体结构包括：待刻蚀材料层100；图形化的核心层 200，位于所述待刻蚀材料层100上；侧墙膜300，位于所述核心层200顶部和侧壁表面、以及所述待刻蚀材料层100上；位于所述侧墙膜300上的牺牲层400，所述牺牲层400覆盖位于所述核心层200侧壁以及顶部上的侧墙膜 300表面。在半导体制造工艺过程中，通常保留所述核心层200侧壁上的所述侧墙膜300，且以所述核心层200侧壁上的所述侧墙膜300为掩膜刻蚀所述待刻蚀材料层100，以形成目标图形；所述牺牲层400可以在去除高于所述核心层200顶部的侧墙膜300的工艺中，对位于所述核心层200侧壁的侧墙膜300 顶部拐角处起到保护作用，相比不具有牺牲层且采用无掩膜刻蚀工艺刻蚀侧墙膜的方案，通过本发明所述半导体结构，可以避免位于所述核心层200侧壁的侧墙膜300顶部表面为倾斜表面的问题，即通过本发明所述半导体结构使位于所述核心层200侧壁的侧墙膜300顶部表面为平坦面，从而有利于提高所述核心层200侧壁上的所述侧墙膜300的对称性，进而避免刻蚀气体收集角度不同的问题，相应改善或消除所形成目标图形的pitch walking问题，以得到形貌较好的目标图形。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供待刻蚀材料层；
在所述待刻蚀材料层上形成图形化的核心层；
在所述核心层顶部和侧壁表面、以及所述待刻蚀材料层上形成侧墙膜；
对所述侧墙膜进行至少一次顶部处理，去除高于所述核心层顶部的侧墙膜，保留位于所述核心层侧壁上的所述侧墙膜作为第一部分侧墙层，保留位于所述待刻蚀材料层上的所述侧墙膜作为第二部分侧墙层；其中，所述顶部处理的步骤包括：在所述侧墙膜上形成牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面；刻蚀去除高于所述核心层顶部的所述牺牲层以及部分厚度或全部厚度的所述侧墙膜；去除剩余所述牺牲层；
形成所述第一部分侧墙层和第二部分侧墙层后，去除所述核心层；
去除所述核心层后，去除所述第二部分侧墙层；
去除所述第二部分侧墙层后，以所述第一部分侧墙层为掩膜，刻蚀所述待刻蚀材料层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙膜的材料为氧化硅、氮化硅、氮氧化硅、氮化钛、氮化钽、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为聚合物、无定形碳、BARC材料或光刻胶。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述侧墙膜上形成牺牲层的步骤中，所述牺牲层保形覆盖所述侧墙膜表面；
或者，所述牺牲层覆盖所述侧墙膜，且所述牺牲层顶部高于所述侧墙膜顶部。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为聚合物，形成所述牺牲层的工艺为等离子体沉积工艺；
所述等离子体沉积工艺的参数包括：反应气体包括CH3F、CH2F、HBr和CH4中的一种或多种。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成侧墙膜的步骤中，所述侧墙膜的厚度为8nm至9nm；
在所述侧墙膜上形成牺牲层的步骤中，所述牺牲层的厚度为10m至100nm。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，对所述侧墙膜进行至少一次顶部处理的步骤中，对所述侧墙膜进行顶部处理的次数为1次至3次。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述顶部处理的次数为1次，在所述顶部处理的步骤中，刻蚀去除高于所述核心层顶部的所述牺牲层以及全部厚度的所述侧墙膜；
或者，
所述顶部处理的次数大于1次，在所述顶部处理的步骤中，刻蚀去除高于所述核心层顶部的所述牺牲层以及部分厚度的所述侧墙膜。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述侧墙膜进行至少一次顶部处理的步骤中，刻蚀位于所述核心层顶部上的牺牲层和侧墙膜的工艺为等离子体干法刻蚀工艺。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为聚合物，去除剩余所述牺牲层的工艺为灰化工艺，所述灰化工艺的反应气体包括O2或CO2。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述侧墙膜进行至少一次顶部处理的步骤中，进行一次顶部处理的工艺时间为0.1秒至10秒。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述核心层的步骤中，去除部分厚度的所述核心层；
去除所述第二部分侧墙层后，以所述第一部分侧墙层为掩膜刻蚀所述待刻蚀材料层之前，所述形成方法还包括：去除剩余所述核心层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，去除部分厚度的所述核心层后，剩余所述核心层的厚度为
至
14.如权利要求1所述的半导体结构的形成方法，其特征在于，提供待刻蚀材料层的步骤中，所述待刻蚀材料层为衬底材料层；
以所述第一部分侧墙层为掩膜，刻蚀所述待刻蚀材料层后，形成衬底以及位于所述衬底上分立的鳍部。
15.一种半导体结构，其特征在于，包括：
待刻蚀材料层；
图形化的核心层，位于所述待刻蚀材料层上；
侧墙膜，位于所述核心层顶部和侧壁表面、以及所述待刻蚀材料层上；
位于所述侧墙膜上的牺牲层，所述牺牲层覆盖位于所述核心层侧壁以及顶部上的侧墙膜表面，位于所述核心层侧壁上的侧墙膜顶部拐角处的牺牲层的厚度大于侧墙膜侧壁上的牺牲层的厚度。
16.如权利要求15所述的半导体结构，其特征在于，所述侧墙膜的材料为氧化硅、氮化硅、氮氧化硅、氮化钛、氮化钽、碳化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
17.如权利要求15所述的半导体结构，其特征在于，所述牺牲层的材料为聚合物、无定形碳、BARC材料或光刻胶。
18.如权利要求15所述的半导体结构，其特征在于，所述侧墙膜的厚度为8nm至9nm；所述牺牲层的厚度为10m至100nm。
19.如权利要求15所述的半导体结构，其特征在于，所述牺牲层保形覆盖所述侧墙膜表面；或者，所述牺牲层覆盖所述侧墙膜，且所述牺牲层顶部高于所述侧墙膜顶部。
20.如权利要求15所述的半导体结构，其特征在于，所述待刻蚀材料层为衬底材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710133604.7A CN108574010B (zh) | 2017-03-08 | 2017-03-08 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710133604.7A CN108574010B (zh) | 2017-03-08 | 2017-03-08 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108574010A CN108574010A (zh) | 2018-09-25 |
| CN108574010B true CN108574010B (zh) | 2021-05-04 |
Family
ID=63577909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710133604.7A Active CN108574010B (zh) | 2017-03-08 | 2017-03-08 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108574010B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110120376B (zh) * | 2019-04-30 | 2021-07-06 | 深圳市广和通无线股份有限公司 | 无针脚模块 |
| CN110854074B (zh) * | 2019-11-27 | 2023-08-25 | 上海华力微电子有限公司 | 改善2d-nand侧墙倾斜的方法 |
| CN113851376B (zh) * | 2020-06-28 | 2024-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN112614775A (zh) * | 2020-12-16 | 2021-04-06 | 上海华力微电子有限公司 | 半导体器件及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714305B1 (ko) * | 2005-12-26 | 2007-05-02 | 삼성전자주식회사 | 자기정렬 이중패턴의 형성방법 |
| CN103715080B (zh) * | 2012-09-29 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
| US8871651B1 (en) * | 2013-07-12 | 2014-10-28 | Globalfoundries Inc. | Mask formation processing |
| US9653571B2 (en) * | 2015-06-15 | 2017-05-16 | International Business Machines Corporation | Freestanding spacer having sub-lithographic lateral dimension and method of forming same |
-
2017
- 2017-03-08 CN CN201710133604.7A patent/CN108574010B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108574010A (zh) | 2018-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108321079B (zh) | 半导体结构及其形成方法 | |
| CN108574010B (zh) | 半导体结构及其形成方法 | |
| TWI713089B (zh) | 積體電路結構的形成方法 | |
| US20080233730A1 (en) | Method for fabricating semiconductor device | |
| US9111874B2 (en) | Semiconductor structures and fabrication method thereof | |
| CN108206131B (zh) | 半导体结构以及半导体结构的形成方法 | |
| CN106206307A (zh) | 半导体结构及其形成方法 | |
| CN107731666B (zh) | 双重图形化的方法 | |
| KR20120091453A (ko) | 반도체 장치의 제조 방법 | |
| TWI815116B (zh) | 半導體結構的製造方法 | |
| CN109559978B (zh) | 半导体结构及其形成方法 | |
| CN110690117B (zh) | 半导体结构及其形成方法 | |
| US11664234B2 (en) | Semiconductor structure and fabrication method thereof | |
| US9330962B2 (en) | Non-lithographic hole pattern formation | |
| CN108573865B (zh) | 半导体器件及其形成方法 | |
| CN112992669B (zh) | 半导体结构及其形成方法 | |
| CN114334619A (zh) | 半导体结构的形成方法 | |
| US11557480B2 (en) | Semiconductor structure and fabrication method thereof | |
| TWI688013B (zh) | 半導體結構及其製造方法 | |
| CN107785252B (zh) | 双重图形化的方法 | |
| TW202147398A (zh) | 半導體裝置的形成方法 | |
| CN112018034A (zh) | 半导体结构及其形成方法 | |
| CN112151448B (zh) | 半导体结构的形成方法 | |
| CN110690112B (zh) | 利用反向间距加倍工艺形成表面平坦化结构及方法 | |
| CN114156177A (zh) | 半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |