TWI688013B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI688013B
TWI688013B TW107143681A TW107143681A TWI688013B TW I688013 B TWI688013 B TW I688013B TW 107143681 A TW107143681 A TW 107143681A TW 107143681 A TW107143681 A TW 107143681A TW I688013 B TWI688013 B TW I688013B
Authority
TW
Taiwan
Prior art keywords
layer
oxide layer
lines
manufacturing
line
Prior art date
Application number
TW107143681A
Other languages
English (en)
Other versions
TW202017061A (zh
Inventor
羅翊仁
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI688013B publication Critical patent/TWI688013B/zh
Publication of TW202017061A publication Critical patent/TW202017061A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本揭露提供一種半導體結構及其製造方法。該製造方法包括提供一堆疊結構，其中該堆疊結構包括依序堆疊之一氮化物層、一第一層、一停止層、一第二層及一第一氧化物層；形成一第三層於該第一氧化物層上；圖案化該第三層以得到一線條與間隔圖案(line-and-space pattern)，包括複數第一線與複數第一間隔；形成一第二氧化物層在該線條與間隔圖案上；去除在該等第一線上之該第二氧化物層；去除該等第一線以形成複數第二間隔；以及透過該等第二間隔而蝕刻該第一氧化物層、該第二層及該停止層，以形成複數第二線。

Description

半導體結構及其製造方法
本申請案主張2018/10/17申請之美國正式申請案第16/162,729號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種半導體結構及其製造方法，特別關於一種具有堆疊結構的半導體結構及其製造方法，該堆疊結構具有設計之臨界尺寸(critical dimension，CD)。
半導體裝置被製作的愈來愈小，可更緊密地容置於行動運算裝置，以消耗更低的能量，藉此增加電池的放電次數之壽命。用來縮小半導體裝置尺寸之技術也可用於增進電路密度，以使半導體裝置具備更強的運算能力。科技進步至今，其持續受限於各時期可行的光刻設備的解析度。
特徵及間隔的最小尺寸直接與光刻設備之可用的解析度有關。在半導體裝置中，重複的圖案，例如記憶體陣列，係以間距來量測的，該間距係由兩相鄰特徵之相同點之距離來定義的。一般來說，該間距可視為特徵之寬度與間隔（或分離兩相鄰特徵之間隔物）之寬度的總和。受限於可行的光刻設備之解析度，小於最小間距的特徵並無法可靠地得到。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露一方面提供一種半導體結構。該半導體結構包括一氮化物層、一第一層、一停止層、一第二層、一第一氧化物層及一第二氧化物層。該第一層設於該氮化物層上。該停止層設於該第一層上，該第一層具有一基體及設於該基體之上的複數突出部。該第二層設於該停止層上，且具有分別設於該等突出部之上的複數區段。該第一氧化物層設於該第二層上，且具有分別設於該等區段之上的第一區塊。該第二氧化物層設於該第一氧化物層上，且具有分別設於該等第一區塊之上的複數第二區塊。
在一些實施例中，一堆疊結構包括依序堆疊之該突出部、該區段、該第一區塊及該第二區塊，該堆疊結構之臨界尺寸(critical dimension，CD)介於20至24奈米之間。
在一些實施例中，兩相鄰之堆疊結構之間之間隔的臨界尺寸介於11奈米至15奈米之間。
本揭露另一方面提供一種半導體結構的製造方法。該製造方法包括提供一堆疊結構，其中該堆疊結構包括依序堆疊之一氮化物層、一第一層、一停止層、一第二層及一第一氧化物層；形成一第三層於該第一氧化物層上；圖案化該第三層以得到一線條與間隔圖案(line-and-space pattern)，包括複數第一線與複數第一間隔；形成一第二氧化物層在該線條與間隔圖案上；去除在該等第一線上之該第二氧化物層；去除該等第一線以形成複數第二間隔；以及透過該等第二間隔而蝕刻該第一氧化物層、該第二層及該停止層，以形成複數第二線。
在一些實施例中，各該第二線之臨界尺寸介於20至24奈米之間，且形成於相鄰之二該第二線之間之各第三間隔的臨界尺寸介於11至15奈米之間。
在一些實施例中，圖案化該第三層以得到該線條與間隔圖案之該步驟包括提供一光阻層於該第三層上；圖案化該光阻層；進行一第一蝕刻製程以去除該第三層之一部分；以及剝離該光阻層。
在一些實施例中，圖案化該第三層之後，該第一氧化物層之部分顯露於該第一間隔。
在一些實施例中，該第二氧化物層形成在各該第一線之一頂面和一側壁以及該第一氧化物層上，該第二氧化物層之厚度一致。
在一些實施例中，該製造方法另包括形成一填充材料在該第二氧化物層上；去除在該等第一線上之該第二氧化物層時，同時去除在該等第一線上之該填充材料；以及去除該等第一線時，同時完全去除該填充材料。
在一些實施例中，使用第二蝕刻製程來去除在該等第一線上之該第二氧化物層以及在該等第一線之上之該填充材料，該第二蝕刻製程包括使用四氟化碳(CF4)作為反應氣體。
在一些實施例中，以一灰化製程去除該等第一線以及該填充材料，該灰化製程包括使用氧氣(O 2)作為反應氣體。
在一些實施例中，形成在該等第一線之上之該填充材料的高度實質上小於形成在該等第一間隔內之該填充材料的高度。
在一些實施例中，該第一氧化物層之部分顯露於該等第二間隔。
在一些實施例中，該半導體結構具有一主動區及環繞該主動區之一周邊區，其中該等第二線以及該等第二間隔位於該主動區內。
在一些實施例中，在該主動區內之該第一氧化物層的高度小於在該周邊區內之該第一氧化物層的高度，且該主動區內之該第三層的高度大於該周邊區內之該第三層的高度，如此一來該第三層之一上表面實質上係平面的。
藉由上述之製造方法，包括依序堆疊之該突出部、該區段、該第一區塊及該第二區塊之堆疊結構的臨界尺寸及兩相鄰堆疊結構的臨界尺寸可以達到要求，且可實施後續的生產製程。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。
圖1為流程圖，例示本揭露一些實施例之半導體結構的製造方法。圖2至12為示意圖，例示圖1之製造方法的不同製造階段。如下之討論，圖2至14所示之步驟，亦可對應參考圖1所示之流程。
請參考圖2，如圖1所示之步驟302，提供堆疊結構100；堆疊結構100依堆疊順序包括氮化物層110、第一層120、停止層130、第二層140及第一氧化物層150。在一些實施例中，堆疊結構100可另包括承載堆疊結構100之基材。在一些實施例中，堆疊結構100具有主動區102及環繞主動區102之周邊區104。
在一些實施例中，氮化物層110大致上之厚度介於但不限於80至100奈米之範圍內。在一些實施例中，氮化物層110係為氮化矽層。在一些實施例中，在主動區102及周邊區104之氮化物層110的厚度一致。
在一些實施例中，第一層120之厚度實質上介於110奈米至140奈米之範圍。在一些實施例中，在主動區102與周邊區104內之第一層120的厚度係一致的。在一些實施例中，第一層120包括碳。在一些實施例中，第一層120為碳膜。
在一些實施例中，停止層130包括氮化物。在一些實施例中停止層130是氮化矽層。在一些實施例中，停止層130之材料與氮化物層110之材料相同。在一些實施例中，停止層130之厚度小於氮化物層110之厚度。在一些實施例中，停止層130之厚度實質上介於40至55奈米之範圍內。在一些實施例中，主動區102與周邊區104內之停止層130的厚度一致。
在一些實施例中，第二層140之厚度實質上介於6至17奈米之間。在一些實施例中，主動區102與周邊區104內之第二層140的厚度一致。在一些實施例中，第二層140包括矽。在一些實施例中，第二層是非晶矽(a-Si)膜。
在一些實施例中，第一氧化物層150之厚度實質上介於50奈米至70奈米之範圍內。在一些實施例中，在周邊區104內之第一氧化物層150之厚度與在主動區102內之第一氧化物層150之厚度不同。在一些實施例中，在周邊區104內之第一氧化物層150之厚度大於在主動區102內之第一氧化物層150之厚度。在一些實施例中，第一氧化物層150是氧化矽層。
請參考圖3，根據圖1之步驟304，提供第三層160在堆疊結構100之第一氧化物層150上。在一些實施例中，第三層160之厚度實質上介於150奈米至220奈米之範圍內。在一些實施例中，在周邊區104內之第三層160的厚度與在主動區102內之第三層160的厚度不同。在一些實施例中，在周邊區104內之第三層160的厚度小於在主動區102內之第三層160的厚度。在一些實施例中，第三層160具有一上表面162，上表面162實質上為平面。在一些實施例中，第三層160為光阻層。
請參考圖4，光阻層170沈積於第三層160，且圖案化光阻層170以形成如圖5所示之線條與間隔圖案170a。在一些實施例中，線條與間隔圖案170a(位於主動區102內)具有最小間距，最小間距是目前光刻設備所可以達到的。在一些實施例中，從線條與間隔圖案(line-and-space pattern)170a之側視圖觀之，主動區102內之線段172具有實質上相同的線寬W1，且線段172彼此等距間隔。在一些實施例中，從線條與間隔圖案(line-and-space pattern)170a之側視圖觀之，在周邊區104內之線段174的線寬W2不同於在主動區102內各線段172的線寬W1。在一些實施例中，線寬W1實質上大於線寬W2。在一些實施例中，線段174與相鄰之線段172之間的間距176實質上大於相鄰線段172與線段178之間距。
請參考圖6，根據如圖1所示之步驟306，進行第一蝕刻製程以圖案化第三層160，例如乾式蝕刻製程。剝離線條與間隔圖案(line-and-spacepattern)170a之後，圖案化第三層160，如以一來，可以得到線條與間隔圖案160a，線條與間隔圖案160a包括複數第一間隔162、163以及複數第一線164、167。在一些實施例中，第一氧化物層150之部分顯露於第一間隔162、163。在一些實施例中，第一間隔162實質上小於第一間隔163。
請參考圖7，根據如圖1所示之步驟308，形成第二氧化物層180於線條與間隔圖案(line-and-space pattern)160a之第一線164、167以及第一氧化物層上。在一些實施例中，第二氧化物層180形成在第一線164之頂面165與側壁166上(如圖6所示)，其中在主動區102內之第一線164彼此等距間隔。第二氧化物層180亦形成在周邊區104內之第一線167的頂面168與側壁169之上，且第二氧化物層180形成在由第一間隔162、163顯露之第一氧化物層150之上。在一些實施例中，第二氧化物層180具有一致的厚度。在一些實施例中，第二氧化物層180包括原子沈積氧化物(atomic layer deposition oxide)。在一些實施例中，第二氧化物層180藉由原子層沈積(atomic layer deposition，ALD)製程而形成。
請參考圖8，根據如圖1所示之步驟310，提供填充材料190於第二氧化物層180之上。在一些實施例中，形成在第一線164、167之上之填充材料的高度H1實質上小於形成在第一間隔162、163內之填充材料的高度H2。在一些實施例中，填充材料190具有實質上水平的正面192。在一些實施例中，填充材料190為介電材料。
請參考圖9，根據如圖1所示之步驟312，去除第一線164、167之上之第二氧化物層180之上之填充材料190的一部分以及第一線164、167之上之第二氧化物層180的一部分。在一些實施例中，使用第二蝕刻製程去除填充材料190之部分以及第二氧化物層180之部分，例如乾式蝕刻製程，並停止於第一線164、167。在一些實施例中，第二蝕刻製程包括使用四氟化碳(CF4)作為反應氣體。在一些實施例中，第二蝕刻製程之後之堆疊結構的表面200實質上是水平的。
請參考圖10，根據如圖1所示之步驟314，進行灰化製程以去除第一線164、167、並去除填充材料190(如圖9所示)，以形成複數第二間隔182。在一些實施例中，第二氧化物層180及第一氧化物層150之部分顯露於第二間隔182。在一些實施例中，灰化製程包括使用氧氣(O 2)作為反應氣體。在一些實施例中，由堆疊結構之側視圖觀之，剩餘之第二氧化物層區段180a具有實質上呈U形的輪廓。在一些實施例中，第二間隔182包括形成於兩相鄰第二氧化物層區段180a之間的間隔以及第二氧化物層區段180a的開口。
請參考圖11，根據如圖1所示之步驟316，進行第三蝕刻製程以透過第二間隔182蝕刻第一氧化物層150、第二層140以及停止層130，而形成複數第二線184。在一些實施例中，進行第三蝕刻製程之後，停止層130透過第二間隔182顯露。在一些實施例中，第二線184之臨界尺寸(critical dimension，CD)CD1小於37奈米。在一些實施例中，第二線184之臨界尺寸介於20奈米至24奈米之範圍內。在一些實施例中，第二線184之臨界尺寸實質上等於24奈米。在一些實施例中，形成在兩相鄰之第二線之間之第三間隔186的臨界尺寸CD2介於11奈米至15奈米之範圍內。在一些實施例中，第三間隔186的臨界尺寸CD2實質上等於15奈米。
請參考及圖11圖12，藉由切割工具201將圖11所示之堆疊結構100切割成兩部分。其中一部分包括主動區102之堆疊層，另一部分包括周邊區104之堆疊層。主動區104之堆疊結構100包括氮化物層110、第一層120、停止層130、第二層140、第一氧化物層150以及第二氧化物層180。第一層120設於氮化物層110上。停止層130設於第一層120上，且包括基體132與設於基體132之上的複數突出部134。第二層140設於停止層130上，且具有分別設於突出部134之上之區段142。第一氧化物層150設於第二層140上，且具有分別設於區段142之上的複數第一區塊152。第二氧化物層180設於第一氧化物層150上，且具有分別設於第一區塊152之上的複數第二區塊181。堆疊結構400包括依序堆疊之突出部134、區段142、第一區塊152以及第二區塊181。堆疊結構400之臨界尺寸實質上小於37奈米。
在一些實施例中，堆疊結構400之臨界尺寸實質上介於20至24奈米之範圍內。在一些實施例中，兩相鄰之堆疊結構400之間之間距的臨界尺寸(critical dimension，CD)實質上介於11至15奈米之範圍內。
本揭露一方面提供一種半導體結構。該半導體結構包括一氮化物層、一第一層、一停止層、一第二層、一第一氧化物層及一第二氧化物層。該第一層設於該氮化物層上。該停止層設於該第一層上，該第一層具有一基體及設於該基體之上的複數突出部。該第二層設於該停止層上，且具有分別設於該等突出部之上的複數區段。該第一氧化物層設於該第二層上，且具有分別設於該等區段之上的第一區塊。該第二氧化物層設於該第一氧化物層上，且具有分別設於該等第一區塊之上的複數第二區塊。一堆疊結構包括依序堆疊之該突出部、該區段、該第一區塊及該第二區塊，該堆疊結構之臨界尺寸(critical dimension，CD)小於37奈米。
本揭露另一方面提供一種半導體結構的製造方法。該製造方法包括提供一堆疊結構，其中該堆疊結構包括依序堆疊之一氮化物層、一第一層、一停止層、一第二層及一第一氧化物層；形成一第三層於該第一氧化物層上；圖案化該第三層以得到一線條與間隔圖案(line-and-space pattern)，包括複數第一線與複數第一間隔；形成一第二氧化物層在該線條與間隔圖案上；去除在該等第一線上之該第二氧化物層；去除該等第一線以形成複數第二間隔；以及透過該等第二間隔而蝕刻該第一氧化物層、該第二層及該停止層，以形成複數第二線。
藉由上述之製造方法，包括依序堆疊之該突出部、該區段、該第一區塊及該第二區塊之堆疊結構的臨界尺寸及兩相鄰堆疊結構的臨界尺寸可以達到要求，且可實施後續的生產製程。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
100:堆疊結構
102:主動區
104:周邊區
110:氮化物層
120:第一層
130:停止層
132:基體
134:突出部
140:第二層
142:區段
150:第一氧化物層
152:第一區塊
160:第三層
160a:線條與間隔圖案
162:第一間隔
163:第一間隔
164:第一線
165:頂面
166:側壁
167:第一線
168:頂面
169:側壁
170:光阻層
170a:線條與間隔圖案
172:線段
174:線段
176:間距
178:線段
180:第二氧化物層
180a:區段
181:第二區塊
182:第二間隔
184:第二線
186:第三間隔
190:填充材料
192:正面
200:表面
302:步驟
304:步驟
306:步驟
308:步驟
310:步驟
312:步驟
314:步驟
316:步驟
400:堆疊結構
W1:線寬
W2:線寬
H1:高度
H2:高度
CD1:臨界尺寸
CD2:臨界尺寸
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。    圖1為流程圖，例示本揭露一些實施例之半導體裝置的製造方法；    圖2至12為示意圖，例示本揭露一些實施例之半導體裝置之製造方法的不同製造階段。
302:步驟
304:步驟
306:步驟
308:步驟
310:步驟
312:步驟
314:步驟
316:步驟

Claims (15)

  1. 一種半導體結構，包括：一氮化物層；一第一層，設於該氮化物層上；一停止層，設於該第一層上，其中該停止層具有一基體及設於該基體之上的複數突出部；一第二層，設於該停止層上，且具有分別設於該等突出部之上的複數區段；一第一氧化物層，設於該第二層上，且具有分別設於該等區段之上的第一區塊；以及一第二氧化物層，設於該第一氧化物層上，且具有分別設於該等第一區塊之上的複數第二區塊。
  2. 如請求項1所述的半導體結構，其中一堆疊結構包括依序堆疊之該突出部、該區段、該第一區塊及該第二區塊，該堆疊結構之臨界尺寸(critical dimension，CD)介於20至24奈米之間。
  3. 如請求項1所述的半導體結構，其中兩相鄰之堆疊結構之間之間隔的臨界尺寸介於11奈米至15奈米之間。
  4. 一種半導體結構的製造方法，包括：提供一堆疊結構，其中該堆疊結構包括依序堆疊之一氮化物層、一 第一層、一停止層、一第二層及一第一氧化物層；形成一第三層於該第一氧化物層上；圖案化該第三層以得到一線條與間隔圖案(line-and-space pattern)，包括複數第一線與複數第一間隔；形成一第二氧化物層在該線條與間隔圖案上；去除在該等第一線上之該第二氧化物層；去除該等第一線以形成複數第二間隔；以及透過該等第二間隔而蝕刻該第一氧化物層、該第二層及該停止層，以形成複數第二線。
  5. 如請求項4所述的製造方法，其中各該第二線之臨界尺寸(critical dimension，CD)實質上小於37奈米，形成於相鄰之二該第二線之間之各第三間隔的臨界尺寸(critical dimension，CD)介於11至15奈米之間。
  6. 如請求項4所述的製造方法，其中圖案化該第三層以得到該線條與間隔圖案之該步驟，包括：提供一光阻層於該第三層上；圖案化該光阻層；進行一第一蝕刻製程以去除該第三層之一部分；以及剝離該光阻層。
  7. 如請求項6所述的製造方法，其中圖案化該第三層之後，該第一氧化物層之部分顯露於該第一間隔。
  8. 如請求項7所述的製造方法，其中該第二氧化物層形成在各該第一線之一頂面和一側壁以及該第一氧化物層上，該第二氧化物層之厚度一致。
  9. 如請求項4所述的製造方法，另包括：形成一填充材料在該第二氧化物層上；去除在該等第一線上之該第二氧化物層時，同時去除在該等第一線上之該填充材料；以及去除該等第一線時，同時完全去除該填充材料。
  10. 如請求項9所述的製造方法，其中使用第二蝕刻製程來去除在該等第一線上之該第二氧化物層以及在該等第一線之上之該填充材料，該第二蝕刻製程包括使用四氟化碳(CF4)作為反應氣體。
  11. 如請求項9所述的製造方法，其中去除該等第一線以及該填充材料係以一灰化製程，該灰化製程包括使用氧氣(O2)作為反應氣體。
  12. 如請求項9所述的製造方法，其中形成在該等第一線之上之該填充材料的高度實質上小於形成在該等第一間隔內之該填充材料的高度。
  13. 如請求項4所述的製造方法，其中該第一氧化物層之部分顯露於該等第二間隔。
  14. 如請求項4所述的製造方法，其中該半導體結構具有一主動區及環繞該主動區之一周邊區，其中該等第二線以及該等第二間隔位於該主動區內。
  15. 如請求項4所述的製造方法，其中在該主動區內之該第一氧化物層的高度小於在該周邊區內之該第一氧化物層的高度，且該主動區內之該第三層的高度大於該周邊區內之該第三層的高度，如此一來該第三層之一上表面實質上係平面的。
TW107143681A 2018-10-17 2018-12-05 半導體結構及其製造方法 TWI688013B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/162,729 US10818508B2 (en) 2018-10-17 2018-10-17 Semiconductor structure and method for preparing the same
US16/162,729 2018-10-17

Publications (2)

Publication Number Publication Date
TWI688013B true TWI688013B (zh) 2020-03-11
TW202017061A TW202017061A (zh) 2020-05-01

Family

ID=70280917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107143681A TWI688013B (zh) 2018-10-17 2018-12-05 半導體結構及其製造方法

Country Status (3)

Country Link
US (1) US10818508B2 (zh)
CN (1) CN111063617B (zh)
TW (1) TWI688013B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610833B2 (en) * 2020-10-22 2023-03-21 Nanya Technology Corporation Conductive feature with non-uniform critical dimension and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
US20060211260A1 (en) * 2005-03-15 2006-09-21 Luan Tran Pitch reduced patterns relative to photolithography features
US20090291397A1 (en) * 2008-05-22 2009-11-26 Devilliers Anton Methods Of Forming Structures Supported By Semiconductor Substrates
US20140170853A1 (en) * 2012-12-14 2014-06-19 Lam Research Corporation Image reversal with ahm gap fill for multiple patterning

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162747A (en) * 1980-05-21 1981-12-14 Oki Electric Ind Co Ltd Mask for exposure to light
US5318687A (en) * 1992-08-07 1994-06-07 International Business Machines Corporation Low stress electrodeposition of gold for X-ray mask fabrication
US6762099B1 (en) * 2003-07-01 2004-07-13 Nanya Technology Corp. Method for fabricating buried strap out-diffusions of vertical transistor
TWI278043B (en) * 2006-05-12 2007-04-01 Nanya Technology Corp Method for fabricating self-aligned recessed-gate MOS transistor device
US20130299884A1 (en) * 2012-05-10 2013-11-14 Nanya Technology Corporation Memory device and method for manufacturing memory device
US8536635B1 (en) * 2012-05-11 2013-09-17 Nanya Technology Corp. Semiconductor structure and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
US20060211260A1 (en) * 2005-03-15 2006-09-21 Luan Tran Pitch reduced patterns relative to photolithography features
US20090291397A1 (en) * 2008-05-22 2009-11-26 Devilliers Anton Methods Of Forming Structures Supported By Semiconductor Substrates
US20140170853A1 (en) * 2012-12-14 2014-06-19 Lam Research Corporation Image reversal with ahm gap fill for multiple patterning

Also Published As

Publication number Publication date
US10818508B2 (en) 2020-10-27
CN111063617B (zh) 2022-07-26
US20200126806A1 (en) 2020-04-23
TW202017061A (zh) 2020-05-01
CN111063617A (zh) 2020-04-24

Similar Documents

Publication Publication Date Title
KR100880323B1 (ko) 플래시 메모리 소자의 제조 방법
US8288083B2 (en) Methods of forming patterned masks
KR100874433B1 (ko) 반도체 소자의 패턴 형성 방법
JP5236996B2 (ja) 介挿領域を有するスペーサマスクを用いた頻度の３倍化
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
CN108321079B (zh) 半导体结构及其形成方法
US8835314B2 (en) Method for fabricating semiconductor memory device
TWI549162B (zh) 半導體儲存裝置之圖案化結構及其製造方法
TWI815116B (zh) 半導體結構的製造方法
CN108206131B (zh) 半导体结构以及半导体结构的形成方法
US7585727B2 (en) Method for fabricating semiconductor device having bulb-shaped recess gate
CN108574010B (zh) 半导体结构及其形成方法
TWI688013B (zh) 半導體結構及其製造方法
US9548369B2 (en) Memory device and method of manufacturing the same
US11664234B2 (en) Semiconductor structure and fabrication method thereof
CN108573865B (zh) 半导体器件及其形成方法
CN111627808A (zh) 半导体结构及其形成方法
TWI532123B (zh) 記憶裝置及記憶裝置結構的製備方法
CN104064474B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
CN108074798B (zh) 一种自对准曝光半导体结构的制作方法
CN112614775A (zh) 半导体器件及其制造方法
US20240177995A1 (en) Semiconductor Patterning and Resulting Structures
CN107958868B (zh) 隔离结构的制造方法
KR20140088657A (ko) 반도체 소자의 패턴 구조물 형성 방법
TWI518743B (zh) 半導體裝置圖案化結構之製作方法