CN108573865B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN108573865B CN108573865B CN201710130943.XA CN201710130943A CN108573865B CN 108573865 B CN108573865 B CN 108573865B CN 201710130943 A CN201710130943 A CN 201710130943A CN 108573865 B CN108573865 B CN 108573865B
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- etching
- side wall
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 190
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 239000010410 layer Substances 0.000 claims abstract description 476
- 239000000463 material Substances 0.000 claims abstract description 155
- 238000005530 etching Methods 0.000 claims abstract description 127
- 239000011241 protective layer Substances 0.000 claims abstract description 100
- 230000004888 barrier function Effects 0.000 claims abstract description 59
- 230000008569 process Effects 0.000 claims description 143
- 239000007789 gas Substances 0.000 claims description 49
- 238000001312 dry etching Methods 0.000 claims description 23
- 125000006850 spacer group Chemical group 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 16
- 229910052731 fluorine Inorganic materials 0.000 claims description 10
- 239000011737 fluorine Substances 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 238000005137 deposition process Methods 0.000 claims description 7
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 5
- 229920002313 fluoropolymer Polymers 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 238000007517 polishing process Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 239000004215 Carbon black (E152) Substances 0.000 claims description 2
- 229930195733 hydrocarbon Natural products 0.000 claims description 2
- 150000002430 hydrocarbons Chemical class 0.000 claims description 2
- -1 SiOC Inorganic materials 0.000 claims 1
- 239000004811 fluoropolymer Substances 0.000 claims 1
- 210000002381 plasma Anatomy 0.000 description 24
- 238000000059 patterning Methods 0.000 description 8
- 239000002243 precursor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体器件及其形成方法，其中方法包括：提供待刻蚀材料层，所述待刻蚀材料层上具有若干相互分立的牺牲层，所述牺牲层的顶部表面具有刻蚀阻挡层，相邻牺牲层之间具有凹槽；在所述牺牲层和刻蚀阻挡层的侧壁形成侧墙；在所述刻蚀阻挡层和侧墙的顶部表面、以及凹槽中形成保护层；平坦化所述保护层、侧墙和刻蚀阻挡层直至暴露出牺牲层的顶部表面；平坦化所述保护层、侧墙和刻蚀阻挡层后，去除所述保护层和牺牲层；去除所述保护层和牺牲层后，以所述侧墙为掩膜刻蚀待刻蚀材料层。所述方法使得半导体器件中图案的性能得到提高。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在半导体衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。
自对准型双重构图(SADP)技术是一种重要的双重构图技术，进行自对准型双重构图的步骤包括：提供待刻蚀材料层；在待刻蚀材料层上形成牺牲材料层；通过光刻工艺对牺牲材料层进行构图，形成牺牲层；然后在牺牲层和待刻蚀材料层上沉积间隙侧壁材料层；刻蚀间隙侧壁材料层，在牺牲材料层的侧壁形成间隙侧壁；去除牺牲材料层，保留间隙侧壁；以间隙侧壁作为掩膜，对待刻蚀材料层进行刻蚀。
然而，现有技术中的构图工艺形成的半导体器件中图案的性能较差。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件中图案的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供待刻蚀材料层，所述待刻蚀材料层上具有若干相互分立的牺牲层，所述牺牲层的顶部表面具有刻蚀阻挡层，相邻牺牲层之间具有凹槽；在所述牺牲层和刻蚀阻挡层的侧壁形成侧墙；在所述刻蚀阻挡层和侧墙的顶部表面、以及凹槽中形成保护层；平坦化所述保护层、侧墙和刻蚀阻挡层直至暴露出牺牲层的顶部表面；平坦化所述保护层、侧墙和刻蚀阻挡层后，去除所述保护层和牺牲层；去除所述保护层和牺牲层后，以所述侧墙为掩膜刻蚀待刻蚀材料层。
可选的，所述保护层的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物。
可选的，形成所述侧墙的方法包括：在所述牺牲层和刻蚀阻挡层的侧壁、刻蚀阻挡层的顶部表面、以及待刻蚀材料层表面形成侧墙材料层；回刻蚀所述侧墙材料层，在所述牺牲层和刻蚀阻挡层的侧壁形成侧墙；所述半导体器件的形成方法还包括：回刻蚀所述侧墙材料层的工艺和形成所述保护层的工艺在同一工艺机台中进行；刻蚀阻挡层和侧墙的顶部表面的保护层与凹槽中的保护层连接。
可选的，回刻蚀所述侧墙材料层的工艺和形成所述保护层的工艺在同一干刻机台中进行。
可选的，形成所述保护层的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为30摄氏度～90摄氏度。
可选的，形成所述保护层的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～80摄氏度。
可选的，相邻牺牲层之间的距离为10纳米～40纳米；所述凹槽中的保护层和待刻蚀材料层之间具有第一空隙。
可选的，位于所述刻蚀阻挡层顶部表面的保护层的厚度为20纳米～100纳米。
可选的，所述凹槽内的保护层的顶部表面高于刻蚀阻挡层的顶部表面。
可选的，采用沉积工艺形成所述保护层；所述保护层与所述凹槽底部的待刻蚀材料层表面接触。
可选的，所述保护层的材料为无定形碳、二氧化硅或光阻材料。
可选的，所述刻蚀阻挡层的材料为SiON、SiOC或SiO2。
可选的，平坦化所述保护层、侧墙和刻蚀阻挡层的工艺包括回刻蚀工艺或化学机械研磨工艺。
可选的，在去除所述保护层的同时去除所述牺牲层。
可选的，去除所述保护层和所述牺牲层的工艺为干刻工艺。
可选的，还包括：去除所述保护层和所述牺牲层后，形成位于侧墙顶部表面的第一覆盖层，且第一覆盖层还延伸至暴露出待刻蚀材料层上；回刻蚀所述第一覆盖层和侧墙中的顶部区域后，去除所述第一覆盖层；去除第一覆盖层后，以侧墙为掩膜刻蚀所述待刻蚀材料层；形成所述第一覆盖层的工艺、以及去除所述保护层和牺牲层的工艺在同一干刻机台中进行。
可选的，形成所述第一覆盖层的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为30摄氏度～90摄氏度；或者，形成所述第一覆盖层的工艺包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～80摄氏度。
可选的，回刻蚀所述第一覆盖层和侧墙中的顶部区域的工艺、去除所述第一覆盖层的工艺、以及以侧墙为掩膜刻蚀所述待刻蚀材料层的工艺在同一干刻机台中进行。
可选的，还包括：去除所述保护层和所述牺牲层后，采用沉积工艺在所述待刻蚀材料层表面形成第二覆盖层，所述第二覆盖层还覆盖所述侧墙；平坦化所述第二覆盖层和侧墙中的顶部区域后，去除所述第二覆盖层；去除所述第二覆盖层后，以侧墙为掩膜刻蚀所述待刻蚀材料层。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，形成侧墙后，在所述刻蚀阻挡层和侧墙的顶部表面、以及所述凹槽中形成保护层。然后平坦化所述保护层、侧墙和刻蚀阻挡层以去除刻蚀阻挡层。由于在凹槽中的保护层的底部表面低于牺牲层的顶部表面，因此在平坦化所述保护层、侧墙和刻蚀阻挡层的过程中，所述保护层能够保护待刻蚀材料层的表面，避免刻蚀材料层的表面受到损伤。因而在去除牺牲层和保护层后，侧墙两侧的待刻蚀材料层表面的高度差减小。进而使得以所述侧墙为掩膜刻蚀待刻蚀材料层后形成的目标层中凹陷的高度差异较小，从而提高了半导体器件中图案的性能。
附图说明
图1至图4是一种半导体器件形成过程的结构示意图；
图5至图13是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
图1至图4是一种半导体器件的形成过程的结构示意图。
参考图1，提供待刻蚀材料层100；在待刻蚀材料层100上形成具有图案的牺牲层110，所述牺牲层110的顶部表面具有刻蚀阻挡层120；在牺牲层110的侧壁形成侧墙121。
参考图2，形成侧墙121后，去除刻蚀阻挡层120(参考图1)。
参考图3，去除刻蚀阻挡层120(参考图1)后，去除牺牲层110(参考图2)。
参考图4，去除牺牲层110(参考图2)后，以侧墙121为掩膜刻蚀待刻蚀材料层100(参考图3)，形成目标层101。
然而，上述方法形成的半导体器件中图案的性能较差，表现在：目标层101中凹陷的深度的一致性较差，经研究发现，原因在于：
形成所述牺牲层110和刻蚀阻挡层120的方法包括：在所述待刻蚀材料层100上形成牺牲材料层；在所述牺牲材料层上形成刻蚀阻挡材料层；在所述刻蚀阻挡材料层上形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜刻蚀所述刻蚀阻挡材料层和牺牲材料层直至暴露出待刻蚀材料层100的表面，形成牺牲层110和刻蚀阻挡层120。所述刻蚀阻挡层120对应所述刻蚀阻挡材料层。所述刻蚀阻挡层120用于保护牺牲层110的顶部表面。所述刻蚀阻挡材料层的作用包括：形成所述图形化的光刻胶层包括曝光工艺；在所述曝光工艺中，所述刻蚀阻挡材料层用作底部抗反射层，以提高曝光工艺的精度。
刻蚀去除所述刻蚀阻挡层120。在刻蚀去除所述刻蚀阻挡层120的过程中，侧墙121一侧的待刻蚀材料层100暴露在去除刻蚀阻挡层120的刻蚀环境中。因此在去除所述刻蚀阻挡层120的过程中，会损耗部分待刻蚀材料层100，使得牺牲层110暴露出的待刻蚀材料层100表面低于牺牲层110覆盖的待刻蚀材料层100表面。去除牺牲层110后，侧墙121两侧的待刻蚀材料层100的表面高度存在较大差异。以侧墙121为掩膜刻蚀待刻蚀材料层100后，导致目标层101中凹陷的深度具有较大的差异，如目标层101中的凹陷包括第一凹陷和第二凹陷，第一凹陷的深度h1大于第二凹陷的深度h2。导致目标层101中凹陷的深度的一致性较差，从而导致半导体器件中图案的性能较差。
在此基础上，本发明还提供一种半导体器件的形成方法，包括：提供待刻蚀材料层，所述待刻蚀材料层上具有若干相互分立的牺牲层，所述牺牲层的顶部表面具有刻蚀阻挡层，相邻牺牲层之间具有凹槽；在所述牺牲层和刻蚀阻挡层的侧壁形成侧墙；在所述刻蚀阻挡层和侧墙的顶部表面、以及凹槽中形成保护层；平坦化所述保护层、侧墙和刻蚀阻挡层直至暴露出牺牲层的顶部表面；平坦化所述保护层、侧墙和刻蚀阻挡层后，去除所述保护层和牺牲层；去除所述保护层和牺牲层后，以所述侧墙为掩膜刻蚀待刻蚀材料层。
所述方法中，形成侧墙后，在所述刻蚀阻挡层和侧墙的顶部表面、以及所述凹槽中形成保护层。然后平坦化所述保护层、侧墙和刻蚀阻挡层以去除刻蚀阻挡层。由于在凹槽中的保护层的底部表面低于牺牲层的顶部表面，因此在平坦化所述保护层、侧墙和刻蚀阻挡层的过程中，所述保护层能够保护待刻蚀材料层的表面，避免刻蚀材料层的表面受到损伤。因而在去除牺牲层和保护层后，侧墙两侧的待刻蚀材料层表面的高度差减小。进而使得以所述侧墙为掩膜刻蚀待刻蚀材料层后形成的目标层中凹陷的高度差异较小，从而提高了半导体器件中图案的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图13是本发明一实施例中半导体器件形成过程的结构示意图。
参考图5，提供待刻蚀材料层200，所述待刻蚀材料层200上具有若干相互分立的牺牲层210，所述牺牲层210的顶部表面具有刻蚀阻挡层220，相邻牺牲层210之间具有凹槽。
所述待刻蚀材料层200为后续需要刻蚀的材料层。所述待刻蚀材料层200可以为单层或多层堆叠结构。
所述待刻蚀材料层200的材料可以为半导体材料，如硅、锗或锗化硅，这里不再一一举例。本实施例中，所述待刻蚀材料层200为硅。
所述待刻蚀材料层200中还可以形成有半导体结构，如PMOS晶体管、NMOS晶体管、电阻或电容。
所述牺牲层210的材料为多晶硅、无定型碳、氧化硅或氮化硅。所述牺牲层210的材料和后续形成的侧墙的材料不同。在后续去除牺牲层210的过程中，牺牲层210相对于侧墙具有较高的刻蚀选择比，具体的，在后续去除牺牲层210的过程中，牺牲层210相对于侧墙的刻蚀选择比值大于等于10，如10、20、30或50。
所述刻蚀阻挡层220的材料为SiON、SiOC或SiO2。所述刻蚀阻挡层220的材料和牺牲层210的材料不同。
形成所述刻蚀阻挡层220和牺牲层210的方法包括：在所述待刻蚀材料层200上形成牺牲材料层(未图示)；在所述牺牲材料层上形成刻蚀阻挡材料层；在所述刻蚀阻挡材料层上形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜刻蚀所述刻蚀阻挡材料层和牺牲材料层直至暴露出待刻蚀材料层200，形成所述刻蚀阻挡层220和牺牲层210。
所述刻蚀阻挡层220对应所述刻蚀阻挡材料层。所述刻蚀阻挡层220用于保护牺牲层210的顶部表面。
所述刻蚀阻挡材料层的作用包括：形成所述图形化的光刻胶层包括曝光工艺；在所述曝光工艺中，所述刻蚀阻挡材料层用作底部抗反射层，以提高曝光工艺的精度。
接着，在所述牺牲层210和刻蚀阻挡层220的侧壁形成侧墙。
下面参考图6和图7具体介绍形成侧墙的过程。
参考图6，在所述牺牲层210的侧壁表面、刻蚀阻挡层220的顶部表面和侧壁表面、以及待刻蚀材料层200表面形成侧墙材料层230。
所述侧墙材料层230用于形成侧墙。
所述侧墙材料层230的材料为二氧化硅、氮化硅或不定形硅。所述侧墙材料层230和牺牲层210的材料不同。且所述侧墙材料层230和后续形成的保护层的材料不同。
形成侧墙材料层的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚大气压化学气相沉积工艺。本实施例中，形成所述侧墙材料层的工艺为原子层沉积工艺。
参考图7，回刻蚀所述侧墙材料层230直至暴露出刻蚀阻挡层220的顶部表面和待刻蚀材料层200表面，在所述牺牲层210和刻蚀阻挡层220的侧壁形成侧墙231。
接着，在所述刻蚀阻挡层220和侧墙231的顶部表面、以及所述凹槽中形成保护层。
参考图8，形成保护层240，且形成所述保护层240的工艺和回刻蚀所述侧墙材料层230的工艺在同一工艺机台中进行，保护层240位于刻蚀阻挡层220和侧墙231的顶部表面、以及所述凹槽中，刻蚀阻挡层220和侧墙231的顶部表面的保护层240与凹槽中的保护层240连接。
具体的，形成所述保护层240的工艺和回刻蚀所述侧墙材料层230的工艺在同一干刻机台中进行。
形成所述保护层240的步骤包括：在干刻机台中通入用于形成保护层240的前驱体气体；等离子体化所述前驱体气体；所述等离子体化的前驱体气体吸附在刻蚀阻挡层220和侧墙231的顶部表面后，所述等离子体化的前驱体气体之间发生化学反应，形成所述保护层240。
随着半导体器件的特征尺寸不断减小，相邻牺牲层210之间的距离不断减小。在一个实施例中，相邻牺牲层210之间的距离为10纳米～40纳米。在此情况下，在形成所述保护层240的过程中，等离子体化的所述前驱体气体较难进入相邻牺牲层210之间凹槽中，因此凹槽中的保护层240和待刻蚀材料层200之间容易形成第一空隙241。
所述凹槽中的保护层240和待刻蚀材料层200之间具有第一空隙241的好处包括：后续容易去除保护层240，因此对待刻蚀材料层200表面的刻蚀损伤降低。
在其它实施例中，所述保护层240位于刻蚀阻挡层220和侧墙231的顶部表面、以及暴露出的待刻蚀材料层200表面。
本实施例中，所述保护层240的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物。
在干刻机台中形成保护层240采用的等离子体化源功率需要选择合适的范围。若所述等离子体化源功率过低，导致等离子体的密度较低，等离子体之间不易发生反应。且所述等离子体化源功率的数值要求相对较大，使得等离子体较快发生反应，形成的保护层240容易横跨在相邻的刻蚀阻挡层220上，同时，使得形成所述保护层240的效率较高。
在一个实施例中，形成所述保护层240的工艺参数包括：碳氟基气体(CxFy)、碳氢氟基气体(CxHzFy)、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为30摄氏度～90摄氏度。
提供离子体化源功率的设备采用的频率比提供偏置功率的设备采用的频率高。碳氟基气体、碳氢氟基气体、Cl2和Ar被等离子体化需要较高的频率。而离子体化源功率对用的频率能够满足碳氟基气体、碳氢氟基气体、Cl2和Ar被等离子体化的需要。故设置偏置功率为0瓦。其次，偏置功率为0瓦，使得碳氟基气体、碳氢氟基气体、Cl2和Ar被等离子体化后形成的等离子体不易刻蚀阻挡层220和侧墙231。
在另一个实施例中，形成所述保护层240的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～80摄氏度。
所述偏置功率为10瓦、20瓦、50瓦、100瓦、200瓦、300瓦、400瓦或500瓦。
在形成所述保护层240的过程中，当采用的气体包括CH4和N2时，CH4被等离子体化需要较高的频率，N2被等离子体化需要较低的频率。提供离子体化源功率的设备采用的频率比提供偏置功率的设备采用的频率高。故等离子体化源功率主要用于等离子体化CH4，偏置功率主要用于等离子体化N2。
本实施例中，位于所述刻蚀阻挡层220顶部表面的保护层240的厚度为20纳米～100纳米。选择此范围的意义在于：若所述保护层240的厚度过厚，第一空隙241上的保护层240的重力过大，第一空隙241上的保护层240容易崩断；若所述刻蚀阻挡层220顶部表面的保护层240的厚度过小，所述保护层240不易横跨在相邻的刻蚀阻挡层220上，且保护层240表面的平坦性较差。
本实施例中，所述凹槽内的保护层240的顶部表面高于刻蚀阻挡层220的顶部表面。
需要说明的是，本实施例中，形成所述保护层240的工艺和回刻蚀所述侧墙材料层230的工艺在同一工艺机台中进行，因此回刻蚀所述侧墙材料层230后，无需更换机台就能够进行形成保护层240的步骤，使得工艺得到简化。
需要说明的是，在其它实施例中，形成所述保护层的工艺和回刻蚀所述侧墙材料层的工艺也可以在不同的工艺机台中进行。
参考图9，平坦化所述保护层240、侧墙231和刻蚀阻挡层220(参考图8)直至暴露出牺牲层210的顶部表面。
平坦化所述保护层240、侧墙231和刻蚀阻挡层220的工艺包括回刻蚀工艺或化学机械研磨工艺。
本实施例中，平坦化所述保护层240、侧墙231和刻蚀阻挡层220的工艺为回刻蚀工艺，好处包括：在回刻蚀所述保护层240、侧墙231和刻蚀阻挡层220的过程中，避免保护层240承受较大的压力，避免保护层240形变过大或发生崩断。
由于凹槽中的保护层240的底部表面低于牺牲层210的顶部表面，因此在平坦化所述保护层240、侧墙231和刻蚀阻挡层220的过程中，凹槽中的保护层240能够保护待刻蚀材料层200的表面，避免刻蚀材料层200的表面受到损伤。
本实施例中，回刻蚀所述保护层240、侧墙231和刻蚀阻挡层220的工艺、以及形成保护层240的工艺在同一干刻机台中进行。因此形成所述保护层240后，无需更换机台就能够进行回刻蚀所述保护层240、侧墙231和刻蚀阻挡层220的步骤，使得工艺得到简化。
参考图10，平坦化所述保护层240、侧墙231和刻蚀阻挡层220(参考图8)后，去除所述保护层240(参考图9)和牺牲层210(参考图9)。
去除保护层240的工艺为湿法刻蚀工艺、干法刻蚀工艺或者湿法刻蚀工艺和干法刻蚀工艺的结合。
在去除保护层240的过程中，保护层240相对于侧墙231的刻蚀选择比值为10～100。
去除牺牲层210的工艺为湿法刻蚀工艺、干法刻蚀工艺或者湿法刻蚀工艺和干法刻蚀工艺的结合。
在去除牺牲层210的过程中，牺牲层210相对于侧墙231的刻蚀选择比值为10～100。
本实施例中，在去除所述保护层240的同时去除所述牺牲层210，使得工艺得到简化。在其它实施例中，去除牺牲层后，去除保护层；或者，去除保护层后，去除牺牲层。
本实施例中，采用干法刻蚀工艺去除牺牲层210和保护层240。
本实施例中，去除牺牲层210和保护层240的工艺、以及回刻蚀所述保护层240、侧墙231和刻蚀阻挡层220的工艺在同一干刻机台中进行。因此，回刻蚀所述保护层240、侧墙231和刻蚀阻挡层220后，无需更换机台就可以进行去除牺牲层210和保护层240的步骤，使得工艺得到简化。
在其它实施例中，去除牺牲层和保护层的工艺、以及平坦化所述保护层、侧墙和刻蚀阻挡层的工艺在不同的机台中进行。
由于在平坦化所述保护层240、侧墙231和刻蚀阻挡层220的过程中，保护层240能够保护待刻蚀材料层200的表面，因此去除牺牲层210和保护层240后，侧墙231两侧的待刻蚀材料层200表面的高度差减小。
需要说明的是，在一个实施例中，平坦化所述保护层240、侧墙231和刻蚀阻挡层220的过程中，对保护层240的刻蚀速率大于对刻蚀阻挡层220的刻蚀速率。在此情况下，当平坦化所述保护层240和刻蚀阻挡层220至暴露出牺牲层210的顶部表面时，侧墙231一侧的保护层240的顶部表面低于牺牲层210的顶部表面。在平坦化低于牺牲层210的顶部表面的保护层240的过程中，容易对侧墙231中靠近保护层240的区域也有一定的损耗，使得侧墙231的顶部表面的平坦性较差。
图11至图13是为提高侧墙231顶部表面的平坦性而进行的步骤。
参考图11，去除所述保护层240(参考图9)和所述牺牲层210(参考图9)后，形成位于侧墙231顶部表面的第一覆盖层250，且第一覆盖层250还延伸至暴露出待刻蚀材料层200上，形成所述第一覆盖层250的工艺、以及去除所述保护层240和牺牲层210的工艺在同一干刻机台中进行。
本实施例中，相邻侧墙231之间的距离为5纳米～30纳米，所述第一覆盖层250和待刻蚀材料层200之间具有第二空隙251。
在其它实施例中，第一覆盖层覆盖侧墙和待刻蚀材料层的表面。
本实施例中，去除所述保护层240和所述牺牲层210的工艺、以及形成第一覆盖层250的工艺在同一干刻机台中进行。因此，去除所述保护层240和所述牺牲层210后，无需更换机台就能够进行形成第一覆盖层250的步骤，使得工艺得到简化。
在其它实施例中，形成所述第一覆盖层的工艺、以及去除保护层和牺牲层的工艺不在一个机台中进行。
在一个实施例中，形成所述第一覆盖层250的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为30摄氏度～90摄氏度。
在另一个实施例中，形成所述第一覆盖层250的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～80摄氏度。
参考图12，平坦化所述第一覆盖层250和侧墙231中的顶部区域。
平坦化所述第一覆盖层250和侧墙231中的顶部区域的工艺为化学机械研磨工艺或回刻蚀工艺。
本实施例中，平坦化所述第一覆盖层250和侧墙231中的顶部区域的工艺为回刻蚀工艺，且回刻蚀所述第一覆盖层250和侧墙231中的顶部区域的工艺、以及形成第一覆盖层250的工艺在同一干刻机台中进行。因此，使得形成第一覆盖层250后，无需更换机台就能够进行回刻蚀所述第一覆盖层250和侧墙231中的顶部区域的步骤，使得工艺得到简化。
在其它实施例中，平坦化所述第一覆盖层和侧墙中的顶部区域采用的机台和形成第一覆盖层的机台不同。
平坦化所述第一覆盖层250和侧墙231中的顶部区域后，剩余的侧墙231的顶部表面较为平坦。
参考图13，平坦化所述第一覆盖层250和侧墙231中的顶部区域后，去除所述第一覆盖层250。
去除所述第一覆盖层250的工艺为湿法刻蚀工艺或干法刻蚀工艺。
本实施例中，去除所述第一覆盖层250的工艺为干法刻蚀工艺，且去除第一覆盖层250的工艺、以及平坦化所述第一覆盖层250和侧墙231中的顶部区域的工艺在同一干刻机台中进行。因此，平坦化所述第一覆盖层250和侧墙231中的顶部区域后，无需更换机台就能够进行去除所述第一覆盖层250的步骤，使得工艺得到简化。
在其它实施例中，平坦化所述第一覆盖层和侧墙中的顶部区域的工艺、以及去除所述第一覆盖层的工艺不在同一机台中进行。
本实施例中，去除第一覆盖层250后，以侧墙231为掩膜刻蚀所述待刻蚀材料层200，使待刻蚀材料层200形成目标层。
本实施例中，去除第一覆盖层250的工艺、以及以侧墙231为掩膜刻蚀所述待刻蚀材料层200的工艺在同一干刻机台中进行。使得去除第一覆盖层250后，无需更换机台就能够进行以侧墙231为掩膜刻蚀所述待刻蚀材料层200的步骤，使得工艺得到简化。
由于平坦化所述第一覆盖层250和侧墙231中的顶部区域后，侧墙231的顶部表面较为平坦，使得相邻侧墙231的形貌较为一致。相邻侧墙231之间具有开口，所述开口的顶部区域的尺寸较为一致。因此，在以侧墙231为掩膜刻蚀待刻蚀材料层200的过程中，进入不同开口的刻蚀气体的含量较为一致，提高了对刻蚀材料层200刻蚀的程度的一致性。
需要说明的是，在其它实施例中，为提高侧墙顶部表面的平坦性的步骤包括：去除所述保护层和所述牺牲层后，在所述待刻蚀材料层表面形成第二覆盖层，所述第二覆盖层还覆盖所述侧墙；平坦化所述第二覆盖层和侧墙中的顶部区域后，去除所述第二覆盖层。去除所述第二覆盖层后，以侧墙为掩膜刻蚀所述待刻蚀材料层，使待刻蚀材料层形成目标层。
形成所述第二覆盖层的工艺为沉积工艺或旋涂工艺。
所述第二覆盖层的材料为无定形碳、二氧化硅或光阻材料。
在其它实施例中，去除所述保护层和牺牲层后，直接以侧墙为掩膜刻蚀待刻蚀材料层，使待刻蚀材料层形成目标层。
由于去除牺牲层210和保护层240后，侧墙231两侧的待刻蚀材料层200的表面的高度差减小，因此使得以所述侧墙231为掩膜刻蚀待刻蚀材料层200后形成的目标层中凹陷的高度差异较小，从而提高了半导体器件中图案的性能。
本实施例还提供一种采用上述方法形成的半导体器件。
本发明另一实施例还提供一种半导体器件的形成方法，本实施例和前一实施例的区别在于：形成侧墙后，采用沉积工艺形成所述保护层；所述保护层与所述凹槽底部的待刻蚀材料层表面接触。关于本实施例和前一实施例相同的部分不再详述。
所述保护层的材料为无定形碳、二氧化硅或光阻材料。所述保护层的材料和刻蚀阻挡层的材料不同，且所述保护层的材料和侧墙的材料不同。
本实施例还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体器件的形成方法，其特征在于，包括：
提供待刻蚀材料层，所述待刻蚀材料层上具有若干相互分立的牺牲层，所述牺牲层的顶部表面具有刻蚀阻挡层，相邻牺牲层之间具有凹槽；
在所述牺牲层和刻蚀阻挡层的侧壁形成侧墙，形成所述侧墙的方法包括：在所述牺牲层和刻蚀阻挡层的侧壁、刻蚀阻挡层的顶部表面，以及待刻蚀材料层表面形成侧墙材料层；回刻蚀所述侧墙材料层，在所述牺牲层和刻蚀阻挡层的侧壁形成侧墙；
在所述刻蚀阻挡层和侧墙的顶部表面，以及凹槽中形成保护层；
平坦化所述保护层、侧墙和刻蚀阻挡层直至暴露出牺牲层的顶部表面；
平坦化所述保护层、侧墙和刻蚀阻挡层后，去除所述保护层和牺牲层；
去除所述保护层和牺牲层后，以所述侧墙为掩膜刻蚀待刻蚀材料层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，
所述半导体器件的形成方法还包括：回刻蚀所述侧墙材料层的工艺和形成所述保护层的工艺在同一工艺机台中进行；刻蚀阻挡层和侧墙的顶部表面的保护层与凹槽中的保护层连接。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，回刻蚀所述侧墙材料层的工艺和形成所述保护层的工艺在同一干刻机台中进行。
5.根据权利要求4所述的半导体器件的形成方法，其特征在于，形成所述保护层的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为30摄氏度～90摄氏度。
6.根据权利要求4所述的半导体器件的形成方法，其特征在于，形成所述保护层的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～80摄氏度。
7.根据权利要求3所述的半导体器件的形成方法，其特征在于，相邻牺牲层之间的距离为10纳米～40纳米；所述凹槽中的保护层和待刻蚀材料层之间具有第一空隙。
8.根据权利要求3所述的半导体器件的形成方法，其特征在于，位于所述刻蚀阻挡层顶部表面的保护层的厚度为20纳米～100纳米。
9.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述凹槽内的保护层的顶部表面高于刻蚀阻挡层的顶部表面。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，采用沉积工艺形成所述保护层；所述保护层与所述凹槽底部的待刻蚀材料层表面接触。
11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述保护层的材料为无定形碳、二氧化硅或光阻材料。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述刻蚀阻挡层的材料为SiON、SiOC或SiO2。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，平坦化所述保护层、侧墙和刻蚀阻挡层的工艺包括回刻蚀工艺或化学机械研磨工艺。
14.根据权利要求1所述的半导体器件的形成方法，其特征在于，在去除所述保护层的同时去除所述牺牲层。
15.根据权利要求1所述的半导体器件的形成方法，其特征在于，去除所述保护层和所述牺牲层的工艺为干刻工艺。
16.根据权利要求15所述的半导体器件的形成方法，其特征在于，还包括：去除所述保护层和所述牺牲层后，形成位于侧墙顶部表面的第一覆盖层，且第一覆盖层还延伸至暴露出待刻蚀材料层上；回刻蚀所述第一覆盖层和侧墙中的顶部区域后，去除所述第一覆盖层；去除第一覆盖层后，以侧墙为掩膜刻蚀所述待刻蚀材料层；形成所述第一覆盖层的工艺，以及去除所述保护层和牺牲层的工艺在同一干刻机台中进行。
17.根据权利要求16所述的半导体器件的形成方法，其特征在于，形成所述第一覆盖层的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为30摄氏度～90摄氏度；或者，形成所述第一覆盖层的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～80摄氏度。
18.根据权利要求16所述的半导体器件的形成方法，其特征在于，回刻蚀所述第一覆盖层和侧墙中的顶部区域的工艺、去除所述第一覆盖层的工艺，以及以侧墙为掩膜刻蚀所述待刻蚀材料层的工艺在同一干刻机台中进行。
19.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：去除所述保护层和所述牺牲层后，采用沉积工艺在所述待刻蚀材料层表面形成第二覆盖层，所述第二覆盖层还覆盖所述侧墙；平坦化所述第二覆盖层和侧墙中的顶部区域后，去除所述第二覆盖层；去除所述第二覆盖层后，以侧墙为掩膜刻蚀所述待刻蚀材料层。
20.一种根据权利要求1至19任意一项方法形成的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710130943.XA CN108573865B (zh) | 2017-03-07 | 2017-03-07 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710130943.XA CN108573865B (zh) | 2017-03-07 | 2017-03-07 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108573865A CN108573865A (zh) | 2018-09-25 |
| CN108573865B true CN108573865B (zh) | 2020-06-09 |
Family
ID=63577139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710130943.XA Active CN108573865B (zh) | 2017-03-07 | 2017-03-07 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108573865B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111834212B (zh) * | 2019-04-23 | 2023-05-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111106008B (zh) * | 2019-12-09 | 2022-06-10 | 福建福顺微电子有限公司 | 一种平坦化反刻方法 |
| CN113851376B (zh) * | 2020-06-28 | 2024-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124161A (zh) * | 2013-04-23 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 栅极侧壁层的形成方法 |
| CN104124143A (zh) * | 2013-04-23 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 栅极侧壁层的形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8029688B2 (en) * | 2008-01-07 | 2011-10-04 | Samsung Electronics Co., Ltd. | Method of fine patterning semiconductor device |
-
2017
- 2017-03-07 CN CN201710130943.XA patent/CN108573865B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124161A (zh) * | 2013-04-23 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 栅极侧壁层的形成方法 |
| CN104124143A (zh) * | 2013-04-23 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 栅极侧壁层的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108573865A (zh) | 2018-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10768526B2 (en) | Method of forming patterns | |
| KR101992569B1 (ko) | 반복적인 셀프얼라인 패터닝 | |
| JP4619839B2 (ja) | パターン形成方法 | |
| CA2843399C (en) | Improved sidewall image transfer process | |
| CN108321079B (zh) | 半导体结构及其形成方法 | |
| US20110294075A1 (en) | Patterning method | |
| TW201630045A (zh) | 製造方法與圖案化方法 | |
| KR20080113857A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| CN108206131B (zh) | 半导体结构以及半导体结构的形成方法 | |
| CN107731666B (zh) | 双重图形化的方法 | |
| TWI815116B (zh) | 半導體結構的製造方法 | |
| CN108573865B (zh) | 半导体器件及其形成方法 | |
| CN114823295A (zh) | 一种半导体器件的制造方法 | |
| TW201505071A (zh) | 半導體自對準圖案化之方法 | |
| US9095995B2 (en) | Method of forming multiple patterning spacer structures | |
| CN110010447B (zh) | 半导体器件及其形成方法 | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| CN107785252B (zh) | 双重图形化的方法 | |
| KR100816210B1 (ko) | 반도체 장치 형성 방법 | |
| CN112951718A (zh) | 半导体结构及其形成方法 | |
| US9281209B1 (en) | Method for fabricating semiconductor device | |
| US8329522B2 (en) | Method for fabricating semiconductor device | |
| CN112670168B (zh) | 半导体结构的形成方法、晶体管 | |
| US20230245890A1 (en) | Pitch Scaling in Microfabrication | |
| KR101073135B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |