CN104124143A - 栅极侧壁层的形成方法 - Google Patents
栅极侧壁层的形成方法 Download PDFInfo
- Publication number
- CN104124143A CN104124143A CN201310143277.5A CN201310143277A CN104124143A CN 104124143 A CN104124143 A CN 104124143A CN 201310143277 A CN201310143277 A CN 201310143277A CN 104124143 A CN104124143 A CN 104124143A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- semiconductor substrate
- formation method
- core texture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 81
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 230000008021 deposition Effects 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 238000003701 mechanical milling Methods 0.000 claims description 3
- 229910003465 moissanite Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 18
- 238000000151 deposition Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 202
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 18
- 238000005229 chemical vapour deposition Methods 0.000 description 16
- 229910052799 carbon Inorganic materials 0.000 description 14
- 239000007789 gas Substances 0.000 description 10
- 150000002430 hydrocarbons Chemical class 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 229910021386 carbon form Inorganic materials 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000007792 gaseous phase Substances 0.000 description 4
- 229930195733 hydrocarbon Natural products 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000001273 butane Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- IJDNQMDRQITEOD-UHFFFAOYSA-N n-butane Chemical compound CCCC IJDNQMDRQITEOD-UHFFFAOYSA-N 0.000 description 2
- OFBQJSOFQDEBGM-UHFFFAOYSA-N n-pentane Natural products CCCCC OFBQJSOFQDEBGM-UHFFFAOYSA-N 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000001294 propane Substances 0.000 description 2
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 2
- 125000004805 propylene group Chemical group [H]C([H])([H])C([H])([*:1])C([H])([H])[*:2] 0.000 description 2
- MWWATHDPGQKSAR-UHFFFAOYSA-N propyne Chemical compound CC#C MWWATHDPGQKSAR-UHFFFAOYSA-N 0.000 description 2
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- 208000034189 Sclerosis Diseases 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 125000003963 dichloro group Chemical group Cl* 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000001936 parietal effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本申请公开了一种栅极侧壁层的形成方法。该形成方法包括以下步骤：在半导体衬底上形成核心结构，核心结构的上表面具有掩膜层；在半导体衬底上沉积侧壁层，并刻蚀侧壁层使得侧壁层位于核心结构的两侧；在半导体衬底上沉积形成牺牲层，并对牺牲层进行刻蚀直至露出掩膜层的上表面；选择性刻蚀去除掩膜层；以及去除牺牲层及核心结构，形成栅极侧壁层。由于在掩膜层的刻蚀去除过程中，半导体衬底及侧壁层的上表面均覆盖有牺牲层，所以在刻蚀过程中不会对半导体衬底及侧壁层造成损伤，也就避免了现有技术中存在的侧壁层高度降低，在去除侧壁层中间的牺牲层后出现半导体衬底位于侧壁层两侧的刻蚀深度呈奇偶不同、深度不均一的情况。
Description
技术领域
本申请涉及半导体制造技术领域，具体而言，涉及一种栅极侧壁层的形成方法。
背景技术
目前，伴随着半导体制造技术的发展，为了使半导体器件达到更快的运算速度、更大的数据存储量，晶片朝向更高的元件密度、高集成度方向发展，栅极宽度的最小特征尺寸已经达到45nm，甚至更小。侧壁层的形成质量会对器件的性能产生较大的影响，如何形成高质量的侧壁层是半导体制造工艺中备受关注的问题。
现有技术中，对于衬底上形成的精细图案，一般采用自对准双图案（SADP，self-aligneddouble patterning）技术。现有采用SADP技术形成精细图案的方法主要包括以下步骤：
如图1a至1e所示，在半导体衬底30’上依次沉淀核心结构层、掩膜层，并图案化掩膜层20’，图案化的掩膜层20’宽度用于定义精细图案的间隔，以图案化的掩膜层20’为掩膜，刻蚀核心结构层形成核心结构10’，图1a示出了半导体衬底上形成的上表面具有掩膜层的核心结构的剖面结构示意图。然后，在核心结构10’表面以及显露出的半导体衬底30’表面沉淀侧壁层40’，即形成了如图1b所示的结构，并各向异性刻蚀侧壁层40’，即形成了如图1c所示的结构，使得经过刻蚀的侧壁层40’位于核心结构10’的两侧，其宽度为精细图案的线宽。湿法去除核心结构10’，即形成了如图1d所示的结构，以刻蚀后的侧壁层40’为掩膜，对半导体衬底进行刻蚀，形成精细图案。
具体地，侧壁层40’的形成包括以下步骤，以图案化的掩膜层20’（也包括在光阻胶层下设置其他功能掩膜层的情况）为掩膜，刻蚀核心结构层形成核心结构10’，在上端仍存在掩膜层20’的核心结构10’上面沉积侧壁层40’，各向异性刻蚀侧壁层40’，使得经过刻蚀的侧壁层40’位于核心结构10’的两侧。在接下来的步骤中，需要将核心结构10’上面的掩膜层20’去除，然后去除位于侧壁层40’中间的核心结构10’。但是在去除掩膜层20’的过程中同时会对核心结构10’两侧的侧壁层40’及裸露的半导体衬底30’造成损伤，如图1e所示，一方面，会造成侧壁层40’高度降低，另一方面，在去除侧壁层40’中间的核心结构10’后会出现半导体衬底30’位于侧壁层40’两侧的刻蚀深度呈奇偶不同深度不均一的情况，即覆盖有核心结构10’的半导体衬底30’部分刻蚀深度浅，裸露的半导体衬底30’部分50’刻蚀深度大。这两方面问题的存在将直接影响半导体器件性能。
发明内容
本申请旨在提供一种栅极侧壁层的形成方法，以解决现有技术中由于核心结构上面的掩膜去除过程中对栅极侧壁层及裸露的半导体衬底造成损伤的技术问题。
本申请提供的栅极侧壁层的形成方法包括以下步骤：在半导体衬底上形成核心结构，核心结构的上表面具有掩膜层；沉积侧壁层后，刻蚀去除核心结构上表面及衬底上的侧壁层；沉积形成牺牲层，并对牺牲层进行刻蚀直至露出掩膜层的上表面；刻蚀去除掩膜层；以及刻蚀去除牺牲层及核心结构，形成栅极侧壁层。
由于在掩膜层的刻蚀去除过程中，半导体衬底及侧壁层的上表面均覆盖有牺牲层，所以在刻蚀过程中不会对半导体衬底及侧壁层造成损伤，也就避免了现有技术中存在的侧壁层高度降低，在去除侧壁层中间的牺牲层后出现半导体衬底位于侧壁层两侧的刻蚀深度呈奇偶不同、深度不均一的情况。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施方式及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1a示出了现有技术中半导体衬底上形成的上表面具有掩膜层的核心结构的剖面结构示意图；
图1b示出了根据图1a的结构沉淀侧壁层后的剖面结构示意图；
图1c示出了对图1b中的结构进行侧壁层各向异性刻蚀后的剖面结构示意图；
图1d示出了对图1c中的结构进行掩膜层去除后的剖面结构示意图；
图1e示出了对图1d中的结构进行核心结构去除后的剖面结构示意图；
图2示出了根据本申请实施方式的栅极侧壁层的形成工艺流程图；
图3a示出了根据本申请实施方式的半导体衬底上形成的上表面具有掩膜层的核心结构的剖面结构示意图，且核心结构与衬底之间还设置有刻蚀阻挡层；
图3b示出了对图3a中的结构进行沉淀侧壁层后的剖面结构示意图；
图3c示出了对图3b中的结构进行侧壁层各向异性刻蚀后的剖面结构示意图；
图3d示出了对图3c中的结构进行牺牲层沉淀后的剖面结构示意图；
图3e示出了对图3d中的结构牺牲层进行化学机械研磨法刻蚀直至露出掩膜层的上表面后的剖面结构示意图；
图3f示出了对图3e中的结构进行掩膜层去除后的剖面结构示意图；
图3g示出了对图3f中的结构进行牺牲层去除后的剖面结构示意图；以及
图3h示出了对图3g中的结构进行核心结构去除后的剖面结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本申请。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位（旋转90度或处于其他方位），并且对这里所使用的空间相对描述符作出相应解释。
现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
图2示出了根据本申请实施方式的栅极侧壁层的形成工艺流程图，如图2所示，该形成方法包括以下步骤：在半导体衬底上形成核心结构，核心结构的上表面具有掩膜层；沉积侧壁层后，刻蚀去除核心结构上表面及衬底上的侧壁层；沉积形成牺牲层，并对牺牲层进行刻蚀直至露出掩膜层的上表面；刻蚀去除掩膜层；以及刻蚀去除牺牲层及核心结构，形成栅极侧壁层。
由于在掩膜层的刻蚀去除过程中，半导体衬底及侧壁层的上表面均覆盖有牺牲层，所以在刻蚀过程中不会对半导体衬底及侧壁层造成损伤，也就避免了现有技术中存在的侧壁层高度降低，在去除侧壁层中间的牺牲层后出现半导体衬底位于侧壁层两侧的刻蚀深度呈奇偶不同、深度不均一的情况。
上述栅极侧壁层的形成方法的步骤中的在半导体衬底上形成上表面具有掩膜层的核心结构可以包括：在半导体衬底上依次形成核心结构层及图案化的掩膜层，在掩膜层的遮蔽下刻蚀核心结构层，形成上表面覆盖有掩膜层的核心结构（core structure）。可采用本申请技术方案的结构包括核心结构和掩膜层这种简单的结构，但是本申请不限于此种结构，可采用本申请技术方案的结构还可以包括在半导体衬底与核心结构层之间、核心结构层与掩膜层之间设置有其他功能层的结构，例如该核心结构中包括光刻胶、底层抗反射层、有机层、无定型碳层、电介质层等的情况。
根据本申请一种典型的实施方式，核心结构层由底层的无定型碳层和设置在无定型碳层上的覆盖层组成，其中，覆盖层可以在掩膜层的去除过程中保护无定型碳层免受损伤。优选地，覆盖层由选自由无定型硅、氮化硅、氧氮化硅、氧化硅、掺杂氧化硅、氧碳化硅、碳化物、碳化硅、钛和氮化钛组成的组中的一种或多种形成。
根据本申请一种典型的实施方式，半导体衬底与核心结构层之间还设置有刻蚀阻挡层，刻蚀阻挡层的设置使得其与半导体衬底之间具有良好的刻蚀选择性，优选地，刻蚀阻挡层由选自由SiCN、SiC或SiON组成的组中的一种或多种形成。该刻蚀阻挡层可以使对侧壁层的刻蚀停止在此层上，防止对半导体衬底造成损伤。该刻蚀阻挡层可以通过原子层沉积、化学气相沉积，物理气相沉积或其他适合的方法形成。
如图3a所示，根据本申请一种典型的实施方式，半导体衬底30与核心结构层之间还设置有刻蚀阻挡层60。刻蚀阻挡层60的设置使得其与半导体衬底30之间具有良好的刻蚀选择性，优选地，刻蚀阻挡层60由选自由SiCN、SiC或SiON组成的组中的一种或多种形成，其厚度可以为150至250埃，其形成方式为化学气相沉积或原子层沉积法，化学气相沉积或原子层沉积法形成刻蚀阻挡层的工艺已经被本领域技术人员所公知，其常用方法或其变形均在本申请保护的范围内，在此不再赘述。该刻蚀阻挡层60可以使对侧壁层40的刻蚀停止在此层上，防止对半导体衬底30造成损伤。根据本申请一种典型的实施方式，半导体衬底30可以由选自由硅、多晶硅、氧化物、氮化物、钨、硅化钨、铝、氧碳化硅组成的组中的一种或多种形成。
根据本申请典型的实施方式，核心结构层可以由现有技术中通常作为牺牲层70的材料形成，例如，氧化硅。形成材质为氧化硅的核心结构层所能采用的制备方法包括原子层沉积、化学气相沉积，物理气相沉积或其他适合的方法。氧化硅层的厚度可以在3～5nm，在本申请提供的具体实施方式中，氧化硅层的厚度为5nm。优选地，由无定型碳形成；无定型碳形成的核心结构10在后续步骤中可以通过灰化工艺去除，操作较为方便。无定型碳可以通过各种方法来沉积，诸如化学气相沉积、等离子体增强化学气相沉淀、高密度等离子化学气相沉淀、或其组合。无定型碳可以包括碳和氢，或者碳、氢和掺杂剂，掺杂剂包括诸如氮、硼、氟、磷或者他们的混合以及其他。根据本申请一种典型的实施方式，无定型碳由烃化合物和诸如氩、氦、氙、氪、氖或其组合的惰性气体的气体混合物形成。优选地，碳源是气态烃，诸如线性烃。在一种实施方式中，核心结构层通过由包含一种或多种具有通式CxHy的烃的气体混合物气相沉积形成，其中，x的范围为2到4，y的范围为2到10，例如，丙烯、丙炔、丙烷、丁烷等。优选地，无定型碳在1～100W/in2的功率下沉积。
本申请中的掩膜层20可以是本领域通常所称的能够在各种刻蚀工艺中起到遮蔽作用的材料形成，优选地，掩膜层20为氮化硅或氧氮化硅通过化学气相沉积或物理气相沉积等方法形成，掩膜层20的厚度范围可以在
图案化的掩膜层20可以通过图案化光刻工艺之后再刻蚀掩膜层20形成，在本申请提供的具体实施方式中，采用的光刻制备工艺包括旋转烘胶、软烘、对准和曝光、曝光后烘焙、显影、坚膜烘焙、显影检查等步骤，光刻工艺已经被本领域技术人员所公知，其常用或变形均在本申请保护的范围内，在此不再赘述。
在本申请提供的具体实施方式中，上述掩膜层20、核心结构层的刻蚀可以采用干法蚀刻的方法进行，并且根据实际情况选择适当的刻蚀条件，例如，对掩膜层20的刻蚀可采用如下的条件进行：刻蚀气体为HBr/O2,Cl2/O2或者SO2/O2，或者其他适合的气体。干法刻蚀中的气体压力为1mT至1000mT，功率为500W至3000W，偏电压为100V至500V，总的气流速度为10sccm至1000sccm。
图3b示出了对图3a中的结构进行沉淀侧壁层后的剖面结构示意图，即在半导体衬底30上的刻蚀阻挡层60及核心结构10的掩膜层20上表面沉积一层侧壁层40。本申请中的侧壁层40可以由氮化物或硬化的有机物形成，例如，当该氮化物为氮化硅时，可采用硅甲烷或二氯硅甲烷与含氮气体为反应源，利用ALD（原子层沉积法）方法，形成氮化硅介质层。完成上述步骤后，侧壁层40覆盖在半导体衬底30上的刻蚀阻挡层60及核心结构10的掩膜层20上表面，即形成了如图3b所示的结构。
图3c示出了对图3b中的结构进行侧壁层各向异性刻蚀后的剖面结构示意图，对侧壁层40的刻蚀可以采用选择性的干法刻蚀方法进行。例如，采用的刻蚀方法为干法刻蚀，刻蚀气体为HBr/Cl2/O2/He，气压为1mT至1000mT，功率为50W至1000W，偏电压为100V至500V，HBr的气流速度为10sccm至500sccm，Cl2的气流速度为0sccm至500sccm，O2的气流速度为0sccm至100sccm，He的气流速度为0sccm至1000sccm。因为，上述方法已经被本领域技术人员所公知，其常用或变形均在本申请保护的范围内，在此不再赘述。完成上述步骤后，核心结构10的掩膜层20上表面及两个核心结构10之间的侧壁层被清除，只有位于核心结构10两侧的侧壁层40保留，即形成如图3e所示的结构。
图3d示出了对图3c中的结构进行牺牲层沉淀后的剖面结构示意图，本申请中的牺牲层可以由现有技术中通常作为牺牲层的材料形成，例如氧化硅。形成材质为氧化硅的核心结构层所能采用的制备方法包括原子层沉积、化学气相沉积，物理气相沉积或其他适合的方法。牺牲层的厚度可以在700～800埃，在本申请提供的具体实施方式中，氧化硅层的厚度为750埃。优选地，由无定型碳形成；无定型碳形成的核心结构10在后续步骤中可以通过灰化工艺去除，操作较为方便。无定型碳可以通过各种方法来沉积，诸如化学气相沉积、等离子体增强化学气相沉淀、高密度等离子化学气相沉淀、或其组合。无定型碳可以包括碳和氢，或者碳、氢和掺杂剂，掺杂剂包括诸如氮、硼、氟、磷或者他们的混合，以及其他。根据本申请一种典型的实施方式，无定型碳由烃化合物和诸如氩、氦、氙、氪、氖或其组合的惰性气体的气体混合物形成。优选地，碳源是气态烃，诸如线性烃。在一种实施方式中，核心结构层通过由包含一种或多种具有通式CxHy的烃的气体混合物气相沉积形成，其中，x的范围为2到4，y的范围为2到10，例如，丙烯、丙炔、丙烷、丁烷等。优选地，无定型碳在1～100W/in2的功率下沉积。完成上述步骤后，刻蚀阻挡层60、侧壁层40、掩膜层20的表面上覆盖有牺牲层70，即形成了如图3d所示的结构。
图3e示出了对图3d中的结构牺牲层进行化学机械研磨法刻蚀直至露出掩膜层的上表面后的剖面结构示意图；本申请中的牺牲层70可以采用氧化物形成，方便在半导体制备过程中的选择性刻蚀及后续步骤中的有效去除。为了使半导体衬底30在牺牲层70的保护下去除掩膜层20，牺牲层70刻蚀直至露出掩膜层20的上表面可以根据牺牲层70的具体材质确定合适的刻蚀方法，根据本申请一种典型的实施方式，牺牲层70通过化学机械研磨（CMP）的方式刻蚀直至露出掩膜层20的上表面。采用该方法，简便易行，有利用刻蚀尺度的控制。完成上述步骤后，掩膜层20的上表面从牺牲层70中露出，且掩膜层20的上表面与牺牲层70的上表面平齐，即形成了如图3e所示的结构。
图3f示出了对图3e中的结构进行掩膜层去除后的剖面结构示意图；该掩膜层20可以通过H3PO4湿法刻蚀去除。如图3f所示，由于两个核心结构10之间及侧壁层40上端的牺牲层70的存在，可以在后续的掩膜层20的去除过程中对衬底及侧壁层40形成保护，牺牲层70通常为氧化物，在此过程中会保护侧壁层40免受H3PO4的侵蚀损伤，避免在去除核心结构10后会出现半导体衬底30位于侧壁层40两侧的刻蚀深度呈奇偶、不同深度不均一的情况。完成上述步骤后，掩膜层20去除形成如图3f所示的结构。
图3g示出了对图3f中的结构进行牺牲层去除后的剖面结构示意图；根据生产过程中的实际情况，核心结构10与牺牲层70可以采用相同的材质，这样可以同时刻蚀去除核心结构10与牺牲层70，节省工序。当然，核心结构10与牺牲层70可以采用不同的材质，可以选择性刻蚀去除核心结构10与牺牲层70。完成上述步骤后，刻蚀阻挡层60上还留有核心结构10及位于核心结构10两侧的侧壁层40，即形成了如图3g所示的结构。
图3h示出了对图3g中的结构进行核心结构去除后的剖面结构示意图。由牺牲层刻蚀形成的核心结构，在去除时可以根据实际情况挑选合适的工艺进行去除，例如通过氧、氢和诸如NF3、SF6、CF4的含氟气体或其混合物的等离子体来进行刻蚀去除。完成上述步骤后，半导体衬底30上形成有以核心结构10为间距形成的栅极侧壁层40，即形成了如图3h所示的结构。
综上，采用本申请的技术方案，由于在掩膜层的刻蚀去除过程中，半导体衬底及侧壁层的上表面均覆盖有牺牲层，所以在刻蚀过程中不会对半导体衬底及侧壁层造成损伤，也就避免了现有技术中存在的侧壁层高度降低，在去除侧壁层中间的牺牲层后出现半导体衬底位于侧壁层两侧的刻蚀深度呈奇偶不同、深度不均一的情况。
以上所述仅为本申请的优选实施方式而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (14)
1.一种栅极侧壁层的形成方法，其特征在于，包括以下步骤：
在半导体衬底上形成核心结构，所述核心结构的上表面具有掩膜层；
沉积侧壁层后，刻蚀去除所述核心结构上表面及衬底上的侧壁层；
沉积形成牺牲层，并对所述牺牲层进行刻蚀直至露出所述掩膜层的上表面；
刻蚀去除所述掩膜层；以及
刻蚀去除所述牺牲层及所述核心结构，形成所述栅极侧壁层。
2.根据权利要求1所述的形成方法，其特征在于，所述核心结构的形成包括如下步骤：
在所述半导体衬底上依次形成核心结构层及图案化的掩膜层；
在所述掩膜层的遮蔽下刻蚀所述核心结构层，形成上端覆盖有所述掩膜层的所述核心结构。
3.根据权利要求2所述的形成方法，其特征在于，所述半导体衬底与所述核心结构层之间还设置有刻蚀阻挡层。
4.根据权利要求3所述的形成方法，其特征在于，所述刻蚀阻挡层由选自由SiCN、SiC或SiON组成的组中的一种或多种形成。
5.根据权利要求3所述的形成方法，其特征在于，所述刻蚀阻挡层的厚度为150～250埃。
6.根据权利要求1所述的形成方法，其特征在于，所述掩膜层为氮化硅或氧氮化硅形成。
7.根据权利要求6所述的形成方法，其特征在于，所述掩膜层通过H3PO4湿法刻蚀去除。
8.根据权利要求2所述的形成方法，其特征在于，所述核心结构层由底层的无定型碳层和设置在所述无定型碳层上的覆盖层组成。
9.根据权利要求8所述的形成方法，其特征在于，所述覆盖层由选自由无定型硅、氮化硅、氧氮化硅、氧化硅、掺杂氧化硅、氧碳化硅、碳化物、碳化硅、钛和氮化钛组成的组中的一种或多种形成。
10.根据权利要求1所述的形成方法，其特征在于，所述牺牲层为氧化物。
11.根据权利要求1所述的形成方法，其特征在于，所述牺牲层的厚度为700～800埃。
12.根据权利要求10所述的形成方法，其特征在于，所述牺牲层通过化学机械研磨法刻蚀直至露出所述掩膜层的上表面。
13.根据权利要求1所述的形成方法，其特征在于，所述牺牲层与所述核心结构的材质相同，同时刻蚀去除所述牺牲层与所述核心结构。
14.根据权利要求1所述的形成方法，其特征在于，所述牺牲层与所述核心结构的材质不同，分别选择性刻蚀去除所述牺牲层与所述核心结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310143277.5A CN104124143B (zh) | 2013-04-23 | 2013-04-23 | 栅极侧壁层的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310143277.5A CN104124143B (zh) | 2013-04-23 | 2013-04-23 | 栅极侧壁层的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104124143A true CN104124143A (zh) | 2014-10-29 |
| CN104124143B CN104124143B (zh) | 2017-11-14 |
Family
ID=51769513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310143277.5A Active CN104124143B (zh) | 2013-04-23 | 2013-04-23 | 栅极侧壁层的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104124143B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108573865A (zh) * | 2017-03-07 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN110211877A (zh) * | 2019-05-28 | 2019-09-06 | 上海华力微电子有限公司 | 自对准双重图形工艺侧墙形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005166714A (ja) * | 2003-11-28 | 2005-06-23 | Sharp Corp | 半導体装置の製造方法 |
| CN102299156A (zh) * | 2010-06-28 | 2011-12-28 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN102315267A (zh) * | 2010-07-01 | 2012-01-11 | 中国科学院微电子研究所 | 一种半导体器件及其形成方法 |
| CN102446726A (zh) * | 2010-10-13 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极的形成方法 |
-
2013
- 2013-04-23 CN CN201310143277.5A patent/CN104124143B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005166714A (ja) * | 2003-11-28 | 2005-06-23 | Sharp Corp | 半導体装置の製造方法 |
| CN102299156A (zh) * | 2010-06-28 | 2011-12-28 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN102315267A (zh) * | 2010-07-01 | 2012-01-11 | 中国科学院微电子研究所 | 一种半导体器件及其形成方法 |
| CN102446726A (zh) * | 2010-10-13 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极的形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108573865A (zh) * | 2017-03-07 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN108573865B (zh) * | 2017-03-07 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN110211877A (zh) * | 2019-05-28 | 2019-09-06 | 上海华力微电子有限公司 | 自对准双重图形工艺侧墙形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104124143B (zh) | 2017-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101992569B1 (ko) | 반복적인 셀프얼라인 패터닝 | |
| JP4945740B2 (ja) | フォトリソグラフィー構造よりも狭いピッチを有するパターン | |
| US8889560B2 (en) | Methods of forming fine patterns for semiconductor device | |
| KR102513424B1 (ko) | 스페이서 및 하드마스크 애플리케이션을 위한 실란 및 알킬실란 종으로부터의 보란 매개 탈수소화 프로세스 | |
| US7709396B2 (en) | Integral patterning of large features along with array using spacer mask patterning process flow | |
| US8278223B2 (en) | Method for forming hole pattern | |
| CN103794475B (zh) | 自对准三重图形化方法 | |
| JP2008103718A (ja) | 半導体素子の微細パターンの形成方法 | |
| TW201339349A (zh) | 用於間隔物與間隔物保護應用之共形非晶碳 | |
| KR20110115101A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JP2008193098A (ja) | ダブルパターニング工程を用いる半導体素子の微細パターン形成方法 | |
| KR20120081253A (ko) | 타이트한 피치의 콘택트들을 포함하는 반도체 구조체 및 그의 형성 방법 | |
| US9698015B2 (en) | Method for patterning a semiconductor substrate | |
| JP5356762B2 (ja) | 半導体素子の微細パターンの形成方法 | |
| CN104253027A (zh) | 双重图形及其形成方法 | |
| US11022878B2 (en) | Critical dimension uniformity | |
| CN103715068A (zh) | 半导体精细图案的形成方法 | |
| CN104658892A (zh) | 用于集成电路图案化的方法 | |
| CN108573865B (zh) | 半导体器件及其形成方法 | |
| CN104124143A (zh) | 栅极侧壁层的形成方法 | |
| KR20190002269A (ko) | 고 종횡비 갭 충전 | |
| CN104124161A (zh) | 栅极侧壁层的形成方法 | |
| US20230245890A1 (en) | Pitch Scaling in Microfabrication | |
| KR101073135B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100995829B1 (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |