CN102446726A

CN102446726A - 一种金属栅极的形成方法

Info

Publication number: CN102446726A
Application number: CN2010105089579A
Authority: CN
Inventors: 吕伟; 刘武平; 张北超; 倪景华
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-10-13
Filing date: 2010-10-13
Publication date: 2012-05-09
Anticipated expiration: 2030-10-13
Also published as: CN102446726B

Abstract

一种金属栅极形成方法，包括：提供衬底，所述衬底上形成有替代栅结构，所述替代栅结构包括依次位于衬底上的替代栅介质层和替代栅电极层；形成覆盖所述替代栅极结构的牺牲介质层，所述牺牲介质层侧边与衬底不垂直，所述侧边的厚度沿着所述替代栅电极层增加；在替代栅极结构两侧形成源极、漏极；形成覆盖所述衬底和替代栅极结构的层间介质层，并进行平坦化处理；去除所述替代栅极结构和牺牲介质层，形成开口，所述开口具有倒梯形形状；填充所述开口，形成金属栅结构。利用本发明所提供的金属栅极形成方法可以有效改进半导体器件的可靠性。

Description

一种金属栅极的形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种金属栅极的形成方法。

背景技术

集成电路尤其超大规模集成电路的主要器件是金属-氧化物-半导体场效应晶体管(MOS晶体管)。自MOS晶体管发明以来，其几何尺寸按照摩尔定律一直在不断缩小，目前其特征尺寸发展已进入45纳米范围，在此尺度下，各种因为器件的物理极限所带来的二级效应逐渐不可避免，器件的特征尺寸按比例缩小变得越来越困难。其中，在MOS晶体管器件及其电路制造领域，最具挑战性的是传统CMOS工艺在器件按比例缩小过程中由于多晶硅或者二氧化硅栅介质层高度减小所带来的从栅极向衬底的漏电流问题。

当前在CMOS工艺中已提出的解决方法是，采用高K栅介质材料代替传统的二氧化硅栅介质，并使用金属作为栅电极与之匹配以避免栅极损耗以及硼渗透所导致的漏电流问题。目前高K栅介质材料的研究已经较为成熟，多选用铪基材料(如氧化铪等)，而位于栅介质层上的栅电极的材料选择及其制备工艺尚不成熟。

专利公开号为CN101438389A的中国专利申请提供一种使用“后栅极”工艺形成金属栅极的方法，包括：提供衬底，所述衬底上形成有替代栅结构、及位于所述衬底上覆盖所述替代栅结构的层间介质层；以所述替代栅结构作为停止层，对所述层间介质层进行化学机械抛光工艺；除去所述替代栅结构后形成开口；最后对所述开口填充介质和金属，以形成栅介质层和金属栅电极层。但是实际应用中发现，通过上述技术方案形成的半导体器件的可靠性较差。

公开号为CN101656205A的中国专利申请提供了另外一种使用“后栅极(gate last)”工艺形成金属栅极的方法，用以解决上述空隙问题。其解决方案为：形成开口之后，对所述开口进行氩离子溅射，修正所述开口，使所述开口的顶部宽度大于底部宽度。通过上述技术方案形成的半导体器件的可靠性虽然有所提高，但是仍比较差。

发明内容

本发明解决的问题是提供一种可以提高半导体可靠性高的金属栅极形成方法。

为解决上述问题，本发明提供一种金属栅极形成方法，本发明所提供的一种金属栅极形成方法包括：提供衬底，所述衬底表面形成有替代栅结构，所述替代栅结构包括依次位于衬底表面的替代栅介质层和替代栅电极层；形成覆盖所述替代栅极结构的牺牲介质层，形成覆盖所述替代栅极结构的牺牲介质层，所述牺牲介质层侧边与衬底不垂直，所述侧边的厚度沿着所述替代栅电极层增加；在替代栅极结构两侧形成源极、漏极；形成覆盖所述衬底和替代栅极结构的层间介质层，并进行平坦化处理；去除所述替代栅极结构和牺牲介质层，形成开口，所述开口具有倒梯形形状；填充所述开口，形成金属栅结构。

优选地，所述牺牲介质层的材料选择的是二氧化硅或者氮化硅。

优选地，所述牺牲介质层的形成方法是化学气相沉积法。

优选地，所述牺牲介质层的悬挂宽度W的值为

优选地，所述牺牲介质层的悬挂宽度W的值为

优选地，所述牺牲介质层的悬挂夹角α的值为1～5度。

优选地，所述牺牲介质层的悬挂夹角α的值为3度。

优选地，所述替代栅电极层的材质为多晶硅，栅长为高度为

优选地，所述替代栅电极层的高度H为

优选地，W＝H×TAN(α×(π/180))。

优选地，采用干法或者湿法刻蚀去除所述的替代栅电极层。

优选地，采用湿法刻蚀去除所述的牺牲介质层。

优选地，所述高K栅介电层采用化学气相淀积或原子层沉积工艺形成。与现有技术相比，本发明具有以下优点：通过本发明所提供的方法，去除替代栅极结构和悬挂的介质层后形成形状为倒梯形的开口，所以在后续用金属填充所形成的开口形成金属栅极的工艺中，可以避免在开口内形成空隙，从而可以提高半导体器件的可靠性。

此外，利用本发明所提供的方法，避免了现有技术中，在后续开口轮廓修正时，溅射工艺环境或者反应离子刻蚀工艺环境的离子会对衬底造成损伤，从而进一步提高半导体器件的可靠性。

附图说明

图1是现有技术方案中氩离子溅射修正后形成的开口形状；

图2是本发明所提供的金属栅极形成方法的示意性流程图；

图3至图8是本发明所提供的金属栅极形成方法的实施例的示意图。

具体实施方式

由背景技术得知，通过现有技术方案得到的半导体器件的可靠性较差。

本发明的发明人经过研究发现，半导体器件的可靠性较差是由于金属栅极的电阻值过高造成，再进一步研究发现是因为所述金属栅极的填充物质内部存在空隙，所述空隙会提高金属栅极的电阻值。

发明人进一步发现，所述空隙形成的原因如下：现有技术中，虽然所形成的开口顶部的宽度大于底部的宽度，但是所述开口侧壁仅靠近开口的部分为倾斜，而靠近底部的侧壁与衬底垂直，图1为氩离子溅射修正后形成的开口形状，如图1所示，在倾斜侧壁和垂直侧壁的交界处形成侧壁拐角001，因而在所述拐角001处，仍然造成填充的材料堆积，会形成空隙002。

发明人进一步发现，所述半导体器件的可靠性降低还因为去除替代栅结构形成开口后，所述开口底部完全暴露出衬底表面，或仅仅保留有很薄的替代栅介质层作为保护层，在后续开口轮廓修正时，溅射工艺环境或者反应离子刻蚀工艺环境的离子会对衬底造成损伤，所述损伤在衬底内形成较多缺陷，进而影响半导体器件的电学性能，降低半导体器件的可靠性。比如在具体工艺形成开口后，需要在所述衬底上形成高K栅介质层或其他材料的栅介质层，或去除保留的替代栅介质层后在所述衬底上形成高K栅介质层或其他材料的栅介质层。因为所述衬底表面受损，将导致形成的高K栅介质层或其他材料的栅介质层与衬底的接触面不平坦，影响后续形成的金属栅极的击穿电压，降低半导体器件的可靠性。

本发明的发明人针对上述问题进行研究，在本发明中提供一种可以提高半导体器件可靠性的金属栅极形成方法。

图2为本发明所提供的金属栅极形成方法的示意性流程图。本发明所提供的金属栅极形成方法包括以下步骤：

步骤S101，提供衬底，所述衬底表面形成有替代栅结构，所述替代栅结构包括依次位于衬底表面的替代栅介质层和替代栅电极层。

步骤S102，形成覆盖所述替代栅极结构的牺牲介质层，所述牺牲介质层侧边与衬底不垂直，所述侧边的厚度沿着所述替代栅电极层增加。

步骤S103，在替代栅极结构两侧形成源极、漏极。

步骤S104，形成覆盖所述衬底和替代栅极结构的层间介质层，并进行平坦化处理。

步骤S105，去除所述替代栅极结构和牺牲介质层，形成开口，所述开口具有倒梯形形状。

步骤S106，填充所述开口，形成金属栅结构。

通过本发明所提供的方法，去除替代栅极结构和牺牲介质层后形成形状为倒梯形的开口，所以在后续用金属填充所形成的开口形成金属栅极的工艺中，可以避免形成开口内形成空隙，从而提高半导体器件的可靠性。

此外，利用本发明所提供的方法，避免了现有技术中，在后续开口轮廓修正时，溅射工艺环境或者反应离子刻蚀工艺环境的离子会对衬底造成损伤，从而进一步提高半导体器件的可靠性

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

参考图3，提供衬底100，所述衬底100表面形成替代栅结构，所述替代栅结构包括依次位于衬底表面的替代栅介质层101和替代栅电极层102。

所述替代栅结构采用现有工艺形成，所述替代栅结构的侧壁垂直于所述衬底100的表面。以H代表所述替代栅电极层102的高度，所述替代栅电极层102的高度为

在本发明的一个实施例中，所述替代栅电极层102的高度为

所述替代栅介质层101高度为

在本发明的一个实施例中，所述替代栅介质层101的高度为

所述衬底100可以选自N型硅基底、P型硅基底、绝缘层上的硅(SOI)或者还可以包括其它功能层。所述衬底100表面定义有形成各MOS晶体管的区域。且各MOS晶体管区域间通过浅开口隔离112绝缘隔离。所述替代栅电极层102可以为多晶硅、锗、锗化硅、氮化硅或氧化硅中的一种或组合。本实施方式中，所述替代栅电极层102为多晶硅。所述替代栅介质层101为氧化硅、氮氧化硅、氮化硅之一或组合。

参考图4，形成覆盖所述替代栅极结构的牺牲介质层，所述牺牲介质层侧边与衬底不垂直，所述侧边的厚度沿着所述替代栅电极层增加。

所述覆盖所述替代栅极结构的牺牲介质层103采用沉积工艺形成，在本发明的一个实施例中，采用化学气相沉积法在衬底表面沉积覆盖所述替代栅极结构的牺牲介质层103。在本发明的一个实施例中，所述牺牲介质层103的材料选择的是二氧化硅，在本发明的其它实施例中，所述牺牲介质层103的材料选择也可以选择氮化硅，或者其它与后续形成的侧墙104所选择的材料有较高刻蚀选择比的介质材料，所述刻蚀选择比大约为10。

本发明的发明人经过研究发现，在沉积工艺中，被沉积的材料容易附着在角度比较大的区域，所以在同样的工艺环境下，角度大的区域的沉积速率大于角度比较小的区域的沉积速率。请参考图3，由于角β等于270度，角γ等于90度，所以在沉积牺牲介质层时，角β所对应的替代栅电极层102的拐角处的沉积速率大于角γ所对应的替代栅电极层102的拐角处的沉积速率。此外，角β所对应拐角处沉积的介质层会影响被沉积材料在替代栅电极层102侧壁其它区域的沉积速率。综上，角β所对应的替代栅电极层102的拐角处表面沉积的介质层的厚度大于角γ所对应的替代栅电极层102的拐角处表面沉积的介质层的厚度，所以所述牺牲介质层侧边与衬底不垂直，所述侧边的厚度沿着所述替代栅电极层增加。具体地说，所述牺牲介质层103与替代栅电极层102表面齐平处最厚，与所述替代栅介质层101齐平处最薄。悬挂宽度，即厚度最大值与厚度最小值的差值为W，所述悬挂宽度W的值为

在本发明的一个实施例中，所述悬挂宽度W的值是

参考图4，所述悬挂宽度W与悬挂夹角α，即牺牲介质层103的侧边与所述替代栅电极层102的侧边的夹角，替代栅电极层102的厚度H之间的关系为W＝H×TAN(α×(π/180))。

所述悬挂夹角α的角度可以通过控制所述牺牲介质层103的高度控制，所述牺牲介质层103的高度可以通过沉积时间、沉积速率、沉积环境压强等控制。比如，在相同的工艺条件下，各区域沉积速率不变，则沉积时间越长，所述悬挂夹角α的值越大。所述悬挂夹角α的角度是1～5度，在本发明的一个实施例中，所述替代栅电极层102的高度为

所述悬挂夹角α是3度，对应的悬挂宽度为

参考图5，在替代栅极结构两侧形成源极、漏极。

所述在替代栅极结构两侧形成源极、漏极的步骤包括：

在所述半导体衬底100表面形成光刻胶图形，利用所形成光刻胶图形为掩膜，对所述半导体衬底100进行浅掺杂区注入，形成轻掺杂源极105和漏极105。对于NMOS器件，注入的是n型离子；对于PMOS器件，注入的是p型离子。之后，对所述半导体衬底100进行热处理，使轻掺杂源极105、漏极105中的注入离子发生纵向与横向的扩散，并去除光刻胶。

在所述替代栅极结构与牺牲介质层103两侧形成侧墙104，形成所述侧墙104的工艺可以采用现有工艺，形成所述侧墙104的材料可以选择氮化硅或二氧化硅，所述侧墙104的材料与前述步骤中形成的牺牲介质层103有较高的刻蚀选择比，在本发明的一个实施例中，所述选择刻蚀比为10。如果前述牺牲介质层103选择的是二氧化硅，则所述侧墙104选择氮化硅。反之，如果前述牺牲介质层103选择的是氮化硅，则所述侧墙104选择二氧化硅。

在所述半导体衬底100表面形成光刻胶图形，利用所形成光刻胶图形为掩膜，对所述半导体衬底100进行重掺杂区注入，形成重掺杂源极106和漏极106。对于NMOS器件，注入的是n型离子；对于PMOS器件，注入的是p型离子。之后，对所述半导体衬底100进行热处理，使重掺杂源极106、漏极106中的注入离子发生纵向与横向的扩散，并去除光刻胶。

参考图6，形成覆盖所述衬底100和替代栅极结构的层间介质层107，并进行平坦化处理。

在衬底100表面形成覆盖所述衬底100和替代栅极结构的层间介质层107，所采用的工艺可以是本领域技术人员所熟知的化学气相沉积法，在本发明的一个实施例中，所述层间介质层107所选择的材料是二氧化硅。

对所形成的覆盖所述衬底100和替代栅极结构的层间介质层107进行平坦化处理，直至暴露所述替代栅电极层102。

在本发明的一个实施例中，所述平坦化处理采用的是化学机械研磨法。

如图7所示，去除所述替代栅极结构和牺牲介质层103，形成开口108，所述开口108具有倒梯形形状。

所述替代栅电极层102的去除方法可以为干法刻蚀或者湿法刻蚀。若为干法刻蚀，可以采用包含氯基、氟基的离子体进行刻蚀；若为湿法刻蚀，可以采用氢氧化铵溶液进行刻蚀去除，或者也可以采用硝酸和氢氟酸的混合溶液进行刻蚀去除。

所述牺牲介质层103去除方法可以为湿法刻蚀。可以采用氢氟酸溶液进行刻蚀去除。在去除牺牲介质层103的过程中，全部或者部分替代栅介质层101被去除。图7所述的开口108内的替代栅介质层101被全部去除，在其他的实施例中，所述替代栅介质层101可以不完全去除，留有少量替代栅介质层101作为衬底101与后续的高K栅极介质层之间的良好界面。

因为所述牺牲介质层103的侧边不垂直于衬底100，且所述牺牲介质层103的侧边的厚度沿替代栅电极层102增加，所以去除所述牺牲介质层103和伪栅极结构后，得到的开口108的形状为倒梯形。

参考图8，填充所述开口108，形成金属栅结构。

填充所述开口108，形成金属栅结构的步骤包括依次在开口108内沉积高K栅极介质层109和金属栅电极层110。

所述高K栅极介质层109可以是二氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌中的一种。此处仅描述了可用于形成高K栅极介质层109的几个实例，但是所述高K栅极介质层109也可以由于其他材料形成。

形成所述高K栅极介质层109后，还可以对所述高K栅极介质层109进行其他处理，例如退火工艺，以提高高K栅极介质层109的质量。

所述金属栅电极层110的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种组合。形成所述金属栅电极层110的工艺可以采取物理气相沉积法或者原子层沉积法。

由于所述开口108具有倒梯形的形状，顶部宽度大于底部宽度，且顶部边缘处过渡较为平缓，所以在填充所述开口108形成金属栅结构的过程中，避免了由于金属的堆积而造成空隙，从而避免了增加金属栅极结构的阻值，提高了半导体器件的可靠性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种金属栅极的形成方法，其特征在于，包括：

提供衬底，在所述衬底表面形成替代栅结构，所述替代栅结构包括依次位于衬底表面的替代栅介质层和替代栅电极层；

形成覆盖所述替代栅极结构的牺牲介质层，所述牺牲介质层侧边与衬底不垂直，所述侧边的厚度沿着所述替代栅电极层增加；

在替代栅极结构两侧形成源极、漏极；

形成覆盖所述衬底和替代栅极结构的层间介质层，并进行平坦化处理；

去除所述替代栅极结构和牺牲介质层，形成开口，所述开口具有倒梯形形状；

填充所述开口，形成金属栅结构。

2.依据权利要求1的金属栅极的形成方法，其特征在于，所述牺牲介质层的材料选择的是二氧化硅或者氮化硅。

3.依据权利要求1的金属栅极的形成方法，其特征在于，所述牺牲介质层的形成方法是化学气相沉积法。

4.依据权利要求1的金属栅极的形成方法，其特征在于，所述牺牲介质层的悬挂宽度W的值为

5.依据权利要求1的金属栅极的形成方法，其特征在于，所述牺牲介质层的悬挂宽度W的值为

6.依据权利要求1的金属栅极的形成方法，其特征在于，所述牺牲介质层的悬挂夹角α的值为1～5度。

7.依据权利要求1的金属栅极的形成方法，其特征在于，所述牺牲介质层的悬挂夹角α的值为3度。

8.依据权利要求1至7中任意一项所述的金属栅极的形成方法，其特征在于，

所述替代栅电极层的材质为多晶硅，栅长为

高度为

9.依据权利要求1至7中任意一项所述的金属栅极的形成方法，其特征在于，所述替代栅电极层的高度H为

10.依据权利要求1至7中任意一项所述的金属栅极的形成方法，其特征在于，W＝H×TAN(α×(π/180))。

11.依据权利要求1所述的金属栅极的形成方法，其特征在于，采用干法或者湿法刻蚀去除所述的替代栅电极层。

12.依据权利要求1所述的金属栅极的形成方法，其特征在于，采用湿法刻蚀去除所述的牺牲介质层。

13.依据权利要求1所述的金属栅极的形成方法，其特征在于，所述高K栅介电层采用化学气相淀积或原子层沉积工艺形成。