CN106653762B - 非挥发性存储器及其制造方法 - Google Patents
非挥发性存储器及其制造方法 Download PDFInfo
- Publication number
- CN106653762B CN106653762B CN201510724303.2A CN201510724303A CN106653762B CN 106653762 B CN106653762 B CN 106653762B CN 201510724303 A CN201510724303 A CN 201510724303A CN 106653762 B CN106653762 B CN 106653762B
- Authority
- CN
- China
- Prior art keywords
- layer
- charge storage
- substrate
- doped region
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000003860 storage Methods 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 229910052751 metal Inorganic materials 0.000 claims abstract description 84
- 239000002184 metal Substances 0.000 claims abstract description 84
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 51
- 239000003989 dielectric material Substances 0.000 claims description 26
- 125000006850 spacer group Chemical group 0.000 claims description 26
- 230000006870 function Effects 0.000 claims description 23
- 229910021332 silicide Inorganic materials 0.000 claims description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- 239000007769 metal material Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 206010010144 Completed suicide Diseases 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- -1 TaCNO Chemical compound 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 229910006249 ZrSi Inorganic materials 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- MMKQUGHLEMYQSG-UHFFFAOYSA-N oxygen(2-);praseodymium(3+) Chemical compound [O-2].[O-2].[O-2].[Pr+3].[Pr+3] MMKQUGHLEMYQSG-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910003447 praseodymium oxide Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种非挥发性存储器及其制造方法。非挥发性存储器包括基底、埋入式电荷存储晶体管以及选择晶体管。在基底中具有开口。埋入式电荷存储晶体管设置于基底中。埋入式电荷存储晶体管包括电荷存储结构与导体层。电荷存储结构设置于开口中的基底上。导体层设置于电荷存储结构上，且填满开口。选择晶体管设置于埋入式电荷存储晶体管一侧的基底上，其中选择晶体管包括金属栅极结构。所述非挥发性存储器具有较佳的电荷存储能力。
Description
技术领域
本发明涉及一种存储器，且特别是涉及一种非挥发性存储器。
背景技术
分离栅极式非挥发性存储器具有选择晶体管与电荷存储晶体管，以进行存储器中数据的读取、写入以及抹除。随着晶体管技术的演进，采用高介电常数材料可使抑制栅极漏电的问题，且使用金属栅极可具有较快的处理速度，因此发展出采用高介电常数(High-K)/金属栅极晶体管的非挥发性存储器结构。
然而，当非挥发性存储器的电荷存储晶体管所整合的金属栅极中具有高介电常数材料层时，由于高介电常数材料层易捕捉电荷，因此会使得电荷无法顺利地存储在电荷存储层中，进而降低存储器元件的电荷存储能力。
发明内容
本发明的目的在于提供一种非挥发性存储器，其具有较佳的电荷存储能力。
本发明提供一种非挥发性存储器，包括基底、埋入式电荷存储晶体管以及选择晶体管。在基底中具有开口。埋入式电荷存储晶体管设置于基底中。埋入式电荷存储晶体管包括电荷存储结构与导体层。电荷存储结构设置于开口中的基底上。导体层设置于电荷存储结构上，且填满开口。选择晶体管设置于埋入式电荷存储晶体管一侧的基底上。选择晶体管包括金属栅极结构。
依照本发明的一实施例所述，在上述非挥发性存储器中，还包括第一掺杂区，沿着开口设置于基底中。
依照本发明的一实施例所述，在上述非挥发性存储器中，电荷存储结构包括电荷捕捉层。
依照本发明的一实施例所述，在上述非挥发性存储器中，电荷捕捉层的材料包括氮化硅或纳米点。
依照本发明的一实施例所述，在上述非挥发性存储器中，电荷存储结构还包括第一介电层与第二介电层。第一介电层设置于电荷捕捉层与基底之间，第二介电层设置于电荷捕捉层与导体层之间。
依照本发明的一实施例所述，在上述非挥发性存储器中，埋入式电荷存储晶体管还包括第二掺杂区与第三掺杂区。第二掺杂区与第三掺杂区设置于导体层两侧的基底中。选择晶体管更包括第二掺杂区与第四掺杂区。第二掺杂区与第四掺杂区设置于金属栅极结构两侧的基底中。埋入式电荷存储晶体管与选择晶体管共用第二掺杂区。
依照本发明的一实施例所述，在上述非挥发性存储器中，还包括多个金属硅化物层。金属硅化物层分别设置于导体层上、第二掺杂区上、第三掺杂区上与第四掺杂区上。
依照本发明的一实施例所述，在上述非挥发性存储器中，金属栅极结构包括高介电常数介电层、功函数金属层与金属栅极层。高介电常数介电层、功函数金属层与金属栅极层依序设置于基底上。
依照本发明的一实施例所述，在上述非挥发性存储器中，金属栅极结构还包括栅介电层。栅介电层设置于高介电常数介电层与基底之间。
依照本发明的一实施例所述，在上述非挥发性存储器中，部分导体层可凸出于基底的顶表面。
本发明提供一种非挥发性存储器的制造方法，包括下列步骤。提供基底，其中在基底中具有开口。在基底中形成埋入式电荷存储晶体管。埋入式电荷存储晶体管包括电荷存储结构与导体层。电荷存储结构设置于开口中的基底上。导体层设置于电荷存储结构上，且填满开口。在埋入式电荷存储晶体管一侧的基底上形成选择晶体管。选择晶体管包括金属栅极结构。
依照本发明的一实施例所述，在上述非挥发性存储器的制造方法中，还包括沿着开口于基底中形成第一掺杂区。
依照本发明的一实施例所述，在上述非挥发性存储器的制造方法中，电荷存储结构与导体层的形成方法包括下列步骤。在开口中形成共形的电荷存储结构层。在电荷存储结构层上形成填满开口的导体材料层。移除开口以外的导体材料层与电荷存储结构层。
依照本发明的一实施例所述，在上述非挥发性存储器的制造方法中，开口以外的导体材料层与电荷存储结构层的移除方法包括化学机械研磨法或组合使用化学机械研磨法与回蚀刻法。
依照本发明的一实施例所述，在上述非挥发性存储器的制造方法中，金属栅极结构的形成方法包括下列步骤。在基底上形成虚拟栅极结构。虚拟栅极结构包括高介电常数介电层、虚拟栅极以及硬掩模层。高介电常数介电层设置于基底上。虚拟栅极设置于高介电常数介电层上。硬掩模层设置于虚拟栅极上。形成覆盖虚拟栅极结构的介电材料层。移除部分介电材料层与硬掩模层而暴露出虚拟栅极。移除虚拟栅极而形成栅极开口。在栅极开口中依序形成功函数金属层与金属栅极层。
依照本发明的一实施例所述，在上述非挥发性存储器的制造方法中，金属栅极结构的形成方法还包括于虚拟栅极结构的侧壁上形成间隙壁。
依照本发明的一实施例所述，在上述非挥发性存储器的制造方法中，还包括下列步骤。在导体层两侧的基底中形成第二掺杂区与第三掺杂区。在虚拟栅极结构两侧的基底中形成第二掺杂区与第四掺杂区。埋入式电荷存储晶体管与选择晶体管共用第二掺杂区。
依照本发明的一实施例所述，在上述非挥发性存储器的制造方法中，还包括在移除硬掩模层之前，在导体层上、第二掺杂区上、第三掺杂区上与第四掺杂区上分别形成金属硅化物层。
依照本发明的一实施例所述，在上述非挥发性存储器的制造方法中，虚拟栅极结构还包括栅介电层。栅介电层设置于高介电常数介电层与基底之间。
依照本发明的一实施例所述，在上述非挥发性存储器的制造方法中，功函数金属层与金属栅极层的形成方法包括下列步骤。在栅极开口中形成共形的功函数金属材料层。在功函数金属材料层上形成填满栅极开口的金属栅极材料层。移除栅极开口以外的金属栅极材料层与功函数金属材料层。
基于上述，本发明所提出的非挥发性存储器及其制造方法中，本发明所提出的非挥发性存储器及其制造方法中，由于埋入式电荷存储晶体管并非采用高介电常数/金属栅极晶体管的架构，所以不会产生高介电常数材料捕捉电荷的问题，因此电荷可顺利地存储在电荷存储结构中，进而可提高非挥发性存储器的电荷存储能力。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1J为一实施例绘示的非挥发性存储器的制造方法的剖面示意图。
符号说明
10、18、20、22：掺杂区
12、14、16：轻掺杂区
100：基底
102：开口
104：栅极开口
110：图案化垫氧化层
112：图案化硬掩模层
114、118、142：介电材料层
114a、118a、142a、150：介电层
116、116a：电荷捕捉层
120：电荷存储结构层
120a：电荷存储结构
122：导体材料层
122a：导体层
124：栅介电层
126：高介电常数介电层
128：虚拟栅极
130：硬掩模层
132：虚拟栅极结构
134、134a、136、136a：间隙壁
138：金属硅化物层
140、140a：接触窗蚀刻终止层
144：功函数金属材料层
144a：功函数金属层
146：金属栅极材料层
146a：金属栅极层
148：金属栅极结构
152a、152b、152c：接触窗
200：埋入式电荷存储晶体管
300：选择晶体管
具体实施方式
图1A至图1J是依据一实施例绘示的非挥发性存储器的制造方法的剖面示意图。
请参照图1A，提供基底100。基底100例如是硅基底。接着，可于基底100上依序形成图案化垫氧化层110与图案化硬掩模层112，再通过蚀刻制作工艺移除由图案化硬掩模层112所暴露出的部分基底100，而在基底100中形成开口102。图案化硬掩模层112的材料包括氮化硅。开口102虽是以上述方法形成，但本发明并不以此为限。
可选择性地沿着开口102于基底100中形成掺杂区10。掺杂区10可用以产生电子。掺杂区10的形成方法例如是对开口102中的基底100进行不同角度的离子注入而形成。
请参照图1B，在开口102中的基底100上形成共形的电荷存储结构层120。电荷存储结构层120包括电荷捕捉材料层116。电荷捕捉材料层116的材料包括氮化硅或纳米点。电荷捕捉材料层116的形成方式包括化学气相沉积法。电荷捕捉材料层116的厚度例如是约30埃至80埃。电荷存储结构层120还可包括介电材料层114以及介电材料层118。介电材料层114设置于电荷捕捉材料层116与基底100之间。介电材料层118设置于电荷捕捉材料层116上。介电材料层114的材料包括氧化硅。介电材料层114的形成方式包括热氧化法或化学气相沉积法。介电材料层114的厚度例如是约15埃至50埃。介电材料层118的材料包括氧化硅。介电材料层118的形成方式包括化学气相沉积法。介电材料层118的厚度例如是约15埃至50埃。
在电荷存储结构层120上形成填满开口102的导体材料层122。导体材料层122的材料包括掺杂多晶硅。导体材料层122的形成方式包括化学气相沉积法。
请参照图1C，移除开口102以外的导体材料层122、电荷存储结构层120，而形成电荷存储结构120a与导体层122a。电荷存储结构120a设置于开口102中的基底100上。导体层122a设置于电荷存储结构120a上，且填满开口102。部分导体层122a与部分电荷存储结构120a可凸出于基底100的顶表面。导体层122a与部分电荷存储结构120a凸出于基底100的顶表面的高度例如是约50埃至100埃。电荷存储结构120a包括电荷捕捉层116a，且还可包括介电层114a以及介电层118a。开口102以外的导体材料层122与电荷存储结构层120的移除方法包括化学机械研磨法或组合使用化学机械研磨法与回蚀刻法。
移除图案化硬掩模层112与图案化垫氧化层110。举例来说，可通过热磷酸移除图案化硬掩模层112，且可通过湿式蚀刻制作工艺移除图案化垫氧化层110。在移除移除图案化垫氧化层110的步骤中，可能会移除凸出基底100的部分介电层114a。
请参照图1D，在基底100上形成虚拟栅极结构132。虚拟栅极结构132包括高介电常数介电层126、虚拟栅极128与硬掩模层130。高介电常数介电层126设置于基底100上。虚拟栅极128设置于高介电常数介电层126上。硬掩模层130设置于虚拟栅极128上。虚拟栅极结构132还可包括栅介电层124。栅介电层124设置于高介电常数介电层126与基底100之间。虚拟栅极结构132的形成方法例如是通过沉积制作工艺于基底100上依序形成栅介电材料层、高介电常数介电材料层、虚拟栅极材料层与硬掩模材料层，再对栅介电材料层、高介电常数介电材料层、虚拟栅极材料层与硬掩模材料层进行图案化制作工艺。栅介电材料层的材料例如是氧化硅。高介电常数介电材料层的材料例如是氧化铝(Al2O3)、氧化钇(Y2O3)、锆氧化硅(ZrSixOy)、铪氧化硅(HfSixOy)、三氧化二镧(La2O3)、二氧化锆(ZrO2)、二氧化铪(HfO2)、五氧化二钽(Ta2O5)、氧化镨(Pr2O3)或二氧化钛(TiO2)。虚拟栅极材料层的材料例如是多晶硅。硬掩模材料层的材料例如是氮化硅。
请参照图1E，可于虚拟栅极结构132以及凸出于基底100的电荷存储结构120a的侧壁上形成间隙壁134。间隙壁134的材料例如是氮化硅。间隙壁134的形成方法例如是形成覆盖虚拟栅极结构132与电荷存储结构120a的间隙壁材料层，再对间隙壁材料层进行回蚀刻制作工艺。
以虚拟栅极结构132、凸出于基底100的电荷存储结构120a与间隙壁134作为掩模，对基底100进行离子注入制作工艺，而在基底100中形成作为源极漏极延伸区的轻掺杂区12、轻掺杂区14与轻掺杂区16。轻掺杂区12与轻掺杂区14位于导体层122a两侧的基底100中，且轻掺杂区12与轻掺杂区16位于虚拟栅极结构132两侧的基底100中，其中轻掺杂区12位于导体层122a与虚拟栅极结构132之间。轻掺杂区12、轻掺杂区14与轻掺杂区16的导电型态例如是不同于基底100的导电型态。
请参照图1F，可于间隙壁134的侧壁上形成间隙壁136。间隙壁136的材料例如是氮化硅。间隙壁136的形成方法例如是形成覆盖间隙壁134、虚拟栅极结构132与电荷存储结构120a的间隙壁材料层，再对间隙壁材料层进行回蚀刻制作工艺。
以虚拟栅极结构132、凸出于基底100的电荷存储结构120a与间隙壁136作为掩模，对基底100进行离子注入制作工艺，而于导体层122a两侧的基底100中形成掺杂区18与掺杂区20，且于虚拟栅极结构132两侧的基底100中形成掺杂区18与掺杂区22。掺杂区18、掺杂区20以及掺杂区22的导电型态可与轻掺杂区12、轻掺杂区14以及轻掺杂区16的导电型态相同。掺杂区18、掺杂区20以及掺杂区22的导电型态例如是不同于掺杂区10的导电型态。掺杂区18、掺杂区20与掺杂区22的掺杂深度与掺杂浓度例如是大于轻掺杂区12、轻掺杂区14的轻掺杂区16的掺杂深度与掺杂浓度。掺杂区20可作为埋入式电荷存储晶体管的漏极或源极，且掺杂区22可作为选择晶体管的漏极或源极。
可于导体层122a上、掺杂区18上、掺杂区20上与掺杂区22上分别形成金属硅化物层138。金属硅化物层138的材料例如是NiSi。金属硅化物层138的形成方法为所述技术领域具有通常知识者所周知，故于此不再赘述。
可依序形成覆盖虚拟栅极结构132与金属硅化物层138的接触窗蚀刻终止层(CESL)140与介电材料层142。接触窗蚀刻终止层140的材料例如是氮化硅。接触窗蚀刻终止层140的形成方法例如是化学气相沉积法。介电材料层142的材料包括未掺杂玻璃(USG)或含磷玻璃(PSG)。介电材料层142的形成方法例如是化学气相沉积法。在另一实施例中，亦可不形成接触窗蚀刻终止层140。
请参照图1G，移除部分介电材料层142、部分接触窗蚀刻终止层140与硬掩模层130，直到暴露出虚拟栅极128，而形成介电层142a与接触窗蚀刻终止层140a。部分介电材料层142、部分接触窗蚀刻终止层140与硬掩模层130的移除方法例如是化学机械研磨法。在此步骤中，可能会移除位于虚拟栅极128两侧的部分间隙壁134与部分间隙壁136，而形成间隙壁134a与间隙壁136a。
请参照图1H，移除虚拟栅极128而形成栅极开口104。虚拟栅极128的移除方法例如是干式蚀刻法或湿式蚀刻法。
在栅极开口104中形成共形的功函数金属材料层144。功函数金属材料层144的材料包括TiN、TaC、TaCNO、TaCN、TiAl或TaN。功函数金属材料层144的材料包括能达到所需功函数的所有材料，并不以上述材料为限。功函数金属材料层144的形成方法例如是原子层沉积法(ALD)。
在功函数金属材料层144上形成填满栅极开口104的金属栅极材料层146。金属栅极材料层146的材料例如是钨或铝。金属栅极材料层146的形成方法例如是物理气相沉积法。
请参照图1I，移除栅极开口104以外的金属栅极材料层146与功函数金属材料层144，形成包含功函数金属层144a与金属栅极层146a的金属栅极结构148。金属栅极结构148可包括栅介电层124、高介电常数介电层126、间隙壁134a与间隙壁136a。
至此，已于基底100中形成埋入式电荷存储晶体管200，且已于所述埋入式电荷存储晶体管200一侧的基底100上形成选择晶体管300，而完成非挥发性存储器的制作。本实施例的非挥发性存储器虽是以上述方法制作，但本发明并不以此为限。
请参照图1J，在介电层142a上形成介电层150。介电层150的材料例如是氧化硅。介电层150的形成方法例如是化学气相沉积法。
在介电层150中形成接触窗152a、152b、152c。接触窗152a连接至掺杂区22上方的金属硅化物层138，可用于将掺杂区22电连接至位线。接触窗152b连接至掺杂区20上方的金属硅化物层138，可用于将掺杂区20电连接至源极线。接触窗152c连接至金属栅极结构148，可用于将金属栅极结构148连接至字符线。接触窗152a、152b、152c的材料例如是钨、铜或铝。接触窗152a、152b、152c的形成方法例如是金属镶嵌法。
以下，通过图1J来说明本实施例的非挥发性存储器。
请参照图1J，非挥发性存储器包括基底100、埋入式电荷存储晶体管200以及选择晶体管300。在基底100中具有开口102。埋入式电荷存储晶体管200设置于基底100中。
埋入式电荷存储晶体管200包括电荷存储结构120a以及导体层122a。电荷存储结构120a设置于开口102中的基底100上。电荷存储结构120a可包括电荷捕捉层116a，且还可包括介电层114a与介电层118a。介电层114a设置于电荷捕捉层116a与基底100之间。第二介电层118a设置于电荷捕捉层116a与导体层122a之间。导体层122a设置于电荷存储结构120a上，且填满开口102。部分导体层122a与部分电荷存储结构120a可凸出于基底100的顶表面。埋入式电荷存储晶体管200还可包括掺杂区18与掺杂区20。掺杂区18与掺杂区20设置于导体层122a两侧的基底100中。埋入式电荷存储晶体管200还可选择性地包括轻掺杂区12与轻掺杂区14。埋入式电荷存储晶体管200还可选择性地包括间隙壁134与间隙壁136。间隙壁134与间隙壁136依序设置于凸出于基底100的电荷存储结构120a两侧。
选择晶体管300设置于埋入式电荷存储晶体管200一侧的基底100上，且选择晶体管300包括金属栅极结构148。金属栅极结构148可包括高介电常数介电层126、功函数金属层144a与金属栅极层146a。高介电常数介电层126、功函数金属层144a与金属栅极层146a依序设置于基底100上。金属栅极结构148还可包括栅介电层124。栅介电层124设置于高介电常数介电层126与基底100之间。选择晶体管还可包括掺杂区18与掺杂区22。掺杂区18与掺杂区22设置于金属栅极结构148两侧的基底100中。埋入式电荷存储晶体管200与选择晶体管300共用掺杂区18。选择晶体管300还可选择性地包括轻掺杂区12与轻掺杂区16。金属栅极结构148还可选择性地包括间隙壁134a与间隙壁136a。间隙壁134a与间隙壁136a依序设置于金属栅极层146a两侧。
非挥发性存储器还可选择性地包括金属硅化物层138、接触窗蚀刻终止层140与接触窗152a、152b、152c中的至少一者。金属硅化物层138分别设置于导体层122a上、掺杂区18上、掺杂区20上与掺杂区22上。触窗蚀刻终止层140设置于间隙壁136、136a上与金属硅化物层138上。接触窗152a、152b、152c设置于介电层142与介电层150中。接触窗152a连接至掺杂区22上方的金属硅化物层138。接触窗152b连接至掺杂区20上方的金属硅化物层138。接触窗152c连接至金属栅极结构148。
此外，非挥发性存储器中各构件的材料、设置方式、形成方法与功效已于上述图1A至图1J的制造方法中进行详尽地说明，故于此不再赘述。
基于上述实施例可知，由于埋入式电荷存储晶体管200并非采用高介电常数/金属栅极晶体管的架构，所以不会产生高介电常数材料捕捉电荷的问题，因此电荷可顺利地存储在电荷存储结构120a中，进而可提高非挥发性存储器的电荷存储能力。此外，由于埋入式电荷存储晶体管200设置于基底100的开口102中，因此可增加栅极电容的耦合面积但不额外占用基底100的表面积，故可降低埋入式电荷存储晶体管200的操作电压。此外，由于选择晶体管300采用高介电常数/金属栅极晶体管的架构，因此可通过增加高介电常数介电层126的厚度来避免栅极电流击穿和介电击穿的问题。再者，由于金属栅极层146a的电阻比传统掺杂多晶硅栅极层或是金属硅化物栅极层低，故使用金属栅极层146a的选择晶体管300具有较快的处理速度。
综上所述，在上述实施例的非挥发性存储器及其制造方法中，由于埋入式电荷存储晶体管并非采用高介电常数/金属栅极晶体管的架构，所以不会产生高介电常数材料捕捉电荷的问题，因此可提高非挥发性存储器的电荷存储能力。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (18)
1.一种非挥发性存储器，包括：
基底，其中在所述基底中具有开口；
第一掺杂区，沿着所述开口设置于所述基底中；
埋入式电荷存储晶体管，设置于所述基底中，其中所述埋入式电荷存储晶体管包括：
电荷存储结构，设置于所述开口中的所述基底上；以及
导体层，设置于所述电荷存储结构上，且填满所述开口；以及
选择晶体管，设置于所述埋入式电荷存储晶体管一侧的所述基底上，其中所述选择晶体管包括金属栅极结构，且所述埋入式电荷存储晶体管的顶面低于所述选择晶体管的顶面。
2.如权利要求1所述的非挥发性存储器，其中所述电荷存储结构包括电荷捕捉层。
3.如权利要求2所述的非挥发性存储器，其中所述电荷捕捉层的材料包括氮化硅或纳米点。
4.如权利要求2所述的非挥发性存储器，其中所述电荷存储结构还包括：
第一介电层，设置于所述电荷捕捉层与所述基底之间；以及
第二介电层，设置于所述电荷捕捉层与所述导体层之间。
5.如权利要求1所述的非挥发性存储器，其中所述埋入式电荷存储晶体管还包括：
第二掺杂区与第三掺杂区，设置于所述导体层两侧的所述基底中，
所述选择晶体管还包括：
所述第二掺杂区与第四掺杂区，设置于所述金属栅极结构两侧的所述基底中，
所述埋入式电荷存储晶体管与所述选择晶体管共用所述第二掺杂区。
6.如权利要求5所述的非挥发性存储器，其中还包括多个金属硅化物层，分别设置于所述导体层上、所述第二掺杂区上、所述第三掺杂区上与所述第四掺杂区上。
7.如权利要求1所述的非挥发性存储器，其中所述金属栅极结构包括：
高介电常数介电层、功函数金属层与金属栅极层，依序设置于所述基底上。
8.如权利要求7所述的非挥发性存储器，其中所述金属栅极结构还包括：
栅介电层，设置于所述高介电常数介电层与所述基底之间。
9.如权利要求1所述的非挥发性存储器，其中部分所述导体层凸出于所述基底的顶表面。
10.一种非挥发性存储器的制造方法，包括：
提供基底，其中在所述基底中具有开口；
沿着所述开口于所述基底中形成第一掺杂区；
在所述基底中形成埋入式电荷存储晶体管，其中所述埋入式电荷存储晶体管包括：
电荷存储结构，设置于所述开口中的所述基底上；以及
导体层，设置于所述电荷存储结构上，且填满所述开口；以及
在所述埋入式电荷存储晶体管一侧的所述基底上形成选择晶体管，其中所述选择晶体管包括金属栅极结构，且所述埋入式电荷存储晶体管的顶面低于所述选择晶体管的顶面。
11.如权利要求10所述的非挥发性存储器的制造方法，其中所述电荷存储结构与所述导体层的形成方法包括：
在所述开口中形成共形的电荷存储结构层；
在所述电荷存储结构层上形成填满所述开口的导体材料层；以及
移除所述开口以外的所述导体材料层与所述电荷存储结构层。
12.如权利要求11所述的非挥发性存储器的制造方法，其中所述开口以外的所述导体材料层与所述电荷存储结构层的移除方法包括化学机械研磨法或组合使用化学机械研磨法与回蚀刻法。
13.如权利要求10所述的非挥发性存储器的制造方法，其中所述金属栅极结构的形成方法包括：
在所述基底上形成虚拟栅极结构，其中所述虚拟栅极结构包括：
高介电常数介电层，设置于所述基底上；
虚拟栅极，设置于所述高介电常数介电层上；以及
硬掩模层，设置于所述虚拟栅极上；
形成覆盖所述虚拟栅极结构的介电材料层；
移除部分所述介电材料层与所述硬掩模层，而暴露出所述虚拟栅极；
移除所述虚拟栅极，而形成栅极开口；以及
在所述栅极开口中依序形成功函数金属层与金属栅极层。
14.如权利要求13所述的非挥发性存储器的制造方法，其中所述金属栅极结构的形成方法还包括于所述虚拟栅极结构的侧壁上形成间隙壁。
15.如权利要求14所述的非挥发性存储器的制造方法，还包括：
在所述导体层两侧的所述基底中形成第二掺杂区与第三掺杂区；以及
在所述虚拟栅极结构两侧的所述基底中形成所述第二掺杂区与第四掺杂区，其中
所述埋入式电荷存储晶体管与所述选择晶体管共用所述第二掺杂区。
16.如权利要求15所述的非挥发性存储器的制造方法，其中还包括在移除所述硬掩模层之前，在所述导体层上、所述第二掺杂区上、所述第三掺杂区上与所述第四掺杂区上分别形成金属硅化物层。
17.如权利要求13所述的非挥发性存储器的制造方法，其中所述虚拟栅极结构还包括：
栅介电层，设置于所述高介电常数介电层与所述基底之间。
18.如权利要求13所述的非挥发性存储器的制造方法，其中所述功函数金属层与所述金属栅极层的形成方法包括：
在所述栅极开口中形成共形的功函数金属材料层；
在所述功函数金属材料层上形成填满所述栅极开口的金属栅极材料层；以及
移除所述栅极开口以外的所述金属栅极材料层与所述功函数金属材料层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510724303.2A CN106653762B (zh) | 2015-10-30 | 2015-10-30 | 非挥发性存储器及其制造方法 |
| US14/963,833 US9589977B1 (en) | 2015-10-30 | 2015-12-09 | Non-volatile memory and fabricating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510724303.2A CN106653762B (zh) | 2015-10-30 | 2015-10-30 | 非挥发性存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106653762A CN106653762A (zh) | 2017-05-10 |
| CN106653762B true CN106653762B (zh) | 2020-04-21 |
Family
ID=58162382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510724303.2A Active CN106653762B (zh) | 2015-10-30 | 2015-10-30 | 非挥发性存储器及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9589977B1 (zh) |
| CN (1) | CN106653762B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10242996B2 (en) * | 2017-07-19 | 2019-03-26 | Cypress Semiconductor Corporation | Method of forming high-voltage transistor with thin gate poly |
| CN109979943B (zh) * | 2017-12-28 | 2022-06-21 | 联华电子股份有限公司 | 半导体元件及其制造方法 |
| CN110047741B (zh) * | 2018-01-16 | 2021-07-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770457A (zh) * | 2004-11-02 | 2006-05-10 | 力晶半导体股份有限公司 | 非挥发性存储器及其制造方法与操作方法 |
| CN101924027A (zh) * | 2009-06-12 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 金属栅极晶体管、集成电路以及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315142A (en) | 1992-03-23 | 1994-05-24 | International Business Machines Corporation | High performance trench EEPROM cell |
| TWI253748B (en) * | 2004-09-17 | 2006-04-21 | Powerchip Semiconductor Corp | Nonvolatile memory and manufacturing method and operating method thereof |
| US7642594B2 (en) | 2005-07-25 | 2010-01-05 | Freescale Semiconductor, Inc | Electronic device including gate lines, bit lines, or a combination thereof |
| US7808028B2 (en) * | 2007-04-18 | 2010-10-05 | International Business Machines Corporation | Trench structure and method of forming trench structure |
| US8772159B2 (en) * | 2012-02-01 | 2014-07-08 | United Microelectronics Corp. | Method of fabricating electrical contact |
| US9379121B1 (en) * | 2015-01-05 | 2016-06-28 | Silicon Storage Technology, Inc. | Split gate non-volatile flash memory cell having metal gates and method of making same |
-
2015
- 2015-10-30 CN CN201510724303.2A patent/CN106653762B/zh active Active
- 2015-12-09 US US14/963,833 patent/US9589977B1/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770457A (zh) * | 2004-11-02 | 2006-05-10 | 力晶半导体股份有限公司 | 非挥发性存储器及其制造方法与操作方法 |
| CN101924027A (zh) * | 2009-06-12 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 金属栅极晶体管、集成电路以及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106653762A (zh) | 2017-05-10 |
| US9589977B1 (en) | 2017-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9831259B2 (en) | Semiconductor device | |
| US9324725B2 (en) | Semiconductor device and a manufacturing method thereof | |
| JP5734744B2 (ja) | 半導体装置およびその製造方法 | |
| US10644011B1 (en) | Non-volatile memory | |
| US9041145B2 (en) | Semiconductor device | |
| US9231115B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9905429B2 (en) | Semiconductor device and a manufacturing method thereof | |
| JP2009212218A (ja) | 半導体記憶装置及びその製造方法 | |
| US20160043098A1 (en) | Method of manufacturing semiconductor device | |
| US9324726B2 (en) | Method for manufacturing a semiconductor device | |
| JP5538828B2 (ja) | 半導体装置およびその製造方法 | |
| US10204789B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| US7645663B2 (en) | Method of producing non volatile memory device | |
| TW201707049A (zh) | 半導體裝置及其製造方法 | |
| US9418864B2 (en) | Method of forming a non volatile memory device using wet etching | |
| CN106653762B (zh) | 非挥发性存储器及其制造方法 | |
| JP2014056899A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JP5937172B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20220392905A1 (en) | One-time programmable memory device and method for fabricating the same | |
| CN117337038A (zh) | 半导体元件及其制作方法 | |
| CN117156850A (zh) | 半导体元件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |