CN102881574A - 半导体元件的制作方法 - Google Patents

Abstract

一种半导体元件的制造方法，包括下述步骤：首先，提供具有虚设栅电极层的虚设栅极(dummy gate)结构。接着移除此虚设栅电极层，以于栅极结构中形成一个开口，将下方材料层暴露出来。然后，针对移除了虚设栅电极层的虚设栅极结构进行氢氧化氨(NH₄OH)处理工艺。再以金属材料填充此开口。

Description

半导体元件的制作方法

技术领域

本发明是有关于一种半导体元件的制造方法，且特别是有关于一种具有金属栅极结构的场效应晶体管(Field Effect Transistor，FET)元件的制造方法。

背景技术

随着集成电路集成度的增加，半导体元件(例如场效应晶体管)的特征尺寸也跟着降低，场效应晶体管栅极氧化层的厚度亦跟着减少。为了因保有原来的介电效能，减少漏电，目前的多采用高介电常数(high k)的材料作为栅极氧化层。另外，由于已知的多晶硅栅极的掺杂容量有限，以掺杂多晶硅栅极的方式，来改善起始电压效能也有其极限。目前已经开始尝试使用金属栅极取代多晶硅栅极，以因应元件特征尺寸限缩所带来的问题。

然而，对于此一技术领域而言，如何改善场效应晶体管元件的工作效能，并提高工艺良率，仍是未来的一大挑战。因此有需要提供一种先进的场效应晶体管元件制造方法，以改善场效应晶体管元件的工作效能，并提高工艺良率。

发明内容

本发明的目的之一是提供一种半导体元件的制造方法，以改善场效应晶体管元件的工作效能，并提高工艺良率。此一方法包括下述步骤：首先，提供具有虚设栅电极层的虚设栅极结构。接着移除此虚设栅电极层，以于虚设栅极结构中形成一个开口，将下方材料层暴露出来。然后，针对移除了虚设栅电极层的虚设栅极结构进行氢氧化氨(NH₄OH)处理工艺。再以金属材料填充此开口。

在本发明的一实施例中，此下方材料层可以是栅氧化层或阻障层。在本发明的一实施例中，阻障层可以是氮化钽(TaN)层或氮化钛(TiN)层。

在本发明的一实施例中，虚设栅极结构包括：位于基材上的栅氧化层；位于栅氧化层上的阻障层；位于阻障层上的虚设栅电极层；以及，位于基材上，围绕栅氧化层、阻障层以及虚设栅电极层的间隙壁。在本发明的一实施例中，移除虚设栅电极层的步骤，还包括对间隙壁进行回蚀。

在本发明的一实施例中，栅氧化层是高介电系数材料层，且在形成栅氧化层之后，还包括于基材上进行离子注入工艺，以形成源极/漏极结构。本发明的另一实施例，在移除虚设栅电极层之前，于基材上进行离子注入工艺，以形成源极/漏极结构，邻接虚设栅极结构；并在氢氧化氨处理工艺之后，于开口中形成高介电系数材料层。

在本发明的一实施例中，氢氧化氨处理工艺具有实质为60℃的操作温度，且具有体积比实质为1∶120的氢氧化氨/水比值(NH₄OH∶H₂O)。

在本发明的一实施例中，移除虚设栅电极层的步骤，与氢氧化氨处理工艺在同一工艺容器中完成。

本发明的另一目的，是提供一种半导体元件的制造方法，包括下述步骤：首先提供具有虚设栅电极层的虚设栅极结构。然后进行前蚀刻工艺，以移除一部分的虚设栅电极层。再进行氢氧化氨处理工艺，移除剩余的虚设栅电极层，于虚设栅极结构中形成一个开口，以暴露出下方材料层。再以金属材料填充此开口。

在本发明的一实施例中，前蚀刻工艺可以是采用含氢氧化四甲基铵(Tetramethylammonium Hydroxide，TMAH)的湿式蚀刻工艺。在本发明的一实施例中，前蚀刻工艺至少移除三分之一的虚设栅电极层；而氢氧化氨处理工艺，至少移除二分之一的虚设栅电极层。

在本发明的一实施例中，下方材料层可以是栅氧化层或阻障层。在本发明的一实施例中，阻障层可以是氮化钽层或氮化钛层。

在本发明的一实施例中，虚设栅极结构包括：位于基材上的栅氧化层；位于栅氧化层上的阻障层；位于阻障层上的虚设栅电极层；以及，位于基材上，围绕栅氧化层、阻障层以及虚设栅电极层的间隙壁。在本发明的一实施例中，在前蚀刻工艺和氢氧化氨处理工艺之间，还包括对间隙壁进行一个回蚀工艺。

在本发明的一实施例中，栅电极层是高介电系数材料层，且在形成栅氧化层之后，还包括于基材上进行离子注入工艺，以形成源极/漏极结构。本发明的另一实施例，在移除虚设栅电极层之前，于基材上进行离子注入工艺，以形成源极/漏极结构，邻接虚设栅极结构；并在氢氧化氨处理工艺之后，于开口中形成高介电系数材料层。

在本发明的一实施例中，氢氧化氨处理工艺具有实质为60℃的操作温度，且具有体积比实质为1∶120的氢氧化氨/水比值。

在本发明的一实施例中，移除虚设栅电极层的步骤，与氢氧化氨处理工艺在同一工艺容器中完成。

根据上述实施例，本发明所提供的半导体元件制造方法，是在移除虚设栅电极层的工艺后段，进行一个氢氧化氨处理工艺，以减少虚设栅电极材料的残留，使后续形成于栅氧化层与金属栅极之间的功函数层，具有更符合金属栅极的电性需求的功函数值，改善晶体管元件的工作效能，同时提高晶体管元件的工艺良率，达到上述发明目的。

附图说明

图1A至图1K是根据本发明一优选实施例所绘示的互补式金属氧化物半导体工艺剖面图。

图2是根据本发明另一优选实施例所绘示，制作互补式金属氧化物半导体的部分工艺剖面图。

图3A至图3C是根据本发明又一优选实施例所绘示，制作互补式金属氧化物半导体的部分工艺剖面图。

【主要元件符号说明】

10：栅极结构        11：具有金属栅极的晶体管元件

12：栅极结构        13：具有金属栅极的晶体管元件

100：互补式金属氧化物半导体    101：基材

101a：P型有源区                101b：N型有源区

102：浅沟隔离层                103：栅氧化层

104：阻障层                    105：虚设栅电极层

106：间隙壁                    107a：轻掺杂区

107b：轻掺杂区                 108：接触蚀刻中止层

109：内层介电层                110a：开口

110b：开口                     111：氢氧化氨处理工艺

112：氮化钽层                  113：氮化钛层

114：图案化电阻层            115：钛铝化合物层

116a：源极/漏极结构          116b：源极/漏极结构

117：金属材料                203：栅氧化层

220：高介电系数材料层        301：前蚀刻工艺

311：氢氧化氨处理工艺

具体实施方式

本发明的目的是在提供一种先进的场效应晶体管元件制造方法，以改善场效应晶体管元件的工作效能，并提高工艺良率。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举数个互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)元件(但不以此为限)的制备方法，作为优选实施例，并配合所附图示，其详细说明如下：

请参照图1A至图1K，图1A至图1K是根据本发明一优选实施例所绘示的互补式金属氧化物半导体100工艺剖面图。

首先分别在基材101的P型有源区101a及N型有源区101b(由浅沟隔离层102所隔离)上，依序形成栅氧化层103、阻障层104以及虚设栅电极层105。其中，阻障层104位于栅氧化层103上；虚设栅电极层105位于阻障层104上(如图1A所绘示)。

虚设栅电极层105优选由多晶硅所构成。栅氧化层103可以由介电常数较低的材料，例如二氧化硅、氮化硅、氮氧化硅或氮碳化硅，所构成；也可以由高介电常数材料，例如硅化铪、氧化铪、氧化硅铪、氮氧化硅铪、氮化硅铪、氧化铝铪、氧化铝、氧化钛、氧化钛锶、氧化钽、氧化锆、氧化硅锆、锶钛酸钡、镧锆钛酸铅或上述材料的组合，所构成。在本实施例之中，栅氧化层103由界面层(interfacial layer)以及高介电材料层所构成，其中界面层的材料为氧化硅或氮化硅加氧化硅；高介电材料层则由硅化铪、氧化铪、氧化硅铪、氮氧化硅铪、氮化硅铪、氧化铝铪、氧化铝、氧化钛、氧化钛锶、氧化钽、氧化锆、氧化硅锆、锶钛酸钡、镧锆钛酸铅或上述材料的组合所构成。

阻障层104可由氮化钽、氮化硅、氮化钛或氮化钨(WN)所构成，在本发明的一些实施例之中，阻障层104可为一种由氮化硅层及氮化钽层所堆叠而成的多层结构。但在本实施例之中，阻障层104为氮化硅层。然后，图案化栅氧化层103、阻障层104及虚设栅电极层105，并进行一连串轻掺杂工艺，分别在基材101的P型有源区101a及N型有源区101b之中，注入离子杂质，例如磷离子(P^3-)或硼离子(B⁺)杂质，以分别定义出轻掺杂区107a和107b，邻接图案化的虚设栅氧化层103、栅氧化层103及阻障层104(如图1B所绘示)。在进行轻掺杂工艺之前，通常会在图案化后的栅氧化层103、阻障层104及虚设栅电极层105侧壁形成偏间隙壁(未绘示)。

接着，于基材101上形成围绕栅氧化层103、阻障层104以及虚设栅电极层105的间隙壁106。其中间隙壁106的形成步骤，包括先在基材101上形成一介电层(未绘示)，覆盖于栅氧化层103、阻障层104和虚设栅电极层105上；再通过蚀刻移除一部分的介电层，并使余留下来的介电层，环绕于栅氧化层103、阻障层104和虚设栅电极层105侧壁上，以分别在P型有源区101a及N型有源区101b上，形成如图1C所绘示的虚设栅极结构10和12。

之后，再以间隙壁106为掩模，进行离子注入工艺，将高浓度的离子杂质注入基材101之中，与未受高浓度离子注入的轻掺杂区107a和107b构成源极/漏极结构116a和116b(如图1D所绘示)。另外，在本发明的一些实施例中，在形成间隙壁106与源极/漏极结构116a之前，可选择性地在虚设栅极结构10和12的两侧进行挖凹槽、填入外延的步骤而使得栅极两侧欲形成源极/漏极116a的处具有隆起的结构(raised structure)(未绘示)。

接着，于基材101以及栅极结构10和12上，依序形成接触蚀刻中止层(Contact Etching Stop Layer，CE SL)108及内层介电层(Inter-Layer Dielectric，ILD)109。再以接触蚀刻中止层108为掩模，进行一系列化学机械抛光(Chemical Mechanical Polishing，CMP)或蚀刻工艺，移除一部分接触蚀刻中止层108和内层介电层109，并将虚设栅电极层105暴露于外(如图1E所绘示)。

通过虚设栅电极层蚀刻工艺移除虚设栅电极层105，以分别于虚设栅极结构10和12中形成一个开口110a和110b，将位于虚设栅电极层105下方的阻障层104暴露出来。值得注意的是，虚设栅电极层蚀刻工艺，也可能直接将阻障层104加以移出，而将栅氧化层103暴露于外。

在本发明的一实施例之中，虚设栅电极层蚀刻工艺可以是一种单一的干式蚀刻工艺。例如，使用四氟化碳(CF₄)/氮气(N₂)或氯气(Cl₂)作为蚀刻气体，所进行的干式蚀刻工艺。在本发明的另一实施例之中，虚设栅极蚀刻工艺也可以是一种单一的湿式蚀刻工艺。例如，使用氢氧化氨、磷酸、氢氧化四甲基铵或上述组合，作为蚀刻剂的湿式蚀刻工艺。但在本发明的又一实施例之中，虚设栅极蚀刻工艺，更可以包含多个干式蚀刻或湿式蚀刻工艺。在本实施例之中，虚设栅极蚀刻工艺，是一种采用氢氧化四甲基铵作为蚀刻剂的湿式蚀刻工艺。其中在移除虚设栅电极层105的同时，还可对间隙壁106进行回蚀(pull back)，扩大开口110a和110b(如图1F所绘示)，以利后续金属填充工艺的进行。

在移除虚设栅电极层105之后，再对移除了虚设栅电极层105的栅极结构10和12，进行一个氢氧化氨处理工艺111(如图1G所绘示)。在本发明的一些实施例之中，氢氧化氨处理工艺111，是采用氢氧化氨/水比值(体积比)实质为1∶120的氢氧化氨溶液，在实质为60℃的操作温度下，使其与栅极结构10和12接触。在本实施例之中，移除虚设栅电极层105的步骤，与氢氧化氨处理工艺111在同一工艺容器中完成。

接着，于阻障层104与开口110a和110b侧壁上，依序沉积氮化钽层112及氮化钛层113(如图1H所绘示)。再于氮化钛层113及氮化钽层112上形成图案化光阻层114，填充P型有源区101a的开口110a，并将N型有源区101b的开口110b暴露于外。再以氮化钽层112为蚀刻中止层，通过蚀刻工艺，将N型有源区101b的开口110b中的氮化钛层113加以移除(如图1I所绘示)。

移除图案化光阻层114之后，形成钛铝(TiAl)化合物层115分别覆盖于开口110a中的氮化钛层113以及开口110b中的氮化钽层112上。再以金属材料117，例如铝(Al)，填充开口110a和110b(如图1J所绘示)。在平坦化之后，形成具有金属栅极的晶体管元件11和13(如图1K所绘示)。

由于已知用来移除虚设栅电极层105的方式，多半会在开口110a和110b底部与侧壁上残余的多晶硅，导致后续填充于开口110a和110b中的功函数层及金属栅极，产生电性偏差，并影响晶体管元件的效能。本发明实施例所提供的氢氧化氨处理工艺111，可以清除开口110a和110b底部与侧壁上所残余的多晶硅，使后续形成于开口110a和110b侧壁上方的功函数层(例如，氮化钛层113、氮化钽层112或钛铝化合物层115)及金属栅极的功函数值，更符合晶体管元件的电性需求。

值得注意的是，在图1A至图1K的实施例中，栅氧化层103采用高介电常数材料，且高介电常数材料层(即栅氧化层103)形成于源极/漏极结构116a和116b离子注入与回火(anneals)之前，即所谓的高介电常数层优先(high-k first)工艺。而在本发明的另一些实施例之中，互补式金属氧化物半导体，是先采用介电常数较低的栅氧化层203来形成虚设栅极结构10和12，并于氢氧化氨处理工艺111之后(如图1G所绘示)，再于栅氧化层203上形成高介电系数材料层220(如图2所绘示)。其中高介电系数材料层220形成于源极/漏极结构116a和116b离子注入与回火(anneals)之后，一般称为高介电常数层后制工艺(high-k last)。由于高介电常数层后制工艺之后续工艺，与图1H至图1K所绘示的工艺大至相同，故详细内容不再赘述。

请参照图3A至图3C，图3A至图3C是根据本发明另一优选实施例所绘示，制作互补式金氧半导体100的部分工艺剖面图。

本实施例所披露的制造流程与图1A至图1K所述的制造流程相比，差异仅在于虚设栅电极层蚀刻工艺。故仅就虚设栅电极层蚀刻工艺加以说明。其中相同的元件，将使用相同的元件符号加以标示。

在本实施例之中，虚设栅电极层蚀刻工艺包括：先对经化学机械抛光之后，暴露于外的虚设栅电极层105(请参照图1E)进行一前蚀刻工艺301，以移除一部分的虚设栅电极层。接着，再进行氢氧化氨处理工艺311，移除剩余的虚设栅电极层105。

在本发明的一些实施例中，前蚀刻工艺301可以是一种单一的干式蚀刻工艺301。例如，使用四氟化碳(CF₄)/氮气(N₂)或氯气(Cl₂)作为蚀刻气体，所进行的干式蚀刻工艺。在本发明的另一实施例之中，前蚀刻工艺301也可以是一种单一的湿式蚀刻工艺。例如，使用氢氧化氨、磷酸、氢氧化四甲基铵或上述组合，作为蚀刻剂的湿式蚀刻工艺。但在本发明的又一实施例之中，前蚀刻工艺301更可以包含多个干式蚀刻或湿式蚀刻工艺。在本实施例之中，前蚀刻工艺301是采用含氢氧化四甲基铵的湿式蚀刻工艺，用来移除至少三分之一的虚设栅电极层105(如图3A所绘示)。

而氢氧化氨处理工艺311则是采用氢氧化氨/水比值(体积比)实质为1∶120的氢氧化氨溶液，在实质为60℃的操作温度下，使其与栅极结构10和12接触，以移除剩余的虚设栅电极层105(如图3C所绘示)。

另外在前蚀刻工艺301和氢氧化氨处理工艺311之间，还包含对间隙壁106进行回蚀，扩大开口110a和110b(如图3B所绘示)，以利后续金属填充工艺的进行。后续再进行如图1H至图1K所绘示的工艺，完成互补式金属氧化物半导体100的制备。

根据上述实施例，本发明所提供的半导体元件制造方法，是在移除虚设栅电极层的工艺后段，进行一个氢氧化氨处理工艺，以减少虚设栅电极材料的残留，使后续形成于栅氧化层与金属栅极之间的功函数层，具有更符合金属栅极的电性需求的功函数值，改善晶体管元件的工作效能，同时提高晶体管元件的工艺良率，达到上述发明目的。

虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (20)

1.一种半导体元件的制造方法，包括：

提供虚设栅极结构，具有虚设栅电极层；

移除该虚设栅电极层，于该虚设栅极结构中形成开口，将下方材料层暴露出；

对该虚设栅极结构进行氢氧化氨处理工艺；以及

以金属材料填充该开口。

2.如权利要求1所述的半导体元件的制作方法，其中该下方材料层系栅氧化层或阻障层。

3.如权利要求2所述的半导体元件的制作方法，该阻障层是氮化钽层或氮化钛层。

4.如权利要求1所述的半导体元件的制作方法，其中该虚设栅极结构包括：

栅氧化层，位于基材上；

阻障层，位于该栅氧化层上；

该虚设栅电极层，位于该阻障层上；以及

间隙壁，位于该基材上，并围绕该栅氧化层、该阻障层以及该虚设栅电极层。

5.如权利要求4所述的半导体元件的制作方法，其中移除该虚设栅电极层的步骤，还包括对该间隙壁进行回蚀工艺。

6.如权利要求4所述的半导体元件的制作方法，其中该栅氧化层是高介电系数材料层，且在形成该栅氧化层之后，还包括于该基材上进行离子注入工艺，以形成源极/漏极结构，邻接该虚设栅极结构。

7.如权利要求1所述的半导体元件的制作方法，还包括：

在移除该虚设栅电极层之前，于该基材上进行离子注入工艺，以形成源极/漏极结构，邻接该虚设栅极结构；以及

在该氢氧化氨处理工艺之后，于该开口中形成高介电系数材料层。

8.如权利要求1所述的半导体元件的制作方法，其中该氢氧化氨处理工艺，具有实质为60℃的操作温度，且具有体积比实质为1∶120的氢氧化氨/水比值。

9.如权利要求1所述的半导体元件的制作方法，其中移除该虚设栅电极层的步骤，与该氢氧化氨处理工艺在同一工艺容器中完成。

10.一种半导体元件的制造方法，包括：

提供虚设栅极结构，具有虚设栅电极层；

进行前蚀刻工艺，以移除一部分的该虚设栅电极层；

进行氢氧化氨处理工艺，移除剩余的该虚设栅电极层，于该虚设栅极结构中形成开口，以暴露出下方材料层；以及

以金属材料填充该开口。

11.如权利要求10所述的半导体元件的制作方法，其中该前蚀刻工艺包括采用含氢氧化四甲基铵的湿式蚀刻工艺。

12.如权利要求10所述的半导体元件的制作方法，其中该前蚀刻工艺，至少移除三分之一的该虚设栅电极层；且该氢氧化氨处理工艺，至少移除二分之一的该虚设栅电极层。

13.如权利要求10所述的半导体元件的制作方法，其中该下方材料层是栅氧化层或阻障层。

14.如权利要求13所述的半导体元件的制作方法，其中该阻障层是氮化钽层或氮化钛层。

15.如权利要求10所述的半导体元件的制作方法，其中该虚设栅极结构包括：

栅氧化层，位于基材上；

该阻障层，位于该栅氧化层上；

该虚设栅电极层，位于该阻障层上；以及

间隙壁，位于该基材上，并围绕该栅氧化层、该阻障层以及该虚设栅电极层。

16.如权利要求15所述的半导体元件的制作方法，其中在该前蚀刻工艺和该氢氧化氨处理工艺之间，还包括对该间隙壁进行回蚀工艺。

17.如权利要求15所述的半导体元件的制作方法，其中该栅氧化层是高介电系数材料层，且在形成该栅氧化层之后，还包括于该基材上进行离子注入工艺，以形成源极/漏极结构，邻接该虚设栅极结构。

18.如权利要求10所述的半导体元件的制作方法，还包括：

在移除该虚设栅电极层之前，于该基材上进行离子注入工艺，以形成源极/漏极结构，邻接该虚设栅极结构；以及

在该氢氧化氨处理工艺之后，于该开口中形成高介电系数材料层。

19.如权利要求10所述的半导体元件的制作方法，其中该氢氧化氨处理工艺，具有实质为60℃的操作温度，且具有体积比实质为1∶120的氢氧化氨/水比值。

20.如权利要求10所述的半导体元件的制作方法，其中移除该虚设栅电极层的步骤，与该氢氧化氨处理工艺在同一工艺容器中完成。

Images