CN114156177A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN114156177A
CN114156177A CN202010933007.4A CN202010933007A CN114156177A CN 114156177 A CN114156177 A CN 114156177A CN 202010933007 A CN202010933007 A CN 202010933007A CN 114156177 A CN114156177 A CN 114156177A
Authority
CN
China
Prior art keywords
layer
etching
forming
hard mask
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010933007.4A
Other languages
English (en)
Inventor
张海洋
纪世良
刘盼盼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010933007.4A priority Critical patent/CN114156177A/zh
Publication of CN114156177A publication Critical patent/CN114156177A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种半导体器件的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成待刻蚀层；在所述待刻蚀层上形成图案化的核心层；在所述核心层侧面形成保护层或在所述核心层侧面和顶面形成保护层；对所述待刻蚀层进行处理；去除待刻蚀层后在所述半导体衬底上形成图案；其中，去除待刻蚀层过程中所述核心层的保护层被一同去除。上述的方案，可以提高所形成的半导体器件的性能。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体集成电路领域，尤其涉及一种半导体器件的形成方法。
背景技术
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点的不断减小，现有的光源光刻技术已经无法满足半导体制造的需求要，超紫外光光刻技术(EUV)、多波束无掩膜技术和纳米压印技术成为下一代光刻候选技术的研究热点。但是上述的下一代光刻候选技术仍然存在有不便与缺陷，亟待加以进一步的改进。。
当摩尔定律继续向前延伸的脚步不可逆转的时候，多重图形化技术无疑成为了业界的最佳选择之一，多重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补更小节点的光刻技术空白，改进相邻半导体图形之间的最小间距(pitch)。由于自对准双重图形化(Self-Aligned Double-Patterning，SADP)工艺更为简单，成本更低，因此，在半导体器件的形成工艺中多采用自对准双重图形化工艺。
然而，即使引入了自对准双重图形化工艺，刻蚀后所形成目标图案的质量仍旧较差，影响所形成的半导体结构的性能。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，以提高所形成的半导体结构的性能。
为解决上述问题，本发明提供了一种半导体器件的形成方法，包括：
提供待刻蚀层；
在所述待刻蚀层上形成图案化的核心层；
对所述核心层在第一方向上两侧的侧部执行倾斜离子注入；
执行所述倾斜离子注入之后，以所述核心层为掩膜刻蚀所述待刻蚀层。
可选地，所述待刻蚀层包括刻蚀停止材料层和位于所述刻蚀停止材料层上的硬掩模材料层；
以所述核心层为掩膜刻蚀所述待刻蚀层的方法包括：
以所述核心层为掩膜刻蚀硬掩模材料层，直至暴露出所述刻蚀停止材料层的顶部表面，形成图案化的硬掩模层；
形成图案化的硬掩模层之后，以所述核心层和所述硬掩模层为掩膜对所述刻蚀停止材料层执行材料改性处理；
执行材料改性处理之后，以所述核心层和所述硬掩模层为掩膜刻蚀去除所述刻蚀停止材料层中经材料改性处理的区域，形成图案化的刻蚀停止层。
可选地，以所述核心层和所述硬掩模层为掩膜对所述刻蚀停止材料层执行材料改性处理的过程中，还对所述核心层执行了所述材料改性处理工艺；
以所述核心层和所述硬掩模层为掩膜刻蚀去除所述刻蚀停止材料层中经材料改性处理的区域的过程中，还刻蚀去除了所述核心层。
可选地，所述待刻蚀层还包括衬底或栅极材料层；所述刻蚀停止层位于所述衬底或栅极材料层上；
形成图案化的刻蚀停止层之后，所述方法还包括：
以所述图案化的硬掩模层和刻蚀停止层为掩膜刻蚀所述衬底或栅极材料层，形成分立的鳍部或栅极结构。
可选地，所述材料改性处理的工艺为等离子体处理工艺。
可选地，所述等离子体处理工艺的工艺参数包括：处理气体为H2和He中至少一种，气体流量为100-500sccm，应腔室压强为5-200mTorr，电源功率100-1000W，偏置电压为10-300V，处理时间为30-600s。
可选地，刻蚀所述硬掩模材料层的工艺为原子层刻蚀工艺。
可选地，所述刻蚀去除所述刻蚀停止材料层中经材料改性处理的区域的工艺为湿法刻蚀工艺。
可选地，所述湿法刻蚀工艺的工艺参数包括：刻蚀溶液为氢氟酸溶液，所述氢氟酸溶液的体积百分比为0.05％-2％，刻蚀时间为30s-600s。
可选地，所述倾斜离子注入工艺的工艺参数包括：注入离子为磷离子，离子注入角度为7°。
本发明实施例还提供了一种半导体器件的形成方法，所述方法包括：
提供待刻蚀层；
在所述待刻蚀层上形成图案化的掩模层；
形成保形覆盖所述待刻蚀层和所述掩膜层的侧墙层；
以所述侧墙层和所述掩膜层为掩膜刻蚀所述待刻蚀层。
可选地，所述侧墙层为二氧化硅层。
可选地，形成所述二氧化硅层的步骤包括：
形成保形覆盖所述待刻蚀层和所述掩膜层的硅膜；
对所述硅膜执行氧化处理，形成所述二氧化硅层。
可选地，所述图案化的掩模层包括硬掩模层和位于所述硬掩模层上的核心层；
形成图案化的掩模层的方法包括：
在所述待刻蚀层上形成硬掩模材料层；
在所述硬掩模材料层上形成图案化的核心层；
以所述核心层为掩膜刻蚀所述掩膜材料层，形成图案化的硬掩模层。
可选地，以所述核心层为掩膜刻蚀所述掩膜材料层的工艺为异步脉冲刻蚀工艺。
可选地，所述异步脉冲刻蚀工艺的工艺参数包括：刻蚀气体包括C4F6、O2和Ar中至少一种；C4F6流量为5-200sccm；O2流量为1-200sccm；Ar流量为50-500sccm；提供的源功率为50-1000W；提供的偏置功率为0-500W；源功率的占空比为10％-90％；偏置功率的占空比为10％-90％；刻蚀腔室压强为2-100mTorr；刻蚀时间为5-600s。
可选地，在以所述侧墙层和所述掩膜层为掩膜刻蚀所述待刻蚀层，所述侧墙层和所述核心层被一同刻蚀去除。
可选地，所述待刻蚀层包括刻蚀停止材料层；
以所述侧墙层和所述掩膜层为掩膜刻蚀所述刻蚀停止材料层，形成图案化的刻蚀停止层。
可选地，所述待刻蚀层还包括衬底或栅极材料层；所述刻蚀停止层位于所述衬底或栅极材料层上；
以所述侧墙层为掩膜刻蚀所述刻蚀停止材料层之后，所述方法还包括：
以图案化的硬掩模层和刻蚀停止层为掩膜刻蚀所述衬底或栅极材料层，形成分立的鳍部或栅极结构。。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例中提供的一种半导体器件的形成方法，包括：提供半导体衬底；在所述导体衬底上形成待刻蚀层；在所述待刻蚀层上形成图案化的核心层；在所述核心层侧面形成保护层或在所述核心层侧面和顶面形成保护层；对所述待刻蚀层进行处理；去除待刻蚀层后在所述半导体衬底上形成图案；其中，去除待刻蚀层过程中所述核心层的保护层被一同去除。通过在所述核心层侧面形成保护层或在所述核心层侧面和顶面形成保护层，可以减少在所述核心层在后续刻蚀过程中的刻蚀损耗，进而可以提高后续所形成的目标图案的形貌质量。
附图说明
图1是本发明实施例中的一种半导体器件的形成方法的流程示意图；
图2至图8是本发明实施例中的半导体器件的形成方法的各步骤所形成的中间结构示意图；
图9是本发明实施例中的另一种半导体器件的形成方法的流程示意图；
图10至图13是本发明实施例中的另一种半导体器件的形成方法的各步骤所形成的中间结构示意图。
具体实施方式
由背景技术可知，即使引入了自对准双重图形化工艺，刻蚀后所形成目标图案的质量仍旧较差，影响所形成的半导体结构的性能。
本发明实施例中的技术方案通过在所述核心层侧面形成保护层或在所述核心层侧面和顶面形成保护层，可以减少在所述核心层在后续刻蚀过程中的刻蚀损耗，进而可以提高后续所形成的目标图案的形貌质量。
图1示出了本发明实施例中的一种半导体器件的形成方法的流程图。所述图形的半导体器件的形成方法包括：
步骤S101：提供半导体衬底；
步骤S102：在所述半导体衬底上形成待刻蚀层；
步骤S103：在所述待刻蚀层上形成图案化的核心层；
步骤S104：在所述核心层侧面形成保护层或在所述核心层侧面和顶面形成保护层；
步骤S105：对所述待刻蚀层进行处理；
步骤S106：去除待刻蚀层后在所述半导体衬底上形成图案；其中，去除待刻蚀层过程中所述核心层的保护层被一同去除。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
以下将结合附图以待刻蚀层为刻蚀停止材料层和硬掩模材料层为例，对图1所示的半导体器件的形成方法进行进一步详细的描述。
参考图2，提供半导体衬底100，所述半导体衬底100上具有刻蚀停止材料层110和位于刻蚀停止材料层110上的硬掩模材料层120。
本实施例中，所述半导体衬底100为硅衬底，用于后续刻蚀形成鳍部。
所述刻蚀停止材料层110用于在后续刻蚀所述硬掩模材料层120时起到停止作用，以减少对半导体衬底100的刻蚀损耗。
本实施例中，所述刻蚀停止材料层110的材料为氮化硅。
所述硬掩模材料层120用于在后续形成刻蚀所述半导体衬底100的刻蚀掩膜。
本实施例中，所述硬掩模材料层120的材料为氧化硅。
参见图3，在所述硬掩模材料层120上形成图案化的核心层130。
所述核心层120为后续形成用于图案化所述硬掩模材料层120提供工艺基础。
本实施例中，所述核心层130的材料为氮化硅。
形成所述核心层的步骤包括：在所述硬掩模材料层上形成核心材料层；在所述核心材料层上形成图案化的掩膜层；以所述图案化的掩膜层为掩膜刻蚀所述核心材料层，形成所述核心层；形成所述核心层之后，去除所述图案化的掩膜层。
在其他实施例中，在所述核心材料层上形成图案化的掩膜层之前还可以包括在所述核心材料层上形成顶部抗反射涂层(图未示)的步骤，以提高所述掩膜层的形貌质量。
本实施例中，采用干法刻蚀工艺刻蚀所述核心材料层。具体地，采用等离子体干法刻蚀工艺去除所述核心材料层。
形成所述核心层后，采用灰化工艺或湿法去胶工艺，去除所述掩膜层以及顶部抗反射涂层。
参见图4，在所述核心层130的侧面形成保护层135。
本实施例中，在所述核心层130的侧面形成保护层135的工艺为离子注入工艺。
通过对所述核心层130在第一方向(鳍部宽度方向)上两侧的侧面执行离子注入，可以在后续以所述核心层130为掩膜刻蚀所述硬掩模材料层的过程中，降低所述核心层130的侧面在硬掩模材料层120刻蚀过程中的刻蚀损耗，可以在硬掩模材料层120的刻蚀过程中保持所述核心层130的形貌，从而可以提高所形成的硬掩模层的形貌质量，进而可以提高后续所形成的目标图案的形貌质量。
本实施例中，所述离子注入工艺的工艺参数包括：注入离子为磷离子，离子注入角度为7°。
参见图5，在所述核心层130的侧面形成保护层135之后，以所述核心层130和保护层135为掩膜刻蚀所述硬掩模材料层120，直至暴露出所述刻蚀停止材料层110的顶部表面，形成图案化的硬掩模层125。
本实施例中，以所述核心层130和保护层135为掩膜刻蚀所述硬掩模材料层120的工艺为原子层刻蚀工艺。
参见图6，形成图案化的硬掩模层125之后，以所述核心层130、保护层135和所述硬掩模层125为掩膜对所述刻蚀停止材料层110执行材料改性处理工艺。
通过对所述刻蚀停止材料层110执行材料改性处理工艺，可以使得刻蚀停止材料层110中经材料改性处理的区域的刻蚀选择比(etch rate)大于未经材料改性处理的区域的刻蚀选择比，从而有利于快速去除所述刻蚀停止材料层110中经材料改性处理的区域，缩短刻蚀去除所述刻蚀停止材料层110中经材料改性处理的区域所需的时间，故可以减少对所述硬掩模材料层的刻蚀损耗，进而可以提高后续所形成的所述鳍部的形貌质量。
本实施例中，所述材料改性处理工艺为等离子处理工艺。具体地，所述等离子处理工艺的工艺参数包括：处理气体为H2和He中至少一种，气体流量为100-500sccm，应腔室压强为5-200mTorr，电源功率100-1000W，偏置电压为10-300v，处理时间为30s-600s。
本实施例中，在以所述核心层130和所述硬掩模层125为掩膜对所述刻蚀停止材料层110执行材料改性处理工艺的过程中，还对所述核心层130执行了所述材料改性处理工艺。
通过对所述核心层130和暴露出的刻蚀停止材料层110执行等离子体处理，H原子和/或He原子注入至所述核心层130和暴露出的刻蚀停止材料层110内，削弱所述核心层130和暴露出的刻蚀停止材料层110的键能，故可以提高所述核心层130和暴露出的刻蚀停止材料层110在后续刻蚀工艺中的刻蚀选择比。
需要指出的是，所述等离子体处理的工艺参数可以根据所述核心层130、保护层135和暴露出的所述刻蚀停止材料层110的厚度而定，以使所述核心层120和暴露出的所述刻蚀停止材料层110能够完全受到所述等离子体处理工艺的影响。
参见图7，执行材料改性处理工艺之后，以所述核心层130、保护层135和所述硬掩模层125为掩膜刻蚀去除所述刻蚀停止材料层110中经材料改性处理的区域，形成图案化的刻蚀停止层115。
在以所述核心层130、保护层135和所述硬掩模层125为掩膜刻蚀去除所述刻蚀停止材料层110中经材料改性处理的区域的过程中，所述刻蚀停止材料层110中经材料改性处理的区域的刻蚀去除速率增大，时间缩短，因此可以减少对所述硬掩模层125和位于硬掩模层125下方的刻蚀停止材料层110的刻蚀损耗，有利于提高后续所形成的鳍部的形貌质量。
本实施例中，采用湿法刻蚀工艺刻蚀去除所述核心层130、保护层135和暴露出的刻蚀停止材料层110。具体地，所述湿法刻蚀工艺所采用的刻蚀溶液为氢氟酸(HF)溶液，所述氢氟酸溶液的体积百分比为0.05％-2％，刻蚀时间为30s-600s。
本实施例中，在采用湿法刻蚀工艺刻蚀去除所述刻蚀停止材料层110中经材料改性处理的区域的过程中，所述核心层130和保护层135被一同刻蚀去除。
由于经所述等离子体处理后，所述核心层130、保护层135和暴露出的刻蚀停止材料层110的材料键能减小，因此可以通过氢氟酸溶液，达到剥离所述核心层130和暴露出的刻蚀停止材料层110的效果。相比采用磷酸进行刻蚀的方式，采用氢氟酸溶液进行刻蚀的方式可以提高刻蚀稳定性、避免刻蚀速率过快的问题，从而可以提高所形成硬掩膜层和保留部分的刻蚀停止材料层的形貌质量；此外，采用氢氟酸溶液进行刻蚀的方式还可以减小对所述半导体衬底100的刻蚀损耗。
所述湿法刻蚀工艺的参数根据受所述等离子体处理影响的膜层厚度而定。本实施例中，所述湿法刻蚀工艺的参数根据所述核心层130、保护层135和暴露出的刻蚀停止材料层110的厚度而定。
参见图8，以所述硬掩模层125和所述刻蚀停止层115为掩膜刻蚀所述半导体衬底100，形成分立的鳍部105。
本实施例中，形成分立的鳍部105的工艺为干法刻蚀工艺。
在形成分立的鳍部105之后，还包括去除所述硬掩模层125和所述刻蚀停止层115的步骤。
上述以刻蚀基底形成衬底和鳍部为例，对本发明实施例中的半导体器件的形成方法进行了介绍。在其他实施例中，所述待刻蚀层还可以为栅极材料层，以刻蚀形成分立的栅极结构。
本发明实施例中还提供了另一种半导体器件的形成方法。
参考图9，提供半导体衬底200，所述半导体衬底200上具有刻蚀停止材料层210、位于刻蚀停止材料层210上的图案化的硬掩模层220和核心层230。
本实施例中，所述半导体衬底200为硅衬底，用于后续刻蚀形成鳍部。
所述刻蚀停止材料层210用于在后续刻蚀形成与其上的所述硬掩模材料层时起到停止作用，以减少对半导体衬底200的刻蚀损耗。
本实施例中，所述刻蚀停止材料层210的材料为氮化硅。
所述硬掩模层220用作后续刻蚀所述半导体衬底200刻蚀掩膜。
本实施例中，所述硬掩模层220的材料为氧化硅。
所述核心层230为图案化硬掩模材料层形成所述硬掩模层230提供工艺基础。
本实施例中，所述核心层230的材料为氮化硅。
形成所述核心层230和硬掩模层220的步骤包括：在所述刻蚀停止材料层上形成硬掩模材料层；在所述硬掩模材料层上形成核心材料层；在所述核心材料层上形成图案化的掩膜层；以所述图案化的掩膜层为掩膜刻蚀所述核心材料层，形成所述核心层；形成所述核心层之后，去除所述图案化的掩膜层；以所述核心层为掩膜刻蚀所述硬掩模材料层，形成所述硬掩模层。
在其他实施例中，在所述核心材料层上形成图案化的掩膜层之前还可以包括在所述核心材料层上形成顶部抗反射涂层(图未示)的步骤，以提高所述掩膜层的形貌质量。
本实施例中，采用干法刻蚀工艺刻蚀去除所述待刻蚀层上的部分核心材料层。具体地，采用等离子体干法刻蚀工艺去除所述待刻蚀层上的部分核心材料层。
形成所述核心层后，采用灰化工艺或湿法去胶工艺，去除所述掩膜层以及顶部抗反射涂层。
本实施例中，采用异步脉冲刻蚀工艺刻蚀形成图案化的硬掩模层。所述异步脉冲刻蚀工艺的工艺参数包括：刻蚀气体包括C4F6、O2和Ar中至少一种；C4F6流量为5-200sccm；O2流量为1-200sccm；Ar流量为50-500sccm；提供的源功率为50-1000W；提供的偏置功率为0-500W；源功率的占空比为10％-90％；偏置功率的占空比为10％-90％；刻蚀腔室压强为2-100mTorr；刻蚀时间为5-600s。
采用异步脉冲刻蚀工艺刻蚀形成图案化的硬掩模层可以减少所述核心层和所述硬掩模层在刻蚀过程中的刻蚀损耗，有利于保持核心层的形貌，提高所形成的硬掩模层的形貌质量，进而可以提高后续所形成的鳍部的形貌质量。
参见图10，形成保形覆盖所述刻蚀停止材料层210和所述硬掩模层220和所述核心层230的保护材料层240。
所述保护材料层240用于在后续刻蚀所述刻蚀停止材料层210的过程中，对所述硬掩模层220起到保护作用，以减少所述硬掩模层220的刻蚀损耗，有利于保持硬掩模层220的形貌。
本实施例中，所述保护材料层240为二氧化硅层。
形成所述二氧化硅层的步骤包括：形成保形覆盖所述刻蚀停止材料层110、所述硬掩模层220和所述核心层230的硅膜；对所述硅膜执行氧化处理，形成所述二氧化硅层。
采用上述的二氧化硅层的形成方法使得二氧化硅层和前述的半导体器件的形成方法的步骤可以在同一反应腔室内完成，以降低成本。
形成所述硅膜的工艺可以为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本实施例中采用原子层沉积(ALD)工艺形成所述硅膜，使得所形成硅膜的台阶覆盖(step coverage)能力较好，所述硅膜对所述硬掩膜层220和所述核心层230拐角处的覆盖能力较好。
参见图11，去除所述刻蚀停止材料层210上的保护材料层，仅保留位于所述核心层230侧壁和所述硬掩模层220侧壁和顶部的保护材料层240，形成所述保护层245。
本实施例中，去除所述刻蚀停止材料层210上的保护材料层的工艺为无掩膜刻蚀工艺。
参见图12，以所述保护层245、所述核心层230和所述硬掩模层220为掩膜刻蚀所述刻蚀停止材料层210，形成图案化的刻蚀停止层215。
由于在所述核心层230的侧壁和顶部以及所述硬掩模层220的侧壁保形覆盖有所述保护层245，可以在刻蚀所述刻蚀停止材料层210的过程中，对所述硬掩模层220起到保护作用，以减少所述硬掩模层220的刻蚀损耗，有利于保持硬掩模层220的形貌。
本实施例中，采用原子层刻蚀工艺刻蚀形成所述刻蚀停止层215。
本实施例中，在刻蚀形成图案化的刻蚀停止层215的过程中，所述保护层245和所述核心层230被一同刻蚀去除。
参见图13，以所述硬掩模层220和所述刻蚀停止层215为掩膜刻蚀所述半导体衬底200，形成多个分立的鳍部202。
本实施例中，形成分立的鳍部202的工艺为干法刻蚀工艺。
上述以刻蚀基底形成衬底和鳍部为例，对本发明实施例中的半导体器件的形成方法进行了介绍。在其他实施例中，所述待刻蚀层还可以为栅极材料层，以刻蚀形成分立的栅极结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (21)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成待刻蚀层；
在所述待刻蚀层上形成图案化的核心层；
在所述核心层侧面形成保护层或在所述核心层侧面和顶面形成保护层；
对所述待刻蚀层进行处理；
去除待刻蚀层后在所述半导体衬底上形成目标图案；其中，去除待刻蚀层过程中所述核心层的保护层被一同去除。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述核心层侧面形成保护层的工艺为离子注入工艺。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述离子注入工艺的工艺参数包括：注入离子为磷离子，离子注入角度为7°。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述待刻蚀层包括刻蚀停止材料层和位于所述刻蚀停止材料层上的硬掩模材料层；
对所述待刻蚀层进行处理的步骤包括：
以所述核心层为掩膜刻蚀所述硬掩模材料层，直至暴露出所述刻蚀停止材料层的顶部表面，形成图案化的硬掩模层；
形成图案化的硬掩模层之后，以所述核心层和所述硬掩模层为掩膜对所述刻蚀停止材料层执行材料改性处理工艺；
执行材料改性处理工艺之后，以所述核心层和所述硬掩模层为掩膜去除所述刻蚀停止材料层中经材料改性处理的区域，形成图案化的刻蚀停止层。
5.根据权利要求4所述的半导体器件的形成方法，其特征在于，以所述核心层和所述硬掩模层为掩膜对所述刻蚀停止材料层执行材料改性处理的过程中，还对所述核心层执行了所述材料改性处理工艺；
以所述核心层和所述硬掩模层为掩膜去除所述刻蚀停止材料层中经材料改性处理的区域的过程中，还刻蚀去除了所述核心层。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，形成图案化的刻蚀停止层之后，还包括：
以所述图案化的硬掩模层和刻蚀停止层为掩膜刻蚀所述半导体衬底，形成多个分立的鳍部。
7.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述待刻蚀层还包括栅极材料层；所述刻蚀停止材料层位于所述栅极材料层上；
形成图案化的刻蚀停止层之后，所述方法还包括：
以所述图案化的硬掩模层和刻蚀停止层为掩膜刻蚀所述栅极材料层，形成多个分立的栅极结构。
8.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述材料改性处理的工艺为等离子体处理工艺。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，所述等离子体处理工艺的工艺参数包括：处理气体为H2和He中至少一种，气体流量为100-500sccm，应腔室压强为5-200mTorr，电源功率100-1000W，偏置电压为10-300V，处理时间为30s-600s。
10.根据权利要求4所述的半导体器件的形成方法，其特征在于，刻蚀所述硬掩模材料层的工艺为原子层刻蚀工艺。
11.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述刻蚀去除所述刻蚀停止材料层中经材料改性处理的区域的工艺为湿法刻蚀工艺。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述湿法刻蚀工艺的工艺参数包括：刻蚀溶液为氢氟酸溶液，所述氢氟酸溶液的体积百分比为0.05％-2％，刻蚀时间为30s-600s。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述核心层侧面和顶面形成保护层的步骤包括：
形成保形覆盖所述待刻蚀层和所述核心层的保护材料层；
去除所述待刻蚀层上的保护材料层，仅保留覆盖所述核心层的顶面和侧面的保护材料层，作为所述保护层。
14.根据权利要求13所述的半导体器件的形成方法，其特征在于，形成保护材料层的工艺为原子层沉积工艺。
15.根据权利要求13所述的半导体器件的形成方法，其特征在于，所述保护材料层为二氧化硅层。
16.根据权利要求15所述的半导体器件的形成方法，其特征在于，形成所述二氧化硅层的步骤包括：
形成保形覆盖所述待刻蚀层和所述核心层的硅膜；
对所述硅膜执行氧化处理，形成所述二氧化硅层。
17.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述待刻蚀层包括刻蚀停止材料层和位于所述刻蚀停止材料层上的硬掩模材料层；
对所述待刻蚀层进行处理的步骤包括：
以所述核心层和所述保护层为掩膜刻蚀所述硬掩模材料层，直至暴露出所述刻蚀停止材料层的顶部表面，形成图案化的硬掩模层；形成图案化的硬掩模层的过程中，所述保护层被一同刻蚀去除；
以所述核心层和所述硬掩模层为掩膜对所述刻蚀停止材料层，形成图案化的刻蚀停止层。
18.根据权利要求17所述的半导体器件的形成方法，其特征在于，刻蚀所述硬掩模材料层的工艺为异步脉冲刻蚀工艺。
19.根据权利要求18所述的半导体器件的形成方法，其特征在于，所述异步脉冲刻蚀工艺的工艺参数包括：刻蚀气体包括C4F6、O2和Ar中至少一种；C4F6流量为5-200sccm；O2流量为1-200sccm；Ar流量为50-500sccm；提供的源功率为50-1000W；提供的偏置功率为0-500W；源功率的占空比为10％-90％；偏置功率的占空比为10％-90％；刻蚀腔室压强为2-100mTorr；刻蚀时间为5-600s。
20.根据权利要求17所述的半导体器件的形成方法，其特征在于，形成图案化的刻蚀停止层之后，还包括：
以所述图案化的硬掩模层和刻蚀停止层为掩膜刻蚀所述半导体衬底，形成多个分立的鳍部。
21.根据权利要求17所述的半导体器件的形成方法，其特征在于，所述待刻蚀层还包括栅极材料层；所述刻蚀停止材料层位于所述栅极材料层上；
形成图案化的刻蚀停止层之后，所述方法还包括：
以所述图案化的硬掩模层和刻蚀停止层为掩膜刻蚀所述栅极材料层，形成多个分立的栅极结构。
CN202010933007.4A 2020-09-08 2020-09-08 半导体器件的形成方法 Pending CN114156177A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010933007.4A CN114156177A (zh) 2020-09-08 2020-09-08 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010933007.4A CN114156177A (zh) 2020-09-08 2020-09-08 半导体器件的形成方法

Publications (1)

Publication Number Publication Date
CN114156177A true CN114156177A (zh) 2022-03-08

Family

ID=80460837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010933007.4A Pending CN114156177A (zh) 2020-09-08 2020-09-08 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN114156177A (zh)

Similar Documents

Publication Publication Date Title
CN108321079B (zh) 半导体结构及其形成方法
CN105190853B (zh) 通过选择性循环蚀刻形成的finFET隔离
TWI283042B (en) Method for fabricating transistor of semiconductor device
TWI425578B (zh) 製造半導體元件之凹陷閘極之方法
CN108735813B (zh) 半导体结构及其形成方法
JP2004152784A (ja) 微細パターンの作製方法及び半導体装置の製造方法
CN108206131B (zh) 半导体结构以及半导体结构的形成方法
CN107731666B (zh) 双重图形化的方法
CN109559978B (zh) 半导体结构及其形成方法
CN112992669B (zh) 半导体结构及其形成方法
TW202215494A (zh) 半導體結構的製造方法
CN108574010B (zh) 半导体结构及其形成方法
KR100600044B1 (ko) 리세스게이트를 구비한 반도체소자의 제조 방법
CN110690117B (zh) 半导体结构及其形成方法
KR20050014440A (ko) 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법
CN114156177A (zh) 半导体器件的形成方法
JPH10144633A (ja) 半導体装置の製造方法
CN107785252B (zh) 双重图形化的方法
KR20070062735A (ko) 반도체 소자의 소자분리막 제조방법
KR100704472B1 (ko) 리세스 게이트를 갖는 반도체장치의 제조 방법
CN113851376B (zh) 半导体结构的形成方法
CN114823301A (zh) 半导体结构的形成方法
KR100792355B1 (ko) 탑라운드 리세스 패턴을 갖는 반도체 소자의 제조방법
CN116994950A (zh) 半导体结构的刻蚀方法
KR100886641B1 (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination