CN101673687A - 场效应晶体管制造方法 - Google Patents
场效应晶体管制造方法 Download PDFInfo
- Publication number
- CN101673687A CN101673687A CN200910196129A CN200910196129A CN101673687A CN 101673687 A CN101673687 A CN 101673687A CN 200910196129 A CN200910196129 A CN 200910196129A CN 200910196129 A CN200910196129 A CN 200910196129A CN 101673687 A CN101673687 A CN 101673687A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- effect transistor
- field effect
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 230000005669 field effect Effects 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 238000001039 wet etching Methods 0.000 claims description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 abstract description 19
- 238000000034 method Methods 0.000 abstract description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- -1 argon ion Chemical class 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种场效应晶体管制造方法，包括：提供半导体衬底，在所述衬底上形成第一介质层；在所述第一介质层上形成掩膜层，刻蚀所述掩膜层，暴露出部分所述第一介质层；进行重型离子注入，改变暴露出来的所述第一介质层的刻蚀速率；去除所述掩膜层，并基于所述第一介质层中不同的刻蚀速率，以湿法刻蚀在所述第一介质层中形成台阶；基于所获得的第一介质层台阶，形成非对称的栅介质层；在所述非对称栅介质层表面形成栅极，并在所述栅极一侧、靠近具有较大厚度的所述栅介质层的衬底内形成漏极，以及在所述栅极另一侧形成源极。本发明在形成非对称的栅介质层结构时，能使器件具有良好的可靠性和生产良率。
Description
技术领域
本发明涉及半导体技术，特别是半导体制造方法，尤其是一种具有非对称栅介质层的场效应晶体管的制造方法。
背景技术
目前，在常用的功率金属氧化物半导体场效应晶体管(MOSFET)的结构中，其漏极一般通过低剂量、高浓度的离子注入形成低掺杂扩散区(LDD)，以提高耐压性。当在漏极施加较高的电压时，由于漏极与栅极的底部，对应地具有较大的交叠区域，且所述交叠区域表面的掺杂浓度高，因而很容易产生栅致漏端漏电流(GIDL，Gate Induced Drain Leakage)，并进而导致器件功耗上升，使得器件的寿命受到影响。
其中，栅致漏端漏电流的大小受到漏极电压以及所述交叠区域对应的栅介质层厚度的影响；在一定的漏极电压下，所述交叠区域对应的栅介质层厚度越大，栅介质层内的纵向电场越小，栅致漏端漏电流也就越小。常规的MOSFET结构中，栅介质层的厚度通常是均匀一致的，然而，如果将整个栅介质层的厚度增大，将会影响栅电极对沟道的控制能力，进而提高阈值电压，从而影响器件的性能。
专利号为200610116558.1、名称为“采用非均匀栅氧化层的高压晶体管及其制造方法”的中国专利中，提供了一种非对称栅氧化层的高压晶体管结构，参考图1，所述高压晶体管包括：衬底100、漏极101、源极102、位于漏极101和源极102之间的两侧墙103、以及夹于两侧墙103之间的栅氧化层110和栅电极120；其中，栅氧化层110在靠近漏极101的部分具有较大的厚度。上述高压晶体管结构中，在与漏极101交叠的部分栅氧化层具有较大的厚度，而其它对应于沟道区104部分栅氧化层的厚度保持不变，因此，所述高压晶体管结构在不改变器件电学性能的前提下，能够有效地降低栅致漏端漏电流的大小，从而提高器件的稳定性。
此外，参考图2至图6，该专利中还提供了一种高压晶体管的制造方法，包括：在衬底210的表面形成高压阱201和扩散漏离子注入区202，并第一次生长氧化硅层203和氮化硅层204；然后，在需要加厚栅氧化层的区域进行光刻和刻蚀形成氮化硅层204上的窗口205；接着，以氮化硅层204为台阶，再次生长氧化硅206，以形成氧化硅层台阶；然后去除氮化硅204；接着，依次制作多晶硅栅极207，以及分别位于所述栅极207两侧的源极208和漏极209，最终形成所述高压晶体管。
上述现有的非对称栅氧化层高压晶体管制造方法，基于所形成的硬掩膜，对所述栅氧化层进行刻蚀形成窗口，并在该窗口中再次生长栅氧化层，其中，为了获得较为平滑的台阶边缘，在形成窗口时，需要采用干法刻蚀而不能采用湿法刻蚀。然而，当所述栅氧化层很薄时，干法刻蚀很可能对衬底造成伤害，影响了器件的可靠性和产品的良率。
发明内容
本发明的目的在于提供一种场效应晶体管制造方法，在所述场效应晶体管上形成非对称的栅介质层结构，在有效地降低栅致漏端漏电流时，具有良好的可靠性和生产良率。
为实现上述目的，本发明提供了一种场效应晶体管制造方法，所述方法包括：提供半导体衬底，并在所述衬底上形成第一介质层；在所述第一介质层上形成掩膜层，刻蚀所述掩膜层，暴露出部分所述第一介质层；进行重型离子注入，改变暴露出来的所述第一介质层的刻蚀速率；去除所述掩膜层，并基于所述第一介质层中不同的刻蚀速率，以湿法刻蚀在所述第一介质层中形成台阶；基于所获得的第一介质层台阶，形成非对称的栅介质层；在所述非对称栅介质层表面形成栅极，并在所述栅极一侧、靠近具有较大厚度的所述栅介质层的衬底内形成漏极，以及在所述栅极另一侧的衬底内形成源极。
相较于现有技术，本发明具有以下有益效果：
(1)通过离子注入工艺，使得暴露出来的第一介质层以及被所述掩膜层所覆盖的第一介质层具有不同的刻蚀速率，并基于此，采用具有良好选择性的湿法刻蚀，在所述第一介质层中刻蚀出台阶的形状，从而不会影响到第一介质层所覆盖的衬底，保证了器件具有良好的可靠性和生产良率；
(2)通过对离子注入的能量和浓度的控制，实现了对所述第一介质层中刻蚀速率以及刻蚀深度的控制；通过对所述掩膜层的材料以及厚度的选择，调整所述掩膜层对注入离子的阻挡能力，从而能够实现对所述非对称栅介质层厚度差的调节。
附图说明
图1为现有技术非对称栅氧化层高压晶体管的结构示意图；
图2至图6为现有技术非对称栅氧化层高压晶体管制造方法实施方式的工艺示意图；
图7是为本发明场效应晶体管制造方法第一实施例的流程示意图；
图8至图19是本发明第一实施例的场效应晶体管的具体制造工艺示意图；
图20至图23是本发明第二实施例的场效应晶体管的部分制造工艺示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本发明通过在第一介质层中形成具有刻蚀速率差异的区域，并基于此，通过选择合适的湿法刻蚀剂，实现在所述第一介质层中刻蚀出不同厚度，并且，利用湿法刻蚀的优良选择性，不会对第一介质层所覆盖的衬底造成影响，能够保证器件的可靠性和生产良率。
第一实施例
参考图7，在本发明场效应晶体管制造方法的第一实施例中，包括：步骤S1，提供半导体衬底，并在所述衬底上形成第一介质层；步骤S2，在所述第一介质层上形成掩膜层，刻蚀所述掩膜层，暴露出部分所述第一介质层；步骤S3，进行重型离子注入，改变暴露出来的所述第一介质层的刻蚀速率；步骤S4，去除所述掩膜层，并基于所述第一介质层中不同的刻蚀速率，以湿法刻蚀在所述第一介质层中形成台阶；步骤S5，基于步骤S4所获得的第一介质层台阶，形成非对称的栅介质层；步骤S6，在所述非对称栅介质层表面形成栅极，并在所述栅极一侧、靠近具有较大厚度的所述栅介质层的衬底内形成漏极，以及在所述栅极另一侧的衬底内形成源极。
下面结合图8至图19，对本发明第一实施例做进一步详细说明。
其中，在步骤S1中，所述半导体衬底可为单晶硅衬底，具有P型导电类型，也可为N型硅衬底。所述第一介质层可为氧化硅等介质材料，具体形成所述第一介质层的方法不对本发明思路造成限制。
参考图8，在一种具体实施例中，提供P型硅衬底300，接着，通过高温热氧化法在衬底300上形成氧化硅层301，即第一介质层，其中，氧化硅层301的厚度可为20～600埃。
接着，执行步骤S2。其中，可通过化学气相沉积法形成氮化硅等硬掩膜，以作为所述掩膜层，并对所述掩膜层进行干法刻蚀，使得部分所述第一介质层暴露出来；也可通过旋涂的方式形成光刻胶层，以作为所述掩膜层，并通过光学曝光和显影，对所形成的光刻胶层进行刻蚀。
在一种具体实施例中，首先，参考图9，在氧化硅层301上旋涂光刻胶层302，其中，光刻胶层302的厚度可为15～200埃；接着，参考图10，对光刻胶层302进行曝光和显影，形成窗口303，使氧化硅层301对应于窗口303的部分被暴露出来。其中，所述光刻胶可采用正性光刻胶，也可采用负性光刻胶。
接着，执行步骤S3。
采用重型离子注入可对被注入的第一介质层的物理性质造成影响，所注入的重型离子会破坏所述第一介质材料原有的化学键，造成其结构更为疏松，从而增加所述第一介质材料的湿法刻蚀速率；而由于掩膜层具有遮挡作用，被掩膜层覆盖的第一介质层部分未受到影响或影响很小。因而，借助于掩膜层的遮挡，通过重型离子的注入，实现了使所述第一介质层在其暴露区域和被所述掩膜层覆盖区域具备了不同的刻蚀速率。
其中，所注入的离子可为多种重型离子材料，例如氩离子等。具体来说，以氩离子注入为例，步骤S3可包括：以氩气为等离子气体源并对其进行离子化，接着，通过离子注入工艺，将所获得的氩离子注入暴露出来所述第一介质层，以及还可包括将所获得的氩离子注入所述掩膜层中。
参考图11，在一种具体实施例中，对氧化硅层301和光刻胶层302进行氩离子注入，在氧化硅层301中形成具有不同深度的注入离子层310，其中，氩离子注入的能量为0.5～30Kev(1KeV＝1.60217646×10-16焦耳)，氩离子的注入浓度为1×1013～1×1016每平方厘米。
接下来，继续执行步骤S4，其中，对包含不同的刻蚀速率的第一介质层进行刻蚀时，可采用湿法刻蚀，根据在所述第一介质层中所形成的不同刻蚀速率，在所述第一介质层中形成台阶状。
具体来说，由于湿法刻蚀具有优良的选择性，因此，可选择合适的刻蚀剂，并且通过控制离子注入能量，以实现对离子注入层深度的控制，从而控制被所述掩膜层所遮挡的第一介质层部分以及暴露出来的第一介质层部分的刻蚀深度，并在所述第一介质层中形成所需要的台阶。
在一种具体实施例中，首先，参考图12，去除氧化硅层301上的光刻胶层302；接着，参考图13，对氧化硅层301进行湿法刻蚀，从而在氧化硅层301中形成阶梯的形状，具体来说，对于采用注入能量为0.5～30Kev且注入浓度为1×1013～1×1016每平方厘米的氩离子注入，相应地，可采用浓度在10％～0.5％范围内的刻蚀剂，例如稀释的氢氟酸溶液。
图示中310区域和301区域的氧化硅层存在厚度差，但该两个区域氧化硅层的具体厚度仅为示意，并不对本发明造成限制。
接下来，执行步骤S5。可采用化学气相沉积或高温热氧化法，基于呈台阶状的所述第一介质层，形成非对称的栅介质层。优选的，可采用高温热氧化法，其中，可根据所需要的栅介质层厚度对高温热氧化的时间进行调节。
参考图14，在一种具体实施例中，在具有台阶状的氧化硅层301表面，采用600～1000摄氏度的温度，并保持5～60分钟，生长氧化硅层304，从而形成非对称的氧化硅层320；其中，较厚氧化硅层的厚度可为20～600埃，而较薄部分的厚度可为15～200埃。
然后，执行步骤S6。本领域技术人员应能理解，所述形成栅极、以及相应的源极和漏极的工艺步骤和方法不应对本发明思路造成限制。
在一种具体实施例中，首先，参考图15，采用化学气相沉积工艺，在非对称的栅介质层320的表面沉积多晶硅层305。
接着，参考图16，可采用等离子体刻蚀方法对栅介质层320和多晶硅层305进行刻蚀，以形成栅极330，也可采用湿法刻蚀以获得栅极330。所述栅极中包含不同厚度的栅介质层，例如，栅极330中的栅介质层的宽度为0.09～10um，其中，厚度较大的栅介质层的宽度为0.005～5um。通过调整刻蚀时掩膜的位置，能够调节栅极330中厚度较大的栅介质层占据整个栅介质层的宽度比例。
然后，参考图17，在栅极330两侧的衬底300中，形成与栅介质层有交叠的轻掺杂注入区(LDD)400。其中，该轻掺杂注入区400具有与衬底300相反的掺杂类型。具体来说，该轻掺杂注入区400可通过下列步骤形成：在栅极330两侧先进行硼、氮等离子的轻掺杂，进一步，通过退火使得所注入的离子产生扩散，从而在栅极310底部形成与栅介质层有交叠的轻掺杂注入区400。
接着，在栅极330两侧形成侧壁410。具体来说，参考图18，可通化学气相沉积工艺，在栅极330以及衬底300的表面覆盖氮化硅层，然后，对所述氮化硅层进行刻蚀，形成侧壁410。
接着，参考图19，对栅极330两侧的P型半导体衬底300进行高浓度N型离子注入，形成N型有源区，其中，栅极330靠近具有较大厚度的栅介质层的一侧作为漏极420，而栅极330另一侧作为源极430。
第二实施例
在本发明场效应晶体管制造方法的第二实施例中，同样包括步骤S1～S6，与第一实施例不同的是，步骤S4中将完全刻蚀掉先前未被掩膜层遮蔽的第一介质层部分以暴露出衬底，而使剩余部分的第一介质层保留一定的厚度，然后再在步骤S5中，通过化学气相沉积或高温氧化生长法，在衬底和第一介质层表面形成台阶状的非对称栅介质层。其余步骤与第一实施例均相同，在此不复赘述。
下面结合图20至图23，对本发明第二实施例中的步骤S4、S5做进一步的详细说明。
参考图20，其显示了经过重型离子注入后的器件结构示意图，其中，在第一介质层即氧化硅层301中形成了具有不同深度的注入离子层310。
接下来，执行步骤S4，采用湿法刻蚀对包含不同刻蚀速率的第一介质层进行刻蚀。具体来说，是使用湿法刻蚀把注入过重型离子的310区域的第一介质层全部刻蚀掉，并且有一定的过刻蚀；由于刻蚀速率的差别，原先未被掩膜层遮蔽的第一介质层部分被完全去除掉以暴露出部分衬底300，而原先由掩膜层遮蔽的第一介质层部分则保留有一定厚度，如图21中的301’所示，所保留的厚度由湿法刻蚀的过刻蚀时间决定。由于湿法刻蚀的选择性，不会因为过刻蚀而对衬底300造成损伤。
接下来，执行步骤S5。可采用化学气相沉积或高温热氧化法，在上述结构表面形成非对称的栅介质层。优选的，还是采用高温热氧化法，其中，可根据所需要的栅介质层厚度对高温热氧化的时间进行调节。
参考图22，在热氧化生长过程中，暴露出的部分衬底300表面会生长一层氧化层304’，同时，由于氧气能够穿透氧化层到达衬底300进行反应，使得剩余部分的第一介质层301’的厚度也有所增加(相当于表面也生长了一层氧化层304’)，但是由于第一介质层301’自身的阻挡作用，其表面增加的氧化层厚度将远小于直接在衬底300表面生长的氧化层厚度，由此形成如图22所示的具有台阶状的非对称栅介质层320’。
然后，如图23所示，在非对称的栅介质层320’表面沉积多晶硅层305，再通过后续的步骤形成栅极、源极、漏极，从而完成场效应晶体管的制作。
相较于现有技术，本发明上述各实施方式，虽然也在第一介质层表面形成掩膜层，但所述掩膜层仅起到遮挡注入离子的作用，而非现有技术中用于作为在所述第一介质层表面刻蚀出台阶状时的掩膜。
本发明上述各实施方式通过在暴露区域的第一介质层以及被所述掩模层覆盖区域的第一介质层，形成不同的刻蚀速率，并基于此，在所述第一介质层中刻蚀出台阶的形状。由于采用具有良好选择性的湿法刻蚀，从而能够有效地选择刻蚀的区域，也不会影响到第一介质层所覆盖的衬底，使得器件具有良好的可靠性和生产良率。
另一方面，本发明上述各实施方式，可通过对离子注入的种类、能量和浓度的调节，实现对所述第一介质层中不同区域刻蚀速率以及进而刻蚀厚度的控制；而且，还可通过选择所述掩膜层的材料以及厚度，调整所述掩膜层对注入离子的阻挡能力，从而最终对所述非对称栅介质层的厚度差进行调节。
虽然本发明已通过较佳实施例说明如上，但这些较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种改正和补充，因此，本发明的保护范围以权利要求书的范围为准。
Claims (9)
1、一种场效应晶体管制造方法，包括：
提供半导体衬底，并在所述衬底上形成第一介质层；
在所述第一介质层上形成掩膜层，刻蚀所述掩膜层，暴露出部分所述第一介质层；
进行重型离子注入，改变暴露出来的所述第一介质层的刻蚀速率；
去除所述掩膜层，并基于所述第一介质层中不同的湿法刻蚀速率，以湿法刻蚀在所述第一介质层中形成台阶；
基于所获得的第一介质层台阶，形成非对称的栅介质层；
在所述非对称栅介质层表面形成栅极，并在所述栅极一侧、靠近具有较大厚度的所述栅介质层的衬底内形成漏极，以及在所述栅极另一侧的衬底内形成源极。
2、如权利要求1所述的场效应晶体管制造方法，其特征在于，所述改变暴露出来的所述第一介质层的刻蚀速率，是指：使被所述掩膜层所遮挡的第一介质层部分中的湿法刻蚀速率小于暴露出来的第一介质层部分中的湿法刻蚀速率。
3、如权利要求1所述的场效应晶体管制造方法，其特征在于，采用氩离子进行重型离子注入。
4、如权利要求1所述的场效应晶体管制造方法，其特征在于，所述进行重型离子注入步骤还包括控制所述重型离子注入的能量和浓度。
5、如权利要求4所述的场效应晶体管制造方法，其特征在于，所述重型离子为氩离子，注入能量为0.5～30Kev，注入浓度为1×1013～1×1016每平方厘米。
6、如权利要求1所述的场效应晶体管制造方法，其特征在于，所述在第一介质层上形成掩膜层包括：通过选择所述掩膜层的厚度和材料，调节所述注入离子层的厚度差。
7、如权利要求6所述的场效应晶体管制造方法，其特征在于，所述在第一介质层上形成掩膜层包括：在所述第一介质层上旋涂光刻胶，所述光刻胶层的厚度为15～200埃。
8、如权利要求1所述的场效应晶体管制造方法，其特征在于，所述基于所获得的第一介质层台阶，形成非对称的栅介质层，包括：在所获得的第一介质层台阶上，采用高温热氧化生长，再次生长第一介质材料，以形成所述非对称的栅介质层。
9、如权利要求1所述的场效应晶体管制造方法，其特征在于，所述第一介质材料为氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101961293A CN101673687B (zh) | 2009-09-22 | 2009-09-22 | 场效应晶体管制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101961293A CN101673687B (zh) | 2009-09-22 | 2009-09-22 | 场效应晶体管制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101673687A true CN101673687A (zh) | 2010-03-17 |
| CN101673687B CN101673687B (zh) | 2012-08-08 |
Family
ID=42020832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101961293A Active CN101673687B (zh) | 2009-09-22 | 2009-09-22 | 场效应晶体管制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101673687B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610502A (zh) * | 2012-03-23 | 2012-07-25 | 上海华力微电子有限公司 | 减小热载流子注入损伤的mos器件制作方法 |
| CN102891087A (zh) * | 2011-07-18 | 2013-01-23 | 辉达公司 | 与体硅衬底绝缘的半导体器件结构及其形成方法 |
| CN103165425A (zh) * | 2011-12-08 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 一种形成鳍式场效应管栅极侧壁层的方法 |
| CN104022028A (zh) * | 2014-06-11 | 2014-09-03 | 上海华力微电子有限公司 | 栅极结构及其制造方法 |
| CN104143515A (zh) * | 2013-05-09 | 2014-11-12 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
| CN104779205A (zh) * | 2014-01-15 | 2015-07-15 | 南方科技大学 | 一种集成不同厚度金属层以调节功函数的方法 |
| CN107403719A (zh) * | 2016-05-20 | 2017-11-28 | 中芯国际集成电路制造（天津）有限公司 | 在半导体器件中形成图形的方法 |
| CN108389796A (zh) * | 2017-02-03 | 2018-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110875250A (zh) * | 2018-08-31 | 2020-03-10 | 台湾积体电路制造股份有限公司 | 半导体工艺的方法及半导体结构 |
| CN116344437A (zh) * | 2023-04-13 | 2023-06-27 | 中芯先锋集成电路制造(绍兴)有限公司 | 衬底处理方法及半导体器件制造方法 |
-
2009
- 2009-09-22 CN CN2009101961293A patent/CN101673687B/zh active Active
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891087A (zh) * | 2011-07-18 | 2013-01-23 | 辉达公司 | 与体硅衬底绝缘的半导体器件结构及其形成方法 |
| CN103165425A (zh) * | 2011-12-08 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 一种形成鳍式场效应管栅极侧壁层的方法 |
| CN103165425B (zh) * | 2011-12-08 | 2015-07-15 | 中芯国际集成电路制造(上海)有限公司 | 一种形成鳍式场效应管栅极侧壁层的方法 |
| CN102610502A (zh) * | 2012-03-23 | 2012-07-25 | 上海华力微电子有限公司 | 减小热载流子注入损伤的mos器件制作方法 |
| CN104143515A (zh) * | 2013-05-09 | 2014-11-12 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
| CN104779205B (zh) * | 2014-01-15 | 2018-06-26 | 南方科技大学 | 一种集成不同厚度金属层以调节功函数的方法 |
| CN104779205A (zh) * | 2014-01-15 | 2015-07-15 | 南方科技大学 | 一种集成不同厚度金属层以调节功函数的方法 |
| CN104022028A (zh) * | 2014-06-11 | 2014-09-03 | 上海华力微电子有限公司 | 栅极结构及其制造方法 |
| CN107403719A (zh) * | 2016-05-20 | 2017-11-28 | 中芯国际集成电路制造（天津）有限公司 | 在半导体器件中形成图形的方法 |
| CN108389796A (zh) * | 2017-02-03 | 2018-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110875250A (zh) * | 2018-08-31 | 2020-03-10 | 台湾积体电路制造股份有限公司 | 半导体工艺的方法及半导体结构 |
| CN116344437A (zh) * | 2023-04-13 | 2023-06-27 | 中芯先锋集成电路制造(绍兴)有限公司 | 衬底处理方法及半导体器件制造方法 |
| CN116344437B (zh) * | 2023-04-13 | 2023-10-20 | 中芯先锋集成电路制造(绍兴)有限公司 | 衬底处理方法及半导体器件制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101673687B (zh) | 2012-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101673687B (zh) | 场效应晶体管制造方法 | |
| RU2571175C2 (ru) | Биполярный транзистор с изолированным затвором (igbt) и способ его изготовления | |
| JPH08264562A (ja) | 半導体装置，及びその製造方法 | |
| JPH02304982A (ja) | 超大規模集積デバイス用の下降したソース及び／又はドレーンエリアを有する表面電界効果トランジスタ | |
| JP5082853B2 (ja) | Ｍｏｓｆｅｔ | |
| TW201438110A (zh) | 調整低溫多晶矽電晶體閥值電壓的方法 | |
| CN103578992B (zh) | 一种集成vdmos芯片及其制作方法 | |
| WO2006050283A2 (en) | Resonant tunneling device using metal oxide semiconductor processing | |
| CN102013399B (zh) | 场效应晶体管制造方法 | |
| US20230038280A1 (en) | Silicon carbide mosfet device and manufacturing method thereof | |
| KR20000060820A (ko) | 트랜지스터의 구조 및 제조 방법 | |
| CN104347639A (zh) | 薄膜晶体管基板及其制作方法 | |
| CN102931087A (zh) | 半导体器件及其制造方法 | |
| CN105762077B (zh) | 绝缘栅双极晶体管的制造方法 | |
| CN109119473A (zh) | 一种晶体管及其制作方法 | |
| CN105551944B (zh) | 功率晶体管的制造方法 | |
| KR102217856B1 (ko) | 트렌치 게이트 하부에 쉴드를 형성하는 방법 | |
| CN101740521B (zh) | 一种闪存存储器的制作方法 | |
| JP3663657B2 (ja) | 半導体装置の製造方法 | |
| CN103377939B (zh) | 沟槽式功率半导体结构的制造方法 | |
| JPH07273319A (ja) | 半導体装置 | |
| KR20050122475A (ko) | 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법 | |
| CN100536163C (zh) | 半导体元件制造方法 | |
| KR100665796B1 (ko) | 얕은 접합 깊이를 가지는 모스 소자 및 그 제조 방법 | |
| KR100588777B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140514 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140514 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818 Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |