CN107403719A - 在半导体器件中形成图形的方法 - Google Patents

在半导体器件中形成图形的方法 Download PDF

Info

Publication number
CN107403719A
CN107403719A CN201610340101.2A CN201610340101A CN107403719A CN 107403719 A CN107403719 A CN 107403719A CN 201610340101 A CN201610340101 A CN 201610340101A CN 107403719 A CN107403719 A CN 107403719A
Authority
CN
China
Prior art keywords
mask layer
layer
mask
semiconductor device
destination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610340101.2A
Other languages
English (en)
Other versions
CN107403719B (zh
Inventor
张翼英
陈卓凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610340101.2A priority Critical patent/CN107403719B/zh
Publication of CN107403719A publication Critical patent/CN107403719A/zh
Application granted granted Critical
Publication of CN107403719B publication Critical patent/CN107403719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明揭示了一种在半导体器件中形成图形的方法，包括：在一目标层上形成一具有第一图形的第一掩膜层；形成一第二掩膜层，所述第二掩膜层覆盖部分所述目标层、所述第一掩膜层的顶部以及所述第一掩膜层的侧壁；对位于部分所述目标层上以及位于所述第一掩膜层的顶部的第二掩膜层进行第一等离子体处理；去除经所述第一等离子体处理的所述第二掩膜层，剩余的所述第二掩膜层形成第二图形；去除所述第一掩膜层；以及对所述目标层进行刻蚀。本发明提供的在半导体器件中形成图形的方法，可以有效控制图形的形状以及图形两侧间隔的深度，有利于提高刻蚀图形的准确性。

Description

在半导体器件中形成图形的方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种在半导体器件中形成图形的方法。
背景技术
随着集成电路设计的最小线宽和间距的不断缩小，当曝光线条的特征尺寸接近于曝光系统的理论分辨极限时，硅片表面的成像就会发生严重的畸变，从而导致光刻图形质量的严重下降。例如刻蚀形成特征较小的鳍式场效应晶体管的鳍部，由于图形质量的下降，会严重影响形成的鳍式场效应晶体管的性能。
为了减小光学邻近效应的影响，工业界提出了光刻分辨率增强技术(Resolution Enhancement Technology，简称RET)，其中备受关注的双重图形技术(Double Patterning Technology，简称DPT)被认为是填补浸入式光刻和极紫外光刻(Extreme Ultraviolet Lithography，简称EUV)光刻之间鸿沟的有力保障。
然而，现有技术形成的双重图形容易发生变形，并且图形两侧间隔的深度不同，影响后续刻蚀目标层形成的刻蚀图形的准确性。
发明内容
本发明的目的在于，提供一种在半导体器件中形成图形的方法，可以有效控制图形的形状以及图形两侧间隔的深度，有利于提高刻蚀图形的准确性。
为解决上述技术问题，本发明提供一种在半导体器件中形成图形的方法，包括：
在一目标层上形成一具有第一图形的第一掩膜层；
形成一第二掩膜层，所述第二掩膜层覆盖部分所述目标层、所述第一掩膜层的顶部以及所述第一掩膜层的侧壁；
对位于部分所述目标层上以及位于所述第一掩膜层的顶部的所述第二掩膜层进行第一等离子体处理；
去除经所述第一等离子体处理的所述第二掩膜层，暴露出部分所述目标层以及所述第一掩膜层的顶部，剩余的所述第二掩膜层形成第二图形；
去除所述第一掩膜层；以及
对所述目标层进行刻蚀；
其中，所述第一掩膜层的材料与所述第二掩膜层的材料不同。
进一步的，在对所述目标层进行刻蚀的步骤中，以具有所述第二图形的第二掩膜层为掩膜，对所述目标层进行刻蚀。
进一步的，在去除所述第一掩膜层之后，还包括：
形成一第三掩膜层，所述第三掩膜层覆盖所述第二掩膜层暴露出的所述目标层、所述第二掩膜层的顶部以及所述第二掩膜层的侧壁；
对位于所述目标层上以及位于所述第二掩膜层的顶部的所述第三掩膜层进行第二等离子体处理；
去除经所述第二等离子体处理的所述第三掩膜层，暴露出部分所述目标层以及所述第二掩膜层的顶部，剩余的所述第三掩膜层形成第三图形；
去除所述第二掩膜层；
其中，所述第二掩膜层的材料与所述第三掩膜层的材料不同。
进一步的，在对所述目标层进行刻蚀的步骤中，以具有所述第三图形的第三掩膜层为掩膜，对所述目标层进行刻蚀。
进一步的，所述第三掩膜层的材料为氧化物、多晶硅或氮化物。
进一步的，所述第二等离子体处理中的等离子体为不活泼气体的等离子体。
进一步的，所述第二等离子体处理中的等离子体为氢气、氦气或氩气的等离子体。
进一步的，在所述目标层和所述第一掩膜层之间形成一刻蚀停止层。
进一步的，所述刻蚀停止层的材料与所述第一掩膜层的材料和所述第二掩膜层的材料均不同。
进一步的，所述第一等离子体处理中的等离子体为不活泼气体的等离子体。
进一步的，所述第一等离子体处理中的等离子体为氢气、氦气或氩气的等离子体。
进一步的，所述第一掩膜层的材料为无定形碳、有机物、氧化物、多晶硅或氮化物。
进一步的，所述第二掩膜层的材料为无定形碳、有机物、氧化物、多晶硅或氮化物。
进一步的，采用湿法刻蚀工艺或干法刻蚀工艺去除经所述第一等离子体处理的所述第二掩膜层。
与现有技术相比，本发明提供的在半导体器件中形成图形的方法具有以下优点：
在本发明提供的在半导体器件中形成图形的方法中，对位于部分所述目标层上以及位于所述第一掩膜层的顶部的所述第二掩膜层进行第一等离子体处理，在所述第一等离子体处理过程中，破坏了位于部分所述目标层上以及位于所述第一掩膜层的顶部的所述第二掩膜层的键能，使得位于部分所述目标层上和位于所述第一掩膜层的顶部的第二掩膜层的刻蚀速率高于所述第一掩膜层的侧壁处的第二掩膜层的刻蚀速率，所以在去除经所述第一等离子体处理的所述第二掩膜层时，所述第一掩膜层的侧壁处的第二掩膜层不会损伤，在去除所述第一掩膜层之后，所述第一掩膜层的侧壁处的第二掩膜层仍然可以保持较好的形貌；并且，在去除经所述第一等离子体处理的所述第二掩膜层时，可以有效的控制去除位于部分所述目标层上的第二掩膜层，并不会造成过多的过刻蚀，可以有效地控制刻蚀的深度，提高所述第二图形两侧深度的均匀性，有利于提高刻蚀图形的准确性。
附图说明
图1为本发明中第一实施例在半导体器件中形成图形的方法的流程图；
图2-图7为本发明第一实施例的在半导体器件中形成图形的方法在制备过程中的结构示意图；
图8-图12为本发明第二实施例的在半导体器件中形成图形的方法在制备过程中的结构示意图。
具体实施方式
下面将结合示意图对本发明的在半导体器件中形成图形的方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种在半导体器件中形成图形的方法，如图1所示，包括：
步骤S11、在一目标层上形成一具有第一图形的第一掩膜层；
步骤S12、形成一第二掩膜层，所述第二掩膜层覆盖部分所述目标层、所述第一掩膜层的顶部以及所述第一掩膜层的侧壁；
步骤S13、对位于部分所述目标层上以及位于所述第一掩膜层的顶部的所述第二掩膜层进行第一等离子体处理；
步骤S14、去除经所述第一等离子体处理的所述第二掩膜层，暴露出部分所述目标层以及所述第一掩膜层的顶部，剩余的所述第二掩膜层形成第二图形；
步骤S15、去除所述第一掩膜层；以及
步骤S16、对所述目标层进行刻蚀；
其中，所述第一掩膜层的材料与所述第二掩膜层的材料不同。
在步骤S13所述第一等离子体处理过程中，等离子体破坏了位于部分所述目标层上以及位于所述第一掩膜层的顶部的所述第二掩膜层的键能，使得位于部分所述目标层上和位于所述第一掩膜层的顶部的第二掩膜层的刻蚀速率高于所述第一掩膜层的侧壁处的第二掩膜层的刻蚀速率；在步骤S14去除经所述第一等离子体处理的所述第二掩膜层时，所述第一掩膜层的侧壁处的第二掩膜层不会损伤，在去除所述第一掩膜层之后，所述第一掩膜层的侧壁处的第二掩膜层仍然可以保持较好的形貌；并且，在步骤S14去除经所述第一等离子体处理的所述第二掩膜层时，可以有效的控制去除位于部分所述目标层上的第二掩膜层，并不会造成过多的过刻蚀，可以有效地控制刻蚀的深度，提高所述第二图形两侧深度的均匀性，有利于提高刻蚀图形的准确性。
以下列举所述半导体器件中形成图形的方法的几个实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
第一实施例
请参阅图2-图7具体说明本发明的第一实施例，其中，图2-图7为本发明第一实施例的在半导体器件中形成图形的方法在制备过程中的结构示意图。
首先，进行步骤S11，在一目标层100上形成一具有第一图形的第一掩膜层110，其中，所述目标层100为需要制备图形的材料层，所述目标层100可以是衬底，例如硅衬底等；所述目标层100也可以是位于衬底上的材料层，例如所述目标层100可以是用于制备栅极的多晶硅层或用于制备互连层的金属层等，在此不做具体的限制。
所述第一掩膜层110具有第一图形，如图2所示，在本实施例中所述第一图形1A为横截面为矩形的条形，所述第一掩膜层110可以具有多个第一图形1A，在图2中示出了三个依次排列的所述第一图形1A，所述第一图形1A并不限于条形，还可以为其它形状，此为本领域的技术人员可以理解的，在此不做赘述。所述第一图形1A的两侧具有第一间隔1B，所述第一图形1A之间通过第一间隔1B进行隔离。所述第一掩膜层110覆盖局部所述目标层100，并未覆盖部分所述目标层100。
优选的，所述第一掩膜层110的材料为无定形碳、有机物、氧化物、多晶硅或氮化物等等，有利于提高最终图形的形貌，并方便去除。较佳的，在所述目标层100和所述第一掩膜层110之间形成一刻蚀停止层101，所述刻蚀停止层101可以保护所述目标层100不被过刻蚀。
之后进行步骤S12，如图3所示，形成一第二掩膜层120，所述第二掩膜层120覆盖部分所述目标层100、所述第一掩膜层110的顶部以及所述第一掩膜层110的侧壁。其中，所述第一掩膜层110的材料与所述第二掩膜层120的材料不同，以保证步骤S15中可以去除所述第一掩膜层110并保留部分所述第二掩膜层120。优选的，所述第二掩膜层的材料为无定形碳、有机物、氧化物、多晶硅或氮化物，有利于提高最终图形的形貌。在本实施例中，所述刻蚀停止层101的材料与所述第一掩膜层110的材料和所述第二掩膜层120的材料均不同，可以有效地保护所述目标层100。
然后进行步骤S13，如图4所示，对位于部分所述目标层100上的所述第二掩膜层123以及位于所述第一掩膜层110的顶部的所述第二掩膜层121进行第一等离子体处理，等离子体破坏了位于部分所述目标层100上的所述第二掩膜层123以及位于所述第一掩膜层110的顶部的所述第二掩膜层121的键能，使得所述第二掩膜层123以及所述第二掩膜层121的键能不同于位于所述第一掩膜层110的侧壁处的第二掩膜层122的键能，从而改变所述第二掩膜层122与第二掩膜层121、123之间的刻蚀选择比。
较佳的，所述第一等离子体处理中的等离子体为不活泼气体的等离子体，可以有效的改变所述第二掩膜层122与第二掩膜层121、123之间的刻蚀选择比，并有利于避免引入杂质。优选的，所述第一等离子体处理中的等离子体为氢气、氦气或氩气的等离子体。
随后进行步骤S14，如图5所示，去除经所述第一等离子体处理的所述第二掩膜层121、123，即第二掩膜层121、123，由于所述第一等离子体处理过的第二掩膜层121、123与所述第二掩膜层122之间具有较高刻蚀选择比，可以去除所述第二掩膜层121、123，并不会损伤所述第二掩膜层122。暴露出部分所述目标层100以及所述第一掩膜层110的顶部，剩余的所述第二掩膜层122形成第二图形2A，所述第二图形2A位于所述第一掩膜层110的侧壁。较佳的，采用湿法刻蚀工艺去除经所述第一等离子体处理的所述第二掩膜层121、123，湿法刻蚀具有较高的刻蚀选择比，可以保证第一间隔1B的底部不被过刻蚀，可以有效地控制第一间隔1B的深度。此外，还可以采用高选择比的干法刻蚀工艺去除经所述第一等离子体处理的所述第二掩膜层121、123，亦可以保证第一间隔1B的底部不被过刻蚀，可以有效地控制第一间隔1B的深度。
接着进行步骤S15，如图6所示，去除所述第一掩膜层110，第二图形2A两侧分别为第一间隔1B和第二间隔2B，其中，第一间隔1B的深度由去除所述第二掩膜层123的过程决定，第二间隔2B的深度由去除所述第一掩膜层110的过程决定，在本实施例中去除所述第二掩膜层123的过程和去除所述第一掩膜层110的过程均可以有效控制，所以，第一间隔1B和第二间隔2B的深度的均匀性好。
然后进行步骤S16，对所述目标层100进行刻蚀。在本实施例中，如图7所示，以具有所述第二图形2A的第二掩膜层122为掩膜，对所述目标层100进行刻蚀，以在所述目标层100中形成具有小线宽和间距的目标图形100A，目标图形100A的准确性较好。
第二实施例
请参阅图8-图12，其中，图8-图12为本发明第二实施例的在半导体器件中形成图形的方法在制备过程中的结构示意图。在图8-图12中，参考标号表示与图2-图7相同的表述与第一实施方式相同的结构。所述第二实施例的方法与所述第一实施例的方法基本相同，其区别在于，在步骤S15和步骤S16之间，还进行以下步骤：
进行步骤S21，如图8所示，形成一第三掩膜层130，所述第三掩膜层130覆盖所述第二掩膜层122暴露出的所述目标层100、所述第二掩膜层122的顶部以及所述第二掩膜层122的侧壁；其中，所述第三掩膜层130的材料与所述第二掩膜层120的材料不同，以保证步骤S24中可以去除所述第二掩膜层122并保留部分所述第三掩膜层130。优选的，所述第三掩膜层130的材料为氧化物、多晶硅或氮化物，有利于提高最终图形的形貌。在本实施例中，所述刻蚀停止层101的材料与所述第三掩膜层130的材料不同，可以有效地保护所述目标层100。
进行步骤S22，如图9所示，对位于所述目标层100上的所述第三掩膜层133以及位于所述第二掩膜层122的顶部的所述第三掩膜层131进行第二等离子体处理，等离子体破坏了所述第三掩膜层131和所述第三掩膜层133的键能，使得所述第三掩膜层131、133的键能不同于位于所述第二掩膜层122的侧壁处的第三掩膜层132的键能，从而改变所述第三掩膜层131、133和所述第三掩膜层132之间的刻蚀选择比。
较佳的，所述第二等离子体处理中的等离子体为不活泼气体的等离子体，可以有效的改变所述第三掩膜层132与第三掩膜层131、133之间的刻蚀选择比，并有利于避免引入杂质。优选的，所述第二等离子体处理中的等离子体为氢气、氦气或氩气的等离子体。
进行步骤S23，如图10所示，去除经所述第二等离子体处理的所述第三掩膜层131、133，由于所述第二等离子体处理过的所述第三掩膜层131、133与所述第三掩膜层132之间具有较高刻蚀选择比，可以去除所述第三掩膜层131、133，并不会损伤所述第三掩膜层132。暴露出部分所述目标层100以及所述第二掩膜层122的顶部，剩余的所述第三掩膜层132形成第三图形3A。去除经所述第二等离子体处理的所述第三掩膜层131、133，所述第三图形3A位于所述第二掩膜层122的侧壁。较佳的，采用湿法刻蚀工艺去除经所述第二等离子体处理的所述第第三掩膜层131、133，湿法刻蚀具有较高的刻蚀选择比，可以保证第一间隔1B或第二间隔2B的底部不被过刻蚀，可以有效地控制第一间隔1B或第二间隔2B的深度。
步骤S24，如图11所示，去除所述第二掩膜层122；第三图形3A两侧分别为第一间隔1B和第三间隔3B，或第三图形3A两侧分别为第二间隔2B和第三间隔3B，其中，第一间隔1B的深度、第二间隔2B的深度由去除所述第三掩膜层133的过程决定，第三间隔3B的深度由去除所述第二掩膜层122的过程决定，在本实施例中去除所述第三掩膜层133的过程和去除所述第二掩膜层122的过程均可以有效控制，所以，第一间隔1B、第二间隔2B和第三间隔3B的深度的均匀性好。
之后，在步骤S16中，如图12所示，以具有所述第三图形3A的第三掩膜层132为掩膜，对所述目标层100进行刻蚀，以在所述目标层100中形成具有比第一实施例中目标图形100A更小线宽和间距的目标图形100B，目标图形100B的准确性较好。
本发明的较佳实施例如上所述，但是，本发明并不限于上述公开的范围，例如，还可以在具有所述第三图形3A的第三掩膜层132的两侧形成侧墙，并去除所述第三掩膜层132，以该侧墙为掩膜对所述目标层100进行刻蚀，可以得到比第二实施例中目标图形100B更小线宽和间距的目标图形，根据本发明的上述描述，此为本领域的技术人员可以理解的，在此不作赘述。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种在半导体器件中形成图形的方法，其特征在于，包括：
在一目标层上形成一具有第一图形的第一掩膜层；
形成一第二掩膜层，所述第二掩膜层覆盖部分所述目标层、所述第一掩膜层的顶部以及所述第一掩膜层的侧壁；
对位于部分所述目标层上以及位于所述第一掩膜层的顶部的第二掩膜层进行第一等离子体处理；
去除经所述第一等离子体处理的所述第二掩膜层，暴露出部分所述目标层以及所述第一掩膜层的顶部，剩余的所述第二掩膜层形成第二图形；
去除所述第一掩膜层；以及
对所述目标层进行刻蚀；
其中，所述第一掩膜层的材料与所述第二掩膜层的材料不同。
2.如权利要求1所述的在半导体器件中形成图形的方法，其特征在于，在对所述目标层进行刻蚀的步骤中，以具有所述第二图形的第二掩膜层为掩膜，对所述目标层进行刻蚀。
3.如权利要求1所述的在半导体器件中形成图形的方法，其特征在于，在去除所述第一掩膜层之后，还包括：
形成一第三掩膜层，所述第三掩膜层覆盖所述第二掩膜层暴露出的所述目标层、所述第二掩膜层的顶部以及所述第二掩膜层的侧壁；
对位于所述目标层上以及位于所述第二掩膜层的顶部的所述第三掩膜层进行第二等离子体处理；
去除经所述第二等离子体处理的所述第三掩膜层，暴露出部分所述目标层以及所述第二掩膜层的顶部，剩余的所述第三掩膜层形成第三图形；
去除所述第二掩膜层；
其中，所述第二掩膜层的材料与所述第三掩膜层的材料不同。
4.如权利要求3所述的在半导体器件中形成图形的方法，其特征在于，在对所述目标层进行刻蚀的步骤中，以具有所述第三图形的第三掩膜层为掩膜，对所述目标层进行刻蚀。
5.如权利要求3所述的在半导体器件中形成图形的方法，其特征在于，所述第三掩膜层的材料为氧化物、多晶硅或氮化物。
6.如权利要求3所述的在半导体器件中形成图形的方法，其特征在于，所述第二等离子体处理中的等离子体为不活泼气体的等离子体。
7.如权利要求6所述的在半导体器件中形成图形的方法，其特征在于，所述第二等离子体处理中的等离子体为氢气、氦气或氩气的等离子体。
8.如权利要求1至7中任意一项所述的在半导体器件中形成图形的方法，其特征在于，在所述目标层和所述第一掩膜层之间形成一刻蚀停止层。
9.如权利要求8所述的在半导体器件中形成图形的方法，其特征在于，所述刻蚀停止层的材料与所述第一掩膜层的材料和所述第二掩膜层的材料均不同。
10.如权利要求1所述的在半导体器件中形成图形的方法，其特征在于，所述第一等离子体处理中的等离子体为不活泼气体的等离子体。
11.如权利要求10所述的在半导体器件中形成图形的方法，其特征在于，所述第一等离子体处理中的等离子体为氢气、氦气或氩气的等离子体。
12.如权利要求1所述的在半导体器件中形成图形的方法，其特征在于，所述第一掩膜层的材料为无定形碳、有机物、氧化物、多晶硅或氮化物。
13.如权利要求1所述的在半导体器件中形成图形的方法，其特征在于，所述第二掩膜层的材料为无定形碳、有机物、氧化物、多晶硅或氮化物。
14.如权利要求1所述的在半导体器件中形成图形的方法，其特征在于，采用湿法刻蚀工艺或干法刻蚀工艺去除经所述第一等离子体处理的所述第二掩膜层。
CN201610340101.2A 2016-05-20 2016-05-20 在半导体器件中形成图形的方法 Active CN107403719B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610340101.2A CN107403719B (zh) 2016-05-20 2016-05-20 在半导体器件中形成图形的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610340101.2A CN107403719B (zh) 2016-05-20 2016-05-20 在半导体器件中形成图形的方法

Publications (2)

Publication Number Publication Date
CN107403719A true CN107403719A (zh) 2017-11-28
CN107403719B CN107403719B (zh) 2021-07-02

Family

ID=60389279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610340101.2A Active CN107403719B (zh) 2016-05-20 2016-05-20 在半导体器件中形成图形的方法

Country Status (1)

Country Link
CN (1) CN107403719B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542383A (zh) * 2019-09-20 2021-03-23 长鑫存储技术有限公司 半导体制作方法
CN112838048A (zh) * 2019-11-22 2021-05-25 联华电子股份有限公司 互连结构以及其制作方法
CN113327985A (zh) * 2021-05-27 2021-08-31 福建省晋华集成电路有限公司 一种半导体器件制备方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983520A (zh) * 2005-12-13 2007-06-20 上海华虹Nec电子有限公司 半导体抗反射层的制作方法
US20090146322A1 (en) * 2007-12-07 2009-06-11 Milind Weling Method of eliminating a lithography operation
CN101673687A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 场效应晶体管制造方法
CN102446704A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 双重图形化方法
CN103606519A (zh) * 2013-10-23 2014-02-26 上海华力微电子有限公司 一种形成多层复合式接触孔刻蚀阻挡层的方法
CN103715068A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
CN103839781A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
CN103943469A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
CN104022022A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 多重图形的形成方法
CN104078329A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 自对准多重图形的形成方法
CN104425225A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 三重图形的形成方法
CN104658939A (zh) * 2013-11-22 2015-05-27 中芯国际集成电路制造(上海)有限公司 用于自对准双构图技术的关键尺寸补偿方法
WO2016057801A1 (en) * 2014-10-08 2016-04-14 Applied Materials, Inc. Precise critical dimension control using bilayer ald

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983520A (zh) * 2005-12-13 2007-06-20 上海华虹Nec电子有限公司 半导体抗反射层的制作方法
US20090146322A1 (en) * 2007-12-07 2009-06-11 Milind Weling Method of eliminating a lithography operation
CN101673687A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 场效应晶体管制造方法
CN102446704A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 双重图形化方法
CN103715068A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
CN103839781A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体精细图案的形成方法
CN104022022A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 多重图形的形成方法
CN104078329A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 自对准多重图形的形成方法
CN104425225A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 三重图形的形成方法
CN103606519A (zh) * 2013-10-23 2014-02-26 上海华力微电子有限公司 一种形成多层复合式接触孔刻蚀阻挡层的方法
CN104658939A (zh) * 2013-11-22 2015-05-27 中芯国际集成电路制造(上海)有限公司 用于自对准双构图技术的关键尺寸补偿方法
CN103943469A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
WO2016057801A1 (en) * 2014-10-08 2016-04-14 Applied Materials, Inc. Precise critical dimension control using bilayer ald

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542383A (zh) * 2019-09-20 2021-03-23 长鑫存储技术有限公司 半导体制作方法
CN112542383B (zh) * 2019-09-20 2022-03-22 长鑫存储技术有限公司 半导体制作方法
CN112838048A (zh) * 2019-11-22 2021-05-25 联华电子股份有限公司 互连结构以及其制作方法
CN113327985A (zh) * 2021-05-27 2021-08-31 福建省晋华集成电路有限公司 一种半导体器件制备方法

Also Published As

Publication number Publication date
CN107403719B (zh) 2021-07-02

Similar Documents

Publication Publication Date Title
US10049919B2 (en) Semiconductor device including a target integrated circuit pattern
TWI556066B (zh) 執行自對準微影蝕刻製程的方法
US10727061B2 (en) Method for integrated circuit patterning
US7659208B2 (en) Method for forming high density patterns
KR20180018610A (ko) 집적 회로 패터닝 방법
CN104425214A (zh) 集成电路布局以及具有双重图案的方法
US9293341B2 (en) Mechanisms for forming patterns using multiple lithography processes
KR101609479B1 (ko) 패턴을 형성하는 메커니즘
TWI508131B (zh) 形成精細圖案之方法
CN109427552B (zh) 半导体装置的形成方法
US10109498B2 (en) Composite patterning mask using angled ion beam deposition
CN107403719A (zh) 在半导体器件中形成图形的方法
CN107799402A (zh) 二次图形的形成方法
US11901188B2 (en) Method for improved critical dimension uniformity in a semiconductor device fabrication process
US20180174853A1 (en) Pattern Fidelity Enhancement with Directional Patterning Technology
CN103928303A (zh) 多重图形的形成方法
CN103928304B (zh) 一种多晶硅上小尺寸图形结构的制备方法
US20160284591A1 (en) Self-aligned semiconductor fabrication with fosse features
US11901190B2 (en) Method of patterning
KR100894102B1 (ko) 고집적화된 반도체 메모리소자의 제조방법
KR20100042423A (ko) 반도체 소자의 패턴 형성 방법
US20240087896A1 (en) Line-end extension method and device
CN108878364A (zh) 半导体器件及其形成方法
JP2009177006A (ja) 半導体装置の製造方法
KR20090026683A (ko) 반도체 소자의 패턴 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant