CN103928303A - 多重图形的形成方法 - Google Patents

多重图形的形成方法 Download PDF

Info

Publication number
CN103928303A
CN103928303A CN201310009787.3A CN201310009787A CN103928303A CN 103928303 A CN103928303 A CN 103928303A CN 201310009787 A CN201310009787 A CN 201310009787A CN 103928303 A CN103928303 A CN 103928303A
Authority
CN
China
Prior art keywords
size
targeted graphical
etching
layer
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310009787.3A
Other languages
English (en)
Inventor
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310009787.3A priority Critical patent/CN103928303A/zh
Publication of CN103928303A publication Critical patent/CN103928303A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

一种多重图形的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成刻蚀目标层；在所述刻蚀目标层上形成第一掩膜层，所述第一掩膜层具有第一尺寸图形和第二尺寸图形；在所述刻蚀目标层上形成第一侧墙材料层和第二侧墙材料层；回刻蚀所述第二侧墙材料层形成侧墙，以所述侧墙为掩膜，刻蚀所述第一侧墙材料层，位于所述第一尺寸图形周围的侧墙和剩余第一侧墙材料层构成第三尺寸图形，位于所述第二尺寸图形周围的侧墙和剩余第一侧墙材料层构成第四尺寸图形；以所述第一尺寸图形、第二尺寸图形、第三尺寸图形和第四尺寸图形为掩膜，刻蚀所述刻蚀目标层，形成目标图形。本发明的多重图形的形成方法工艺简单，成本低。

Description

多重图形的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种多重图形的形成方法。
背景技术
随着集成电路设计的最小线宽和间距的不断缩小，当曝光线条的特征尺寸接近于曝光系统的理论分辨极限时，光刻成像就会发生严重的畸变，从而导致光刻图形质量的严重下降。为了减小光学邻近效应的影响，工业界提出了光刻分辨率增强技术，其中的双重图形技术（DPT：Double PatterningTechnology）被认为是填补浸入式光刻和极紫外光刻（EUV）之间鸿沟的有力保障。双重图形技术通常在待刻蚀材料层上形成刻蚀牺牲层，在刻蚀牺牲层的周围形成侧墙，去除所述刻蚀牺牲层后，以所述侧墙为掩膜，刻蚀所述待刻蚀材料层，可以形成特征尺寸小的图形。
双重图形技术适用于形成具有小特征尺寸的图形，但在集成电路的制造过程中，通常需要在形成小尺寸图形的同时形成大尺寸图形。在公开号为US2009/0146322A1的美国专利申请中，公开了一种多重图形的形成方法，具体包括：
请参考图1，半导体衬底100上具有刻蚀目标层101，在所述刻蚀目标层101上形成刻蚀牺牲层102。
请参考图2，形成侧墙材料层103，所述侧墙材料层103覆盖所述刻蚀牺牲层102，在所述侧墙材料层103上形成图形化的第一掩膜层104。
请参考图3，回刻蚀所述侧墙材料层103，形成位于所述刻蚀牺牲层102（请参考图2）周围的侧墙105，和位于所述第一掩膜层104下（请参考图2）的第二掩膜层106，所述侧墙105的特征尺寸远小于所述第二掩膜层106的特征尺寸，去除所述刻蚀牺牲层102和第一掩膜层104。
请参考图4，以所述侧墙和所述第二掩膜层为掩膜，刻蚀所述刻蚀目标层101，形成小尺寸图形107和大尺寸图形108，去除所述侧墙和所述第二掩膜层。
但是，采用上述方法形成的多重图形的过程中，需要多次的光刻，如形成所述刻蚀牺牲层的光刻和形成所述第一掩膜层的光刻。因此，现有技术多重图形的形成方法工艺复杂，成本高。
发明内容
本发明解决的问题是现有技术多重图形的形成方法工艺复杂，成本高。
为解决上述问题，本发明技术方案提供了一种多重图形的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成刻蚀目标层；在所述刻蚀目标层上形成第一掩膜层，所述第一掩膜层具有第一尺寸图形和第二尺寸图形，所述第二尺寸图形的特征尺寸大于所述第一尺寸图形的特征尺寸；在所述刻蚀目标层上形成第一侧墙材料层，所述第一侧墙材料层覆盖所述第一掩膜层，在所述第一侧墙材料层上形成第二侧墙材料层；回刻蚀所述第二侧墙材料层形成侧墙，以所述侧墙为掩膜，刻蚀所述第一侧墙材料层，直至暴露出所述刻蚀目标层，位于所述第一尺寸图形周围的侧墙和剩余第一侧墙材料层构成第三尺寸图形，位于所述第二尺寸图形周围的侧墙和剩余第一侧墙材料层构成第四尺寸图形；以所述第一尺寸图形、第二尺寸图形、第三尺寸图形和第四尺寸图形为掩膜，刻蚀所述刻蚀目标层，形成与第一尺寸图形对应的第一目标图形、与第二尺寸图形对应的第二目标图形、与第三尺寸图形对应的第三目标图形和与第四尺寸图形对应的第四目标图形；去除所述第一尺寸图形、第二尺寸图形、第三尺寸图形和第四尺寸图形。
可选的，所述第一尺寸图形、第三尺寸图形和第四尺寸图形的特征尺寸相近或者相等。
可选的，所述第二尺寸图形的特征尺寸大于所述第一尺寸图形特征尺寸的两倍。
可选的，所述第一侧墙材料层与所述第二侧墙材料层的材料不同。
可选的，回刻蚀所述第二侧墙材料层和刻蚀所述第一侧墙材料层的工艺为干法刻蚀。
可选的，还包括在去除第一尺寸图形、第二尺寸图形、第三尺寸图形和第四尺寸图形后，在所述半导体衬底表面形成第二掩膜层，所述第二掩膜层具有第五尺寸图形和第六尺寸图形。
可选的，所述第五尺寸图形覆盖所述第三目标图形的中间部分和第一目标图形，所述第六尺寸图形覆盖所述第二目标图形和第四目标图形。
可选的，以所述第二掩膜层为掩膜刻蚀所述第三目标图形，直至暴露出所述半导体衬底表面，去除所述第二掩膜层。
可选的，所述第五尺寸图形覆盖所述第三目标图形的中间部分和第一目标图形，所述第六尺寸图形覆盖所述第二目标图形。
可选的，以所述第二掩膜层为掩膜刻蚀所述第三目标图形和所述第四目标图形，直至暴露出所述半导体衬底表面，去除所述第二掩膜层。
可选的，所述第五尺寸图形覆盖所述第三目标图形的中间部分和第一目标图形，所述第六尺寸图形覆盖部分所述第二目标图形，所述第六尺寸图形的面积小于所述第二目标图形。
可选的，以所述第二掩膜层为掩膜刻蚀所述第二目标图形、第三目标图形和第四目标图形，直至暴露出所述半导体衬底表面，去除所述第二掩膜层。
可选的，所述第五尺寸图形包含多个第一子图形，所述第五尺寸图形覆盖部分所述第一目标图形和第三目标图形，所述第六尺寸包含多个第二子图形，所述第六尺寸图形覆盖部分所述第二目标图形。
可选的，以所述第二掩膜层为掩膜刻蚀所述第一目标图形、第二目标图形、第三目标图形和第四目标图形，直至暴露出所述半导体衬底表面，去除所述第二掩膜层。
可选的，所述第一掩膜层的材料为硅、氧化硅、氮化硅、氮氧化硅、碳、金属和光刻胶中的一种或几种。
可选的，所述刻蚀目标层为单层或者多层堆叠结构。
可选的，所述刻蚀目标层为氧化硅层、氮化硅层、硅层、多晶硅层、低介电常数材料层、高介电常数材料层、无定形碳层和金属层中的一种或几种。
与现有技术相比，本发明具有以下优点：
本发明实施例的多重图形的形成方法中，在所述刻蚀目标层上形成第一掩膜层，所述第一掩膜层具有第一尺寸图形和第二尺寸图形，所述第二尺寸图形的特征尺寸大于所述第一尺寸图形的特征尺寸；接着在所述第一掩膜层上形成第一侧墙材料层和第二侧墙材料层，回刻蚀所述第二侧墙材料层形成侧墙；再以所述侧墙为掩膜刻蚀所述第一侧墙材料层，去除侧墙和第一尺寸图形之间、侧墙和第二尺寸图形之间的第一侧墙材料层。采用这种双侧墙材料层的工艺，使本发明实施例与现有技术不同，无需去除所述第一尺寸图形和第二尺寸图形，且形成了位于所述第一尺寸图形周围的第三尺寸图形和位于所述第二尺寸图形周围的第四尺寸图形。再以所述第一尺寸图形、第二尺寸图形、第三尺寸图形和第四尺寸图形为掩膜刻蚀所述刻蚀目标层，形成目标图形。在上述的工艺步骤中，仅在形成具有第一尺寸图形和第二尺寸图形的第一掩膜层时，采用了光刻工艺，且后续形成了具有不同尺寸的目标图形，因此本发明实施例的多重图形的形成方法工艺简单，成本低。
附图说明
图1至图4是现有技术多重图形的形成过程的剖面结构示意图；
图5至图19是本发明实施例多重图形的形成过程的结构示意图。
具体实施方式
由背景技术可知，现有技术多重图形的形成方法工艺复杂，成本高。
本发明的发明人通过研究现有技术多重图形的形成方法，发现现有技术小尺寸图形的刻蚀掩膜由位于刻蚀牺牲层周围的侧墙形成，而大尺寸图形的刻蚀掩膜通过光刻、刻蚀工艺形成。由于所述刻蚀牺牲层后续需要去除，以形成分离的侧墙，因此所述刻蚀牺牲层和大尺寸图形的刻蚀掩膜层不能同时形成，需要不同的光刻工艺来形成，造成了工艺复杂，需要多次光刻。
基于以上研究，本发明的发明人提出了一种多重图形的形成方法，首先在所述刻蚀目标层上形成第一掩膜层，所述第一掩膜层具有第一尺寸图形和第二尺寸图形，所述第二尺寸图形的特征尺寸大于所述第一尺寸图形的特征尺寸；接着在所述第一掩膜层上形成第一侧墙材料层和第二侧墙材料层，回刻蚀所述第二侧墙材料层形成侧墙，再以所述侧墙为掩膜刻蚀所述第一侧墙材料层，去除侧墙和第一尺寸图形、侧墙和第二尺寸图形之间的第一侧墙材料层。采用这种双侧墙材料层的工艺，形成了位于所述第一尺寸图形周围的第三尺寸图形和位于所述第二尺寸图形周围的第四尺寸图形。再以所述第一尺寸图形、第二尺寸图形、第三尺寸图形和第四尺寸图形为掩膜刻蚀所述刻蚀目标层，形成目标图形。在上述的工艺步骤中，仅在形成具有第一尺寸图形和第二尺寸图形的第一掩膜层时，采用了光刻工艺，且后续形成了具有不同尺寸的目标图形，工艺简单，成本低。
下面结合附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚。
图5至图19是本发明实施例的多重图形的形成过程的结构示意图。
请参考图5，提供半导体衬底200，在所述半导体衬底200上形成刻蚀目标层201。
所述半导体衬底200可以是硅衬底或者绝缘体上硅（SOI）衬底，所述半导体衬底200也可以是锗衬底、锗硅衬底、砷化镓衬底或者绝缘体上锗衬底。所述半导体衬底200内还可以形成有半导体器件和/或金属互联结构。所述刻蚀目标层201可以为单层或者多层堆叠结构，所述刻蚀目标层201为氧化硅层、氮化硅层、硅层、多晶硅层、低介电常数材料层、高介电常数材料层、无定形碳层和金属层中的一种或几种。
请参考图6，在所述刻蚀目标层201上形成第一掩膜层（未标示），所述第一掩膜层的具有第一尺寸图形202和第二尺寸图形203，所述第二尺寸图形203的特征尺寸大于所述第一尺寸图形202的特征尺寸。
本实施例中，所述第一尺寸图形202和第二尺寸图形203形成的过程为：在所述刻蚀目标层201上形成第一掩膜材料层（未示出），在所述第一掩膜材料层上形成图形化的光刻胶层（未示出），以所述图形化的光刻胶层为掩膜刻蚀所述第一掩膜材料层，直至暴露出所述刻蚀目标层201的表面，形成第一掩膜层。所述第一掩膜层的材料为硅、氧化硅、氮化硅、氮氧化硅、碳、金属或者光刻胶中的一种或几种。
所述第一掩膜层具有第一尺寸图形202和第二尺寸图形203。本实施例中，所述第二尺寸图形203的特征尺寸大于所述第一尺寸图形202特征尺寸的两倍，所述的特征尺寸是指图形最小处线宽的尺寸。所述第一尺寸图形202用于形成集成电路中具有较小尺寸的结构，所述第二尺寸图形203用于形成集成电路中具有较大尺寸的结构。
请参考图7，在所述刻蚀目标层201上形成第一侧墙材料层204，所述第一侧墙材料层204覆盖所述第一掩膜层，在所述第一侧墙材料层204上形成第二侧墙材料层205。
本实施例中，采用化学气相沉积、物理气相沉积或者原子层沉积工艺在所述刻蚀目标层201上形成第一侧墙材料层204，所述第一侧墙材料层204覆盖所述第一掩膜层。所述第一侧墙材料层204的材料可以为硅、多晶硅、氧化硅、氮氧化硅、无定形碳、金属或者光刻胶。所述第一侧墙材料层204的材料与所述第一掩膜层和后续形成的第二侧墙材料层205的材料不同，以保证所述第一侧墙材料层204与所述第一掩膜层和所述第二侧墙材料205层具有不同的刻蚀速率。所述第一侧墙材料层204的厚度决定了所述第一尺寸图形202与后续形成的第三尺寸图形、所述第二尺寸图形203与后续形成的第四尺寸图形之间的间距。
在所述第一侧墙材料层204上形成第二侧墙材料层205，所述第二侧墙材料层205的材料可以为硅、多晶硅、氧化硅、氮氧化硅、无定形碳、金属或者光刻胶。所述第二侧墙材料层205的材料与所述第一侧墙材料层204的材料不同，以保证两者具有不同的刻蚀速率。所述第二侧墙材料层205用于在后续工艺中形成第三尺寸图形和第四尺寸图形，因此，其厚度与所述第三尺寸图形和第四尺寸图形的特征尺寸相关。
由于所述第一侧墙材料层204的厚度和所述第二侧墙材料层的厚度可以通过控制沉积时间精确控制，可以使所述第一侧墙材料层204和第二侧墙材料层205的厚度较小，以减小所述第一尺寸图形202与后续形成的第三尺寸图形、所述第二尺寸图形203和后续形成的第四图形尺寸之间的间距，以及所述第三尺寸图形和第四尺寸图形的特征尺寸。
请参考图8，回刻蚀所述第二侧墙材料层205（请参考图7）形成侧墙206。
具体的，采用干法刻蚀工艺回刻蚀所述第二侧墙材料层205。本实施例中，采用反应离子刻蚀工艺回刻蚀所述第二侧墙材料层205，由于反应离子刻蚀具有较好的方向性，回刻蚀所述第二侧墙材料层205后，覆盖所述第一侧墙材料层204垂直侧壁的第二侧墙材料层205保留形成侧墙206，其余区域的第二侧墙材料层205被去除。位于所述第一尺寸图形202周围的侧墙206后续用于形成第三尺寸图形，位于所述第二尺寸图形203周围的侧墙206后续用于形成第四尺寸图形。
请参考图9，以所述侧墙206为掩膜，刻蚀所述第一侧墙材料层204，直至暴露出所述刻蚀目标层201。
具体的，以所述侧墙206为掩膜，采用干法刻蚀工艺回刻蚀所述第一侧墙材料层204，直至暴露出所述刻蚀目标层201，位于所述侧墙206下的第一侧墙材料层204被保留，位于所述第一尺寸图形202与侧墙206之间、位于所述第二尺寸图形203与侧墙之间和位于其他区域的第一介质层204被去除。位于所述第一尺寸图形202周围的侧墙206和剩余第一侧墙材料层204构成第三尺寸图形207，位于所述第二尺寸图形203周围的侧墙206和剩余第一侧墙材料层204构成第四尺寸图形208。本实施例中，所述第一尺寸图形202、第三尺寸图形203和第四尺寸图形208的特征尺寸相近或者相等。所述第三尺寸图形203和所述第四尺寸图形的特征尺寸可以通过控制所述第二侧墙材料层204的厚度来确定。
需要说明的是，回刻蚀所述第二侧墙材料层和刻蚀所述第一侧墙材料层的工艺可以通过改变刻蚀参数在一次刻蚀工艺完成，也可以分为两次刻蚀工艺完成。
请参考图10和图11，图10为在图9的基础上形成多重图形的剖面结构示意图，图11为图10的俯视图。以所述第一尺寸图形202、第二尺寸图形203、第三尺寸图形207和第四尺寸图形208为掩膜，刻蚀所述刻蚀目标层201（请同时参考图9），形成与第一尺寸图形202对应的第一目标图形209、与第二尺寸图形203对应的第二目标图形210、与第三尺寸图形207对应的第三目标图形211和与第四尺寸图形208对应的第四目标图形212，去除所述第一尺寸图形202、第二尺寸图形203、第三尺寸图形207和第四尺寸图形208。
本实施例中，刻蚀所述刻蚀目标层201的工艺为反应离子刻蚀，去除未被所述第一尺寸图形202、第二尺寸图形203、第三尺寸图形207和第四尺寸图形208覆盖的刻蚀目标层201。由图10可知，由于所述第三目标图形211以所述第三尺寸图形207为掩膜、所述第四目标图形212以所述第四尺寸图形208为掩膜刻蚀后形成，因此，所述第三目标图形211和第四目标图形212具有环形结构。
请参考图12，在去除所述第一尺寸图形、第二尺寸图形、第三尺寸图形和第四尺寸图形后，在所述半导体衬底200表面形成第二掩膜层（未示出），所述第二掩膜层具有第五尺寸图形213和第六尺寸图形214。本实施例中，所述第五尺寸图形213覆盖所述第三目标图形211的中间部分和第一目标图形209，所述第三目标图形211的中间部分是指第三目标图形211与所述第一目标图形209的长边平行的部分，所述第六尺寸图形214覆盖所述第二目标图形210和第四目标图形212。图12中采用虚线标示出了被所述第二掩膜层覆盖的图形的位置。请参考图13，以所述第二掩膜层为掩膜刻蚀所述第三目标图形211，直至暴露出所述半导体衬底200表面，去除所述第二掩膜层。对所述第三目标图形211刻蚀后，使所述第三目标图形211与所述第一目标图形209平行的两边不再相互连接。当所述第三目标图形211的特征尺寸与所述第一目标图形209的特征尺寸相等时，所述第三目标图形211与第一目标图形209构成相同且重复的图形。另外，由于所述第二目标图形210的特征尺寸较大，常用于作为对准标记、输入/输出区域或测试电极等，位于所述第二目标图形210周围的第四目标图形212可以不去除。
在另一实施例中，请参考图14，在所述半导体衬底200表面形成第二掩膜层（未示出），所述第二掩膜层具有第五尺寸图形213和第六尺寸图形214。所述第五尺寸图形213覆盖所述第三目标图形211的中间部分和第一目标图形209，所述第六尺寸图形覆盖所述第二目标图形210。图14中采用虚线示出了被所述第二掩膜层覆盖的图形的位置。请参考图15，以所述第二掩膜层为掩膜刻蚀所述第三目标图形211和所述第四目标图形212，直至暴露出所述半导体衬底200表面，去除所述第二掩膜层。与前一实施例相比，由于所述第六尺寸图形214仅覆盖了第二目标图形210，刻蚀后所述第四目标图形212被去除，避免影响第二目标图形210。
在另一实施例中，请参考图16，在所述半导体衬底200表面形成第二掩膜层（未示出），所述第二掩膜层具有第五尺寸图形213和第六尺寸图形214。所述第五尺寸图形213覆盖所述第三目标图形211的中间部分和第一目标图形209，所述第六尺寸图形214覆盖部分所述第二目标图形210，且所述第六尺寸图形214的面积小于所述第二目标图形210。请参考图17，以所述第二掩膜层为掩膜刻蚀所述第二目标图形210、第三目标图形211和第四目标图形212，直至暴露出所述半导体衬底200表面，去除所述第二掩膜层。由于所述第二目标图形210和第四目标图形212之间的间距由第一侧墙材料层的厚度决定，其尺寸通常较小。为了避免在形成第六图形结构214时出现光刻偏差，而导致在保留第二目标图形210去除第四目标图形212时，所述第四目标图形212去除不干净，可以使所述第六尺寸图形214的面积小于所述第二目标图形210，保证第四目标图形212完全暴露在第六图形结构214之外，可以被完全去除。
在另一实施例中，请参考图18，在所述半导体衬底200表面形成第二掩膜层（未示出），所述第二掩膜层具有第五尺寸图形213和第六尺寸图形214。所述第五尺寸图形213包含多个第一子图形，所述第五尺寸图形覆盖部分所述第一目标图形209和第三目标图形211，所述第六尺寸图形214包含多个第二子图形，所述第六尺寸图形214覆盖部分所述第二目标图形210。请参考图19，以所述第二掩膜层为掩膜刻蚀所述第一目标图形209、第二目标图形210、第三目标图形211和第四目标图形212，直至暴露出所述半导体衬底200表面，去除所述第二掩膜层。由于所述第五尺寸图形213包含多个第一子图形，所述第六尺寸图形214包含多个第二子图形，在刻蚀工艺后，所述第一目标图形209、第三目标图形211和第二目标图形210被分割为与所述第一子图形和第二子图形对应的部分，以满足后续工艺对第一目标图形209、第二目标图形210和第三目标图形211的图形化需求，同时去除多余的部分第三目标图形211和第四目标图形212。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (17)

1.一种多重图形的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成刻蚀目标层；
在所述刻蚀目标层上形成第一掩膜层，所述第一掩膜层具有第一尺寸图形和第二尺寸图形，所述第二尺寸图形的特征尺寸大于所述第一尺寸图形的特征尺寸；
在所述刻蚀目标层上形成第一侧墙材料层，所述第一侧墙材料层覆盖所述第一掩膜层，在所述第一侧墙材料层上形成第二侧墙材料层；
回刻蚀所述第二侧墙材料层形成侧墙，以所述侧墙为掩膜，刻蚀所述第一侧墙材料层，直至暴露出所述刻蚀目标层，位于所述第一尺寸图形周围的侧墙和剩余第一侧墙材料层构成第三尺寸图形，位于所述第二尺寸图形周围的侧墙和剩余第一侧墙材料层构成第四尺寸图形；
以所述第一尺寸图形、第二尺寸图形、第三尺寸图形和第四尺寸图形为掩膜，刻蚀所述刻蚀目标层，形成与第一尺寸图形对应的第一目标图形、与第二尺寸图形对应的第二目标图形、与第三尺寸图形对应的第三目标图形和与第四尺寸图形对应的第四目标图形；
去除所述第一尺寸图形、第二尺寸图形、第三尺寸图形和第四尺寸图形。
2.如权利要求1所述的多重图形的形成方法，其特征在于，所述第一尺寸图形、第三尺寸图形和第四尺寸图形的特征尺寸相近或者相等。
3.如权利要求1所述的多重图形的形成方法，其特征在于，所述第二尺寸图形的特征尺寸大于所述第一尺寸图形特征尺寸的两倍。
4.如权利要求1所述的多重图形的形成方法，其特征在于，所述第一侧墙材料层与所述第二侧墙材料层的材料不同。
5.如权利要求1所述的多重图形的形成方法，其特征在于，回刻蚀所述第二侧墙材料层和刻蚀所述第一侧墙材料层的工艺为干法刻蚀。
6.如权利要求1所述的多重图形的形成方法，其特征在于，还包括在去除第一尺寸图形、第二尺寸图形、第三尺寸图形和第四尺寸图形后，在所述半导体衬底表面形成第二掩膜层，所述第二掩膜层具有第五尺寸图形和第六尺寸图形。
7.如权利要求6所述的多重图形的形成方法，其特征在于，所述第五尺寸图形覆盖所述第三目标图形的中间部分和第一目标图形，所述第六尺寸图形覆盖所述第二目标图形和第四目标图形。
8.如权利要求7所述的多重图形的形成方法，其特征在于，以所述第二掩膜层为掩膜刻蚀所述第三目标图形，直至暴露出所述半导体衬底表面，去除所述第二掩膜层。
9.如权利要求6所述的多重图形的形成方法，其特征在于，所述第五尺寸图形覆盖所述第三目标图形的中间部分和第一目标图形，所述第六尺寸图形覆盖所述第二目标图形。
10.如权利要求9所述的多重图形的形成方法，其特征在于，以所述第二掩膜层为掩膜刻蚀所述第三目标图形和所述第四目标图形，直至暴露出所述半导体衬底表面，去除所述第二掩膜层。
11.如权利要求6所述的多重图形的形成方法，其特征在于，所述第五尺寸图形覆盖所述第三目标图形的中间部分和第一目标图形，所述第六尺寸图形覆盖部分所述第二目标图形，所述第六尺寸图形的面积小于所述第二目标图形。
12.如权利要求11所述的多重图形的形成方法，其特征在于，以所述第二掩膜层为掩膜刻蚀所述第二目标图形、第三目标图形和第四目标图形，直至暴露出所述半导体衬底表面，去除所述第二掩膜层。
13.如权利要求6所述的多重图形的形成方法，其特征在于，所述第五尺寸图形包含多个第一子图形，所述第五尺寸图形覆盖部分所述第一目标图形和第三目标图形，所述第六尺寸包含多个第二子图形，所述第六尺寸图形覆盖部分所述第二目标图形。
14.如权利要求13所述的多重图形的形成方法，其特征在于，以所述第二掩膜层为掩膜刻蚀所述第一目标图形、第二目标图形、第三目标图形和第四目标图形，直至暴露出所述半导体衬底表面，去除所述第二掩膜层。
15.如权利要求1所述的多重图形的形成方法，其特征在于，所述第一掩膜层的材料为硅、氧化硅、氮化硅、氮氧化硅、碳、金属和光刻胶中的一种或几种。
16.如权利要求1所述的多重图形的形成方法，其特征在于，所述刻蚀目标层为单层或者多层堆叠结构。
17.如权利要求16所述的多重图形的形成方法，其特征在于，所述刻蚀目标层为氧化硅层、氮化硅层、硅层、多晶硅层、低介电常数材料层、高介电常数材料层、无定形碳层和金属层中的一种或几种。
CN201310009787.3A 2013-01-10 2013-01-10 多重图形的形成方法 Pending CN103928303A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310009787.3A CN103928303A (zh) 2013-01-10 2013-01-10 多重图形的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310009787.3A CN103928303A (zh) 2013-01-10 2013-01-10 多重图形的形成方法

Publications (1)

Publication Number Publication Date
CN103928303A true CN103928303A (zh) 2014-07-16

Family

ID=51146485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310009787.3A Pending CN103928303A (zh) 2013-01-10 2013-01-10 多重图形的形成方法

Country Status (1)

Country Link
CN (1) CN103928303A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106946216A (zh) * 2016-01-07 2017-07-14 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN109216165A (zh) * 2017-07-06 2019-01-15 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
CN109216185A (zh) * 2017-07-03 2019-01-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN110890328A (zh) * 2018-09-11 2020-03-17 长鑫存储技术有限公司 半导体存储器的形成方法
CN112563409A (zh) * 2019-09-10 2021-03-26 浙江驰拓科技有限公司 基于自旋轨道矩的磁性存储器及其制备方法
CN113725081A (zh) * 2021-08-30 2021-11-30 上海华力微电子有限公司 一种改善nand闪存有源区光刻显影缺陷的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060240361A1 (en) * 2005-04-21 2006-10-26 Ji-Young Lee Method of forming small pitch pattern using double spacers
US20060264001A1 (en) * 2004-08-31 2006-11-23 Luan Tran Structures with increased photo-alignment margins
CN101529557A (zh) * 2006-08-30 2009-09-09 美光科技公司 用于将间距倍增大于2的因数的单个间隔物工艺及相关中间ic结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060264001A1 (en) * 2004-08-31 2006-11-23 Luan Tran Structures with increased photo-alignment margins
US20060240361A1 (en) * 2005-04-21 2006-10-26 Ji-Young Lee Method of forming small pitch pattern using double spacers
CN101529557A (zh) * 2006-08-30 2009-09-09 美光科技公司 用于将间距倍增大于2的因数的单个间隔物工艺及相关中间ic结构

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106946216A (zh) * 2016-01-07 2017-07-14 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN106946216B (zh) * 2016-01-07 2019-09-27 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN109216185A (zh) * 2017-07-03 2019-01-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN109216185B (zh) * 2017-07-03 2021-02-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN109216165A (zh) * 2017-07-06 2019-01-15 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
CN109216165B (zh) * 2017-07-06 2020-11-03 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
CN110890328A (zh) * 2018-09-11 2020-03-17 长鑫存储技术有限公司 半导体存储器的形成方法
CN110890328B (zh) * 2018-09-11 2022-03-18 长鑫存储技术有限公司 半导体存储器的形成方法
CN112563409A (zh) * 2019-09-10 2021-03-26 浙江驰拓科技有限公司 基于自旋轨道矩的磁性存储器及其制备方法
CN113725081A (zh) * 2021-08-30 2021-11-30 上海华力微电子有限公司 一种改善nand闪存有源区光刻显影缺陷的方法

Similar Documents

Publication Publication Date Title
CN103928303A (zh) 多重图形的形成方法
US10073342B2 (en) Method of forming patterns
US9673055B2 (en) Method for quadruple frequency FinFETs with single-fin removal
US8802510B2 (en) Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing
JP5322668B2 (ja) 半導体装置の製造方法およびフォトマスク
KR20170042056A (ko) 반도체 소자의 패턴 형성 방법
CN103839781A (zh) 半导体精细图案的形成方法
KR20150072362A (ko) 집적 회로 패터닝 방법
CN104022022A (zh) 多重图形的形成方法
US20160204034A1 (en) Method of forming a semiconductor structure including a plurality of fins and an alignment/overlay mark
CN103715068A (zh) 半导体精细图案的形成方法
CN104425225A (zh) 三重图形的形成方法
JP2005294822A (ja) 半導体デバイス製造方法および半導体構造
US8303831B2 (en) Methods for fabricating semiconductor devices
CN103578930A (zh) 多重图形化的掩膜层的形成方法、半导体结构
CN103794490A (zh) 自对准双图形的形成方法
CN103730351A (zh) 刻蚀后的灰化方法及磁传感器的形成方法
CN105470137A (zh) 一种鳍片刻蚀方法
CN102446704B (zh) 双重图形化方法
CN104517813A (zh) 双重图形的形成方法
CN107403719B (zh) 在半导体器件中形成图形的方法
KR20090047001A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성방법
CN101567313A (zh) 栅极制造方法
CN103456624A (zh) 过孔刻蚀方法
CN105513949A (zh) 形成碳基底连接层的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140716