CN110890328A - 半导体存储器的形成方法 - Google Patents

Abstract

本发明提供了一种半导体存储器的形成方法。同时制备出辅助线群组和位于辅助线群组外围的周边膜层，并基于辅助线群组中的辅助线进一步界定出位线图形，从而即可将周边膜层的周边栅极图形和位线图形同时复制至导电材料层中，以同时形成周边栅极层和位线。如此，即能够有效简化半导体存储器的制备工艺，并节省成本，同时还可以改善位于边缘位置上的位线出现形貌异常的现象。

Description

半导体存储器的形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体存储器的形成方法。

背景技术

半导体存储器(例如，动态随机存储器，DRAM)通常包括用于存储数据的存储单元阵列，以及位于存储单元阵列外围的周边电路。其中，存储单元阵列由多个排布在存储阵列区中并呈阵列排布的存储单元构成，所述存储单元还连接至一位线；以及，所述周边电路中通常包括周边晶体管。

现有的半导体存储器的形成方法中，在制备位线和制备周边晶体管的周边栅极层时，通常需要在不同的工艺步骤中分别形成，如此必然会导致半导体存储器的制备工艺较为繁杂，并且制备成本也较高。

发明内容

本发明的目的在于提供一种半导体存储器的形成方法，以简化半导体存储器的制备工艺。

为解决上述技术问题，本发明提供一种半导体存储器的形成方法，包括：

提供一衬底，所述衬底具有一存储阵列区和位于所述存储阵列区外围的周边区，并且在所述衬底上形成有一导电材料层，所述导电材料层覆盖所述存储阵列区和所述周边区；

形成初始图案层在衬底上，所述初始图案层位于所述导电材料层的上方，其中所述初始图案层包括至少一个周边膜层和辅助线群组，所述周边膜层位于所述周边区中并具有周边栅极图形，所述辅助线群组中的多条辅助线位于所述存储阵列区中；

形成第一保护层在所述衬底上，所述第一保护层覆盖所述周边膜层，并暴露出所述辅助线群组；

形成第一间隔侧墙在所述辅助线群组中的所述辅助线的侧壁上；

去除所述辅助线，并保留所述第一间隔侧墙，所述第一间隔侧墙的图形用于构成位线图形；以及，

去除所述第一保护层，以暴露出所述周边膜层，并将所述周边膜层的所述周边栅极图形和所述位线图形复制至所述导电材料层中，以分别形成周边栅极层在所述周边区中，以及形成位线在所述存储阵列区中。

可选的，在所述导电材料层上还形成一掩膜层，所述初始图案层形成在所述掩膜层上；其中，在将所述周边栅极图形和所述位线图形复制至所述导电材料层中的方法包括：

将所述周边栅极图形和所述位线图形复制至所述掩膜层中，以形成图形化的掩膜层；以及，

以所述图形化的掩膜层为掩膜刻蚀所述导电材料层，以分别形成所述周边栅极层和所述位线。

可选的，所述掩膜层包括由下至上依次堆叠的底层图形转移层、硬质薄膜层、刻蚀停止层和顶层遮蔽层；

其中，将所述周边栅极图形和所述位线图形复制至所述掩膜层中的方法包括：

以所述周边膜层和所述第一间隔侧墙为掩膜刻蚀所述顶层遮蔽层，以将所述周边栅极图形和利用所述第一间隔侧墙构成的位线图形复制至图形化的顶层遮蔽层中；以及，

以所述图形化的顶层遮蔽层为掩膜依次刻蚀所述刻蚀停止层、硬质掩膜层和底层图形转移层，以将所述周边栅极图形和位线图形复制至所述底层图形转移层中。

可选的，所述第一间隔侧墙呈环状结构；其中，在将所述周边栅极图形和所述位线图形复制至图形化的顶层遮蔽层中的方法包括：

以所述周边膜层和所述第一间隔侧墙为掩膜刻蚀所述顶层遮蔽层，以在所述顶层遮蔽层中形成周边栅极图形和对应所述第一间隔侧墙的环状结构图形；

形成第二保护层在所述衬底上，所述第二保护层覆盖所述顶层遮蔽层中的周边栅极图形并部分覆盖所述环状结构图形，以暴露出所述环状结构图形的端部；以及，

去除所述顶层遮蔽层中环状结构图形的端部，以将每一所述环状结构图形分断为两个相互分隔的线条图形，所述线条图形构成所述位线图形。

可选的，所述第一保护层覆盖所述周边区并围绕在所述辅助线群组的外围，并且所述第一保护层中平行于辅助线延伸方向并靠近所述辅助线群组的边界与最接近的辅助线之间具有第二间隔尺寸，相邻的所述辅助线之间具有第一间隔尺寸，所述第一间隔尺寸和所述第二间隔尺寸的绝对差值小于等于所述辅助线的宽度值。

可选的，在形成多条所述第一间隔侧墙时，还包括形成第二间隔侧墙在所述第一保护层靠近所述辅助线群组的侧壁上。

可选的，在去除所述辅助线和所述第一保护层之后，还包括：

形成第二保护层在所述衬底上，所述第二保护层覆盖所述周边栅极图形和所述位线图形，并暴露出所述第二间隔侧墙的图形；以及，

以所述第二保护层为掩膜，去除所述第二间隔侧墙的图形，并保留所述周边栅极图形和所述位线图形。

可选的，在所述导电材料层上还形成一掩膜层，所述周边膜层、第一间隔侧墙和所述第二间隔侧墙均位于所述掩膜层上，并且所述周边栅极图形和所述位线图形先复制至所述掩膜层中，再复制至所述导电材料层中；

其中，将所述周边栅极图形和所述位线图形复制至所述掩膜层中的方法包括：

以所述周边膜层、所述第一间隔侧墙和所述第二间隔侧墙为掩膜刻蚀所述掩膜层，以将所述周边栅极图形、第一间隔侧墙的图形和第二间隔侧墙的图形复制至所述掩膜层中；

形成所述第二保护层在所述衬底上，所述第二保护层覆盖所述掩膜层中的所述周边栅极图形和至少部分所述第一间隔侧墙的图形，并暴露出所述第二间隔侧墙的图形；以及，

以所述第二保护层为掩膜刻蚀所述掩膜层，以去除所述掩膜层中的所述第二间隔侧墙的图形，并保留所述周边栅极图形和至少部分所述第一间隔侧墙的图形，被保留的第一间隔侧墙的图形构成所述位线图形。

可选的，所述第一间隔侧墙呈环状结构；复制至所述掩膜层中的第一间隔侧墙的图形为环状结构图形；所述第二保护层还覆盖所述掩膜层中的部分所述环状结构图形，并暴露出所述环状结构图形的端部；以及，在去除所述第二间隔侧墙的图形时，还去除所述环状结构图形的端部，以将每一所述环状结构图形分断为两个相互分隔的线条图形，所述线条图形构成所述位线图形。

可选的，所述第一保护层的材质包括光刻胶。

可选的，所述位线在位线延伸方向上直线延伸；或者，所述位线在位线延伸方向上波形延伸。

在本发明提供的半导体存储器的形成方法中，能够在同一工艺步骤中同时形成辅助线群组和位于辅助线群组外围的周边膜层，在此过程中，由于辅助线群组的外周围需要定义出周边膜层，从而可提高辅助线群组的边缘区域的图形密度，使辅助线群组中位于边缘区域和中间区域的图形排布密度更为均匀，有利于提高辅助线群组中多条辅助线之间的形貌均匀性。如此一来，在利用辅助线进一步制备位线时，即能够相应的改善位于存储阵列区边缘的位线出现形貌异常的问题。

并且，利用辅助线群组中的多条辅助线能够进一步界定出位线图形，如此即可将周边膜层的周边栅极图形和位线图形同时复制至导电材料层中，以同时形成周边栅极层和位线，有利于简化半导体存储器的制备工艺，并节省成本。

此外，在界定位线图形时，能够基于辅助线群组中的多条辅助线，进一步结合间距倍增工艺，自对准的形成图形成双倍增加的第一间隔侧墙，进而界定出图形成双倍增加的位线图形，有利于实现器件尺寸的缩减以及电路排布密集度的增加。

附图说明

图1为本发明一实施例中的半导体存储器的形成方法的流程示意图；

图2a～图2i为本发明一实施例中的半导体存储器的形成方法在其制备过程中的结构示意图。

其中，附图标记如下：

100-衬底；

100A-存储阵列区；100P-周边区；

200-导电材料层；

210-位线；220-周边栅极层；

300-掩膜层；

310-底层图形转移层；320-刻蚀停止层；

330-硬质薄膜层；340-顶层遮蔽层；

341-环状结构图形；342-第二间隔侧墙的图形；

343-周边栅极图形

400-初始图案层；

400A-辅助线群组；410-辅助线；

400P-周边膜层；

510-第一保护层；520-第二保护层；

610-第一间隔侧墙；620-第二间隔侧墙；

D1-第一间隔尺寸；D2-第二间隔尺寸。

具体实施方式

以下结合附图和具体实施例对本发明提出的半导体存储器的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

下面实施例中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

图1为本发明一实施例中的半导体存储器的形成方法的流程示意图，图2a～图2i为本发明一实施例中的半导体存储器的形成方法在其制备过程中的结构示意图，以及图2a～图2i中左图为俯视图，右图为沿着aa’方向的剖面示意图。以下结合附图对本实施例中在形成半导体存储器的各个步骤进行详细说明。

在步骤S100中，具体参考图2a所示，提供一衬底100，所述衬底100具有一存储阵列区100A和位于所述存储阵列区外围的周边区100P，并且在所述衬底100上形成有一导电材料层200，所述导电材料层200覆盖所述存储阵列区100A和所述周边区100P。

在后续工艺中，即可在所述导电材料层200的上方形成图案层，以分别界定出位线图形和周边栅极导电层图形，从而能够基于同一导电材料层200在存储阵列区100A和周边区100P中分别形成位线和周边栅极导电层。其中，所述衬底100例如为硅衬底，以及所述导电材料层200的材质例如包括钨或多晶硅等。

优先的方案中，在所述导电材料层200上还形成一掩膜层300，从而使后续的图案层即形成在所述掩膜层300上，如此一来在形成所述图案层时，即能够避免对导电材料层200造成损伤。

其中，所述掩膜层300可以为单层结构或者也可以为叠层结构。本实施例中，所述掩膜层300包括由下至上依次堆叠的底层图形转移层310、刻蚀停止层320、硬质薄膜层330以及顶层遮蔽层340。

需要说明的是，后续所形成的图案层即形成在所述顶层遮蔽层340上，以及在形成图案层的过程中顶层遮蔽层340遮蔽下方的掩膜膜层，能够有效避免下方的掩膜膜层受到影响，进而在将图案层的图形转移至下方的掩膜膜层中时能够确保图形转移的精确度。

具体的，硬质薄膜层330的模式硬度例如大于5，由于所述硬质薄膜层330具备较大的硬度，从而在图形转移的过程中能够保持较好的图案形貌，以提高图形转移的精确度。进一步的，所述硬质薄膜层330的硬度优选为5～10，其材质例如可以包括碳化硅(SiC)或碳(C)等。

进一步的，在后续形成图案层时，通常需要利用光刻胶执行光刻工艺，此时由于所述顶层遮蔽层340覆盖所述硬质薄膜层330，从而使硬质掩膜层330和光刻胶之间相互隔离，因此能够有效避免在硬质薄膜层33上附着有机膜的问题。尤其是，当所采用的硬质薄膜层330为碳化硅薄膜或碳薄膜时，所述顶层遮蔽层340的效果尤为明显。其中，所述顶层遮蔽层340的材质不同于所述硬质薄膜层330的材质，例如所述顶层蔽层340的材质包括氮化硅(SiN)。

继续参考图2a所示，所述掩膜层300中的刻蚀停止层320位于所述硬质掩膜层330的下方，从而在后续需要将图案层的图形转移至所述硬质掩膜层330中时，可刻蚀停止于所述刻蚀停止层320，以严格控制图形转移的精确性。具体的，所述刻蚀停止层320的材质例如包括氧化硅(SiO)。

以及，所述底层图形转移层310靠近所述导电材料层200，因此后续工艺中，可将图案层的图形最终复制至所述底层图形转移层310中，并以所述底层图形转移层310为掩膜，将图形进一步复制至所述导电材料层200中，以确保复制至所述导电材料层200中的图形精度。其中，所述底层图形转移层310的材质例如包括氮化硅(SiN)。

在步骤S200中，具体参考图2b所示，形成初始图案层400在衬底100上，所述初始图案层400位于所述导电材料层200的上方，其中所述初始图案层400包括至少一个周边膜层400P和辅助线群组400A，所述周边膜层400P位于所述周边区100P中并具有周边栅极图形，所述辅助线群组400A中的多条辅助线410位于所述存储阵列区100A中并沿着预定方向延伸。

其中，所述初始图案层400中，所述周边膜层400P用于定义出周边晶体管的栅极图形，以及所述辅助线群组400A中具有多条辅助线410，多条辅助线410用于辅助定义出半导体存储器中的多条位线图形。

需要说明的是，在制备所述辅助线群组400A和所述周边膜层400P时，可以通过同一光刻工艺和刻蚀工艺同时定义出辅助线群组400A中的多条辅助线410和辅助线群组外围的周边膜层400P。如此，不仅可以简化制备工艺，并且基于辅助线群组外围还定义有周边膜层，从而可以提高辅助线群组中边缘区域的图形密度，使得辅助线群组中位于中间区域和边缘区域的图形排布更为均匀，进而在定义所述辅助线群组中的多条辅助线的图形时，即能够提高曝光均匀性和刻蚀均匀性，以使所定义出的多条辅助线之间的形貌更为均匀。基于此，后续工艺中，利用所述辅助线进一步界定出位线图形时，即相应的能够使所界定出的多条位线图形之间的形貌也更为均匀。

进一步的，所述辅助线410可以为沿着预定方向直线延伸，也可以是沿着预定方向波形延伸。

本实施例中，所述初始图案层400形成在所述顶层遮蔽层340上。具体的，初始图案层400的形成方法例如包括：

首先，形成一图案材料层在所述顶层遮蔽层340上，所述图案材料层覆盖所述周边区100P和所述存储阵列区100A；

接着，形成一图形化的光刻胶层在所述图案材料层上，所述图形化的光刻胶层定义出初始图案层的图形；

接着，以所述图形化的光刻胶层为掩膜刻蚀所述图案材料层，以形成所述初始图案层400在所述顶层遮蔽层340上。

即，所述初始图案层400中周边膜层400P和辅助线群组400A是利用同一材料层在同一工艺步骤中同时形成的。并且，在以光刻胶层为掩膜刻蚀至所述图案材料层时，顶层遮蔽层340下方的掩膜膜层(例如，硬质薄膜层330)和光刻胶层之间间隔有所述顶层遮蔽层340，从而可避免在下方的掩膜膜层上附着有机薄膜的现象。

在步骤S300中，具体参考图2c所示，形成第一保护层510在所述衬底100上，所述第一保护层510覆盖所述周边膜层400P，并暴露出所述辅助线群组400A。

本实施例中，通过暴露出辅助线群组400A，以在后续工艺中，可以基于所述辅助线群组400A，进一步结合间距倍增工艺(pitch doubling)，界定出图形成双倍递增的位线图形；并且，在此过程中，还通过第一保护层510覆盖所述周边膜层400P，进而可避免对周边膜层400P造成损伤。

进一步的，所述第一保护层510的材质例如包括光刻胶。可见，在利用光刻胶形成所述第一保护层510时，光刻胶仍然是形成在顶层遮蔽层340上，从而未与硬质薄膜层330接触(尤其是，当所述硬质薄膜层330的材质包括碳化硅薄膜或碳薄膜时)，可有效避免在硬质薄膜层330上附着有机膜。

继续参考图2c所示，所述第一保护层510可以覆盖所述周边区100A(此外，相应的覆盖周边膜层400P)，以使所述第一保护层510围绕在所述辅助线群组400A的外周围上。进一步的，所述第一保护层510中平行于辅助线延伸方向(即，平行于所述预定方向)并靠近所述辅助线群组的边界与最接近的辅助线410之间具有第二间隔尺寸D2，以及相邻的所述辅助线410之间具有第一间隔尺寸D1，并且所述第一间隔尺寸D1和所述第二间隔尺寸D2的绝对差值小于等于所述辅助线410的宽度值。

即，所述第一间隔尺寸D1接近或等于所述第二间隔尺寸D2，从而在后续利用第一保护层510和辅助线410分别自对准的形成第二间隔侧墙和第一间隔侧墙时，相应的使第二间隔侧墙能够围绕在多个第一间隔侧墙的外周围上，使多个第一间隔侧墙的排布密度更为均匀。

在步骤S400中，具体参考图2d所示，形成第一间隔侧墙610在所述辅助线410的侧壁上。即，利用暴露出的辅助线410，结合间距倍增工艺在所述辅助线410的侧壁上自对准的形成所述第一间隔侧墙610，每一条所述辅助线410的侧壁上均围绕有所述第一间隔侧墙610。

本实施例中，在形成在所述第一间隔侧墙610时，还包括形成第二间隔侧墙620在所述第一保护层510靠近所述辅助线群组400A的侧壁上，即所述第二间隔侧墙620环绕在多条第一间隔侧墙610的外周围。

具体的，所述第一间隔侧墙610和所述第二间隔侧墙620的形成方法例如包括：

步骤一，形成间隔材料层在所述衬底100上，所述间隔材料层覆盖所述第一保护层510的顶壁和侧壁，以及覆盖所述辅助线410的顶壁和侧壁，并且还覆盖相邻的辅助线410之间暴露出的顶层遮蔽层340；

步骤二，执行回刻蚀工艺，以自对准的去除所述间隔材料层中覆盖所述第一保护层510顶壁的部分以及去除覆盖辅助线顶壁的部分，并且还去除覆盖在顶层遮蔽层340上的部分，从而使所述间隔材料层中覆盖所述第一保护层510侧壁的部分和覆盖所述辅助线410侧壁的部分被保留。其中，所述间隔材料层中覆盖所述辅助线侧壁的部分构成所述第一间隔侧墙610，以及所述间隔材料层中覆盖所述第一保护层510侧壁的部分构成第二间隔侧墙620。

可以理解的是，在对所述间隔材料层执行回刻蚀工艺，以自对准的形成第一间隔侧墙610和第二间隔侧墙620的过程中，由于多条第一间隔侧墙610的外周围上具有所述第二间隔侧墙620，从而可避免多条第一间隔侧墙610中位于边缘位置上的第一间隔侧墙610暴露在较大的侧边留白区中，进而可防止边缘位置上的第一间隔侧墙610在刻蚀过程中受到较大的刻蚀攻击的问题。并且，由于第二间隔侧墙620的存在，还可均衡多条第一间隔侧墙610中对应中间区域和对应边缘区域的电路排布密集程度，即位于边缘位置上的第一间隔侧墙610所对应的电路排布密集程度与位于中间区域上的第一间隔侧墙610所对应的电路排布密集程度相近或相同，从而有利于提高最终所形成的多条第一间隔侧墙610之间的形貌均匀性。因此，在后续利用所述第一间隔侧墙610界定出位线图形时，相应的可以提高各个位线图形之间的形貌均匀性。

本实施例中，所述第一间隔侧墙610环绕在所述辅助线410的外周围上，从而呈现为环状结构。即，一条辅助线410对应一个环状结构的第一间隔侧墙610。在后续工艺中可去除所述第一间隔侧墙610的环状结构的两个端部，以将每一环状结构截断为两条相互分隔的线条，以用于构成位线图形，从而使位线图形的排布密集度相对于所述辅助线群组的排布密集度呈双倍递增。

当然，在其他实施例中，所述第一间隔侧墙610还可以是截断之后的沿着预定方向独立延伸的线条。即，在对间隔材料层执行回刻蚀工艺以形成环状结构的图形时，还可继续对所述环状结构的端部进行刻蚀，以截断所述环状结构，从而构成独立延伸的线条。

此外，本实施例中，在形成第一间隔侧墙610的同时，还形成有第二间隔侧墙620。所述第二间隔侧墙620可以在后续工艺中通过刻蚀去除。本实施例中，能够在同一刻蚀工艺中，同时去除所述第二间隔侧墙620和所述第一间隔侧墙610其环状结构的端部，以利于简化半导体存储器的制备工艺，该部分将在后续的步骤中进行说明。

在步骤S500中，具体参考2e所示，去除所述辅助线410，并保留所述第一间隔侧墙610，所述第一间隔侧墙610的图形用于构成位线图形。

需要说明的是，在去除所述辅助线410时，所述周边膜层400P仍被第一保护层510覆盖，因此可使周边膜层400P和第一间隔侧墙610均被保留。

本实施例中，在去除所述辅助线410之后，被保留的第一间隔侧墙610仍为环状结构，因此可在后续工艺中截断所述第一间隔侧墙610其环状结构的图形端部，并将截断之后相互分隔的线条图形构成所述位线图形。

在步骤S600中，具体参考2f～图2i所示，去除所述第一保护层510，以暴露出所述周边膜层400P，并将所述周边膜层400P的所述周边栅极图形和所述位线图形复制至所述导电材料层200中，以分别形成周边栅极层在所述周边区中，以及形成位线在所述存储阵列区中。

本实施例中，在去除所述第一保护层之后，即可使周边膜层400P、第一间隔侧墙610和第二间隔侧墙620均在所述掩膜层300上暴露出。此时，即可将所述周边膜层400P的周边栅极图形、第一间隔侧墙610的图形和第二间隔侧墙620的图形优先复制至所述掩膜层300中，以形成图形化的掩膜层300，接着再通过图形化的掩膜层300将周边栅极图形和利用第一间隔侧墙610所形成的位线图形复制至所述导电材料层200中。

具体的，将所述周边栅极图形和所述位线图形复制至所述掩膜层300中的方法例如包括：首先，以所述周边膜层400P、所述第一间隔侧墙610和所述第二间隔侧墙620为掩膜刻蚀所述掩膜层300，以将所述周边栅极图形、第一间隔侧墙的图形和第二间隔侧墙的图形复制至所述掩膜层300中；接着，形成所述第二保护层520在所述衬底100上，所述第二保护层520覆盖所述掩膜层300中的所述周边栅极图形和至少部分所述第一间隔侧墙的图形，并暴露出所述第二间隔侧墙的图形；接着，以所述第二保护层520为掩膜刻蚀所述掩膜层300，以去除所述第二间隔侧墙的图形，并保留所述周边栅极图形和至少部分所述第一间隔侧墙的图形，被保留的第一间隔侧墙的图形构成所述位线图形。如此，即可将所述周边栅极图形和所述位线图形复制至所述掩膜层300中，并且能够屏除不需要的图形。

本实施例中，掩膜层300包括底层图形转移层310、刻蚀停止层320、硬质薄膜层330和顶层遮蔽层340。基于此，本实施例中，所述周边膜层400P的周边栅极图形和位线图形可最终复制至所述掩膜层300的所述底层图形转移层310中，其形成方法包括如下步骤。

第一步骤，具体参考图2g所示，以所述周边膜层400P、第一间隔侧墙610和第二间隔侧墙620为掩膜刻蚀所述顶层遮蔽层340，以将所述周边栅极图形和所述第一间隔侧墙的图形和第二间隔侧墙的图形复制至顶层遮蔽层340中。

此时，所述第一间隔侧墙的图形即对应环状结构图形。本实施例中，还继续对顶层遮蔽层340中环状结构图形341的端部进行刻蚀，以截断环状结构图形341，并分断为两个相互分隔的线条图形，以构成位线图形。如此，即可在所述顶层遮蔽层340中形成周边栅极图形343和位线图形。

在可选的方案中，在刻蚀所述环状结构图形341的端部以形成位线图形时，还去除所述第二间隔侧墙的图形342，以形成图形化的顶层遮蔽层340。

具体的，去除顶层遮蔽层340中第二间隔侧墙的图形342和部分第一间隔侧墙的图形341的方法包括：首先，重点参考图2h所示，形成第二保护层520在所述衬底100上，所述第二保护层520覆盖顶层遮蔽层340中的周边栅极图形343，并部分覆盖顶层遮蔽层340中的环状结构图形341，以暴露出环状结构图形的端部，同时还暴露出所述第二间隔侧墙的图形342；接着，即可同时去除所述第二间隔侧墙的图形，以及去除环状结构图形的端部，以将每一所述环状结构图形截断为两个分段的线条图形，所述线条图形即构成位线图形。

第二步骤，以图形化的顶层遮蔽层340为掩膜刻蚀所述硬质薄膜层330，并刻蚀停止于所述刻蚀停止层320上，以图形化所述硬质薄膜层330。

本实施例中，通过在底层图形转移层310上设置刻蚀停止层320，从而在刻蚀硬质薄膜层330时，可避免底层图形转移层310暴露出，进而可防止底层图形转移层310被提前消耗，如此以提高最终复制至所述底层图形转移层310中的图形精度。尤其是，当顶层遮蔽层340与底层图形转移层310采用相同的材质形成时，则在去除所述顶层遮蔽层340或者部分消耗顶层遮蔽层340时，则相应的会对暴露出的底层图形转移层310造成损伤。

第三步骤，结合图2h和图2i所示，以图形化的硬质薄膜层330为掩膜刻蚀所述底层图形转移层310，以图形化所述底层图形转移层310，图形化的底层图形转移层310中相应的形成周边栅极图形和位线图形。即，本实施例中，将周边栅极图形和位线图形复制至所述掩膜层的所述底层图形转移层中310。

如上所述，所述硬质薄膜层330具备较大的硬度，因此在图形化所述底层图形转移层310的过程中，仅会微量甚至不会消耗所述硬质薄膜层330，确保了图形化硬质薄膜层330中的图形的精确度。

继续参考图2i所示，在将周边栅极图形和位线图形复制至所述掩膜层的底层图形转移层310中之后，即以底层图形转移层310为掩膜刻蚀所述导电材料层，以分别形成所述周边栅极层220和所述位线210。

其中，所述位线210用于与半导体存储器中的存储单元连接。具体的，所述半导体存储器例如为动态随机存储器(Dynamic Random Access Memory，DRAM)，其具有存储单元阵列，所述存储单元阵列位于所述存储阵列区中并可形成在所述衬底中，以及所述存储单元阵列中的多个存储单元可以呈阵列式排布，并且所述存储单元连接至所述位线，以实现存储数据的写入或读取等。所述周边栅极层220可用于构成周边区100P中周边晶体管的栅极结构。

本实施例中，所述辅助线为波形延伸，从而可相应的使位线在位线延伸方向上也为波形延伸。当然，在其他实施例中，当所述辅助线为直线延伸时，则所形成的位线在位线延伸方向上也相应的呈直线延伸。

综上所述，本发明提供的半导体存储器的形成方法中，在同一工艺步骤中同时形成辅助线群组和位于辅助线群组外围的周边膜层，其中辅助线群组中的多条辅助线用于进一步界定出位线图形，周边膜层用于界定出周边栅极图形，如此即能够在同一步骤中将位线图形和周边栅极图形同时复制至导电材料层中，以同时制备出位线和周边栅极层，有利于简化半导体存储器的制备工艺并节省成本。

并且，在制备所述辅助线群组和周边膜层的过程中，基于所述周边膜层的存在，从而使辅助线群组其边缘区域的电路排布密集度增加，从而可均衡辅助线群组中位于边缘区域和中间区域之间的图形密度(即，避免辅助线群组中位于边缘区域的图形暴露在较大的空白区间中，从而与辅助线群组中位于中间区域的图形密度距较大的问题)，进而能够提高辅助线群组中位于边缘区域的辅助线和位于中间区域的辅助线之间的形貌均匀性。基于此，即能够相应的改善位于存储阵列区边缘的位线出现形貌异常的问题，缓解位于存储阵列区边缘的位线由于产生有缺陷而需要被舍弃的现象。

此外，在利用辅助线界定出位线图形时，是利用辅助线群组中的多条辅助线，进一步结合间隔倍增工艺自对准的界定出的，从而能够界定出图形成双倍增加的位线图形，进而能够有效提高位线的图形密度，以适应器件尺寸趋于缩减的半导体存储器，同时还能够大大降低位线的制备难度。

上述实施例仅例示性说明本发明的原理及其功效，并非对本发明范围的任何限定，上述实施例是对本发明较佳实施例的描述，而非用于限制本发明，本发明领域的普通技术人员根据上述揭示内容，在不违背本发明的精神及范畴下，对上述实施例进行的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种半导体存储器的形成方法，其特征在于，包括：

提供一衬底，所述衬底具有一存储阵列区和位于所述存储阵列区外围的周边区，并且在所述衬底上形成有一导电材料层，所述导电材料层覆盖所述存储阵列区和所述周边区；

形成初始图案层在衬底上，所述初始图案层位于所述导电材料层的上方，其中所述初始图案层包括至少一个周边膜层和辅助线群组，所述周边膜层位于所述周边区中并具有周边栅极图形，所述辅助线群组中的多条辅助线位于所述存储阵列区中并沿着预定方向延伸；

形成第一保护层在所述衬底上，所述第一保护层覆盖所述周边膜层，并暴露出所述辅助线群组；

形成第一间隔侧墙在所述辅助线群组中的所述辅助线的侧壁上；

去除所述辅助线，并保留所述第一间隔侧墙，所述第一间隔侧墙的图形用于构成位线图形；以及，

去除所述第一保护层，以暴露出所述周边膜层，并将所述周边膜层的所述周边栅极图形和所述位线图形复制至所述导电材料层中，以分别形成周边栅极层在所述周边区中，以及形成位线在所述存储阵列区中。

2.如权利要求1所述的半导体存储器的形成方法，其特征在于，在所述导电材料层上还形成一掩膜层，所述初始图案层形成在所述掩膜层上；

其中，在将所述周边栅极图形和所述位线图形复制至所述导电材料层中的方法包括：

将所述周边栅极图形和所述位线图形复制至所述掩膜层中，以形成图形化的掩膜层；以及，

以所述图形化的掩膜层为掩膜刻蚀所述导电材料层，以分别形成所述周边栅极层和所述位线。

3.如权利要求2所述的半导体存储器的形成方法，其特征在于，所述掩膜层包括由下至上依次堆叠的底层图形转移层、硬质薄膜层、刻蚀停止层和顶层遮蔽层；

其中，将所述周边栅极图形和所述位线图形复制至所述掩膜层中的方法包括：

以所述周边膜层和所述第一间隔侧墙为掩膜刻蚀所述顶层遮蔽层，以将所述周边栅极图形和利用所述第一间隔侧墙构成的位线图形复制至所述顶层遮蔽层中，以形成图形化的顶层遮蔽层；以及，

以所述图形化的顶层遮蔽层为掩膜依次刻蚀所述刻蚀停止层、所述硬质掩膜层和所述底层图形转移层，以将所述周边栅极图形和位线图形复制至所述底层图形转移层中。

4.如权利要求3所述的半导体存储器的形成方法，其特征在于，所述第一间隔侧墙呈环状结构；其中，在将所述周边栅极图形和所述位线图形复制至图形化的顶层遮蔽层中的方法包括：

以所述周边膜层和所述第一间隔侧墙为掩膜刻蚀所述顶层遮蔽层，以在所述顶层遮蔽层中形成周边栅极图形和对应所述第一间隔侧墙的环状结构图形；

形成第二保护层在所述衬底上，所述第二保护层覆盖所述顶层遮蔽层中的周边栅极图形并部分覆盖所述环状结构图形，以暴露出所述环状结构图形的端部；以及，

去除所述顶层遮蔽层中环状结构图形的端部，以将每一所述环状结构图形分断为两个相互分隔的线条图形，所述线条图形构成所述位线图形。

5.如权利要求3所述的半导体存储器的形成方法，其特征在于，所述掩膜层中，所述底层图形转移层的材质包括氮化硅，所述刻蚀停止层的材质包括氧化硅，所述硬质薄膜层的材质包括碳化硅或碳，所述顶层遮蔽层的材质包括氮化硅。

6.如权利要求1所述的半导体存储器的形成方法，其特征在于，所述第一保护层覆盖所述周边区并围绕在所述辅助线群组的外围，并且所述第一保护层中平行于辅助线延伸方向并靠近所述辅助线群组的边界与最接近的辅助线之间具有第二间隔尺寸，相邻的所述辅助线之间具有第一间隔尺寸，所述第一间隔尺寸和所述第二间隔尺寸的绝对差值小于等于所述辅助线的宽度值。

7.如权利要求6所述的半导体存储器的形成方法，其特征在于，在形成多条所述第一间隔侧墙时，还包括形成第二间隔侧墙在所述第一保护层靠近所述辅助线群组的侧壁上。

8.如权利要求7所述的半导体存储器的形成方法，其特征在于，在去除所述辅助线和所述第一保护层之后，还包括：

形成第二保护层在所述衬底上，所述第二保护层覆盖所述周边栅极图形和所述位线图形，并暴露出所述第二间隔侧墙的图形；以及，

以所述第二保护层为掩膜，去除所述第二间隔侧墙的图形，并保留所述周边栅极图形和所述位线图形。

9.如权利要求8所述的半导体存储器的形成方法，其特征在于，在所述导电材料层上还形成一掩膜层，所述周边膜层、第一间隔侧墙和所述第二间隔侧墙均位于所述掩膜层上，并且所述周边栅极图形和所述位线图形先复制至所述掩膜层中，再复制至所述导电材料层中；

其中，将所述周边栅极图形和所述位线图形复制至所述掩膜层中的方法包括：

以所述周边膜层、所述第一间隔侧墙和所述第二间隔侧墙为掩膜刻蚀所述掩膜层，以将所述周边栅极图形、第一间隔侧墙的图形和第二间隔侧墙的图形复制至所述掩膜层中；

形成所述第二保护层在所述衬底上，所述第二保护层覆盖所述掩膜层中的所述周边栅极图形和至少部分所述第一间隔侧墙的图形，并暴露出所述第二间隔侧墙的图形；以及，

以所述第二保护层为掩膜刻蚀所述掩膜层，以去除所述掩膜层中的所述第二间隔侧墙的图形，并保留所述周边栅极图形和至少部分所述第一间隔侧墙的图形，被保留的第一间隔侧墙的图形构成所述位线图形。

10.如权利要求9所述的半导体存储器的形成方法，其特征在于，所述第一间隔侧墙呈环状结构；复制至所述掩膜层中的第一间隔侧墙的图形为环状结构图形；所述第二保护层还覆盖所述掩膜层中的部分所述环状结构图形，并暴露出所述环状结构图形的端部；以及，在去除所述第二间隔侧墙的图形时，还去除所述环状结构图形的端部，以将每一所述环状结构图形分断为两个相互分隔的线条图形，所述线条图形构成所述位线图形。

11.如权利要求1所述的半导体存储器的形成方法，其特征在于，所述第一保护层的材质包括光刻胶。

12.如权利要求1所述的半导体存储器的形成方法，其特征在于，所述位线在位线延伸方向上直线延伸；或者，所述位线在位线延伸方向上波形延伸。

Images