TWI477999B - 使用間隔物圖案技術以製造半導體裝置之方法 - Google Patents

使用間隔物圖案技術以製造半導體裝置之方法 Download PDF

Info

Publication number
TWI477999B
TWI477999B TW099121022A TW99121022A TWI477999B TW I477999 B TWI477999 B TW I477999B TW 099121022 A TW099121022 A TW 099121022A TW 99121022 A TW99121022 A TW 99121022A TW I477999 B TWI477999 B TW I477999B
Authority
TW
Taiwan
Prior art keywords
pattern
patterns
cell
opposite
embedded
Prior art date
Application number
TW099121022A
Other languages
English (en)
Other versions
TW201122886A (en
Inventor
Chun Soo Kang
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201122886A publication Critical patent/TW201122886A/zh
Application granted granted Critical
Publication of TWI477999B publication Critical patent/TWI477999B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Description

使用間隔物圖案技術以製造半導體裝置之方法
本申請案係主張2009年12月29日於南韓智慧財產局所申請之南韓專利申請第10-2009-0133241號之優先權，在此藉由參照而將其整個內容倂入。
本發明之示範實施例係關於半導體裝置之製造，特別是指一種使用間隔物圖案技術製造半導體裝置之方法。
對於高容量之半導體記憶體裝置之需求日益增加，因此增加這些半導體記憶體裝置之整合密度成為眾所關注。為了增加這些半導體記憶體裝置之整合密度，許多不同方法係藉由減小晶片尺寸及/或改變胞元結構而完成，以在單一晶圓上形成複數記憶體胞元。對於改變胞元結構以增加整合密度之方法來說，許多嘗試係藉由改變主動區之平面配置或改變胞元布局來減小胞元面積而完成。這些方法之一係將主動區之布局從8 F2 布局改變成6 F2 布局。具有6 F2 布局之裝置可被界定為具有單元胞元之半導體裝置，單元胞元具有3F之位元線長度方向，及2F之字元線長度方向，因此面積為6 F2 。具有6 F2 布局之DRAM具有斜樣配置之一主動區，及配置在一個主動區內之兩個單元胞元。當與具有8 F2 布局之DRAM相比較時，具有6 F2 布局之DRAM之整合密度較高，因為兩個儲存節點接觸插頭被配置在字元線之間，且諸儲存節點接觸插頭穿越主動區內之一字元線接點。然而，雖然6 F2 布局減小了晶片尺寸且因此增加了生產率，但相鄰的主動區變得非常靠近彼此。當諸主動區變得靠近，則光學趨近效應(optical proximity effect,OPE)可能會大大地影響曝光製程。因此，有增加執行光學趨近校正(optical proximity correction,OPC)的需求，以形成具有期望形狀之圖案。
因為執行OPC之需求，在具有低於40nm 6 F2 布局之DRAM之裝置隔離製程期間，甚至在浸沒曝光設備中亦難以執行單一曝光製程，因為裝置隔離區之間的隔距係小於8 F2 布局中之隔距。因此，採用間隔物圖案技術(spacer patterning technique,SPT)。間隔物圖案技術係使用一正向方式或一負向方式來執行。因為負向方式可以為遮罩製程減少一個步驟，其對製程簡化來說係大大有利的。然而，在根據負向方式之間隔物圖案技術中，一分隔的關鍵尺寸(critical dimension,CD)直接影響一主動區之關鍵尺寸。具體而言，在現今間隔物圖案技術所應用之分隔形成製程中，一分隔遮罩僅應用於形成一主動區的一胞元墊區，而分隔遮罩不應用於胞元墊區之外的區域，例如一核心區域及一周圍區域。因此，在分隔形成製程中諸圖案係形成在胞元區域，而在核心區域及周圍區域中沒有圖案形成。在應用切割遮罩時，圖案才形成在核心區域及周圍區域中。
在此情況下，分隔關鍵尺寸本身被轉移至一胞元塊邊緣區中之主動區上，且甚至在只有一個小小的錯誤存在於OPC製程中時，就會直接影響關鍵尺寸一致性，而該胞元塊邊緣區係胞元墊區之邊緣區。因此，在關鍵尺寸一致性中可能發生缺陷，或者，圖案窄化或橋式缺陷可能發生。參照第1圖，其顯示在間隔物圖案技術中藉由負向方式(a)及正向方式(b)所形成的胞元塊邊緣區，橋式缺陷發生在胞元塊邊緣區A1及A2。
參照第1圖，胞元墊之中心區中的圖案100及110係正常形成，而在胞元塊邊緣區A1及A2(即胞元墊之邊緣區)中，相鄰圖案係聯接在一起。亦即，橋式缺陷105及115可能發生在胞元塊邊緣區A1及A2中。在胞元塊邊緣區中所發生的缺陷，例如橋式缺陷，乃肇因於每一區中之大遮罩關鍵尺寸差異、OPC之影響或分隔遮罩中之差異開口率。由於遮罩之製造包含使用E-光束之曝光製程，因此可能發生光學趨近效應。這可能導致胞元塊邊緣區中之差異遮罩關鍵尺寸。當胞元塊邊緣區之一方向上的光學趨近效應及差異遮罩關鍵尺寸大於胞元中心區時，局部的關鍵尺寸一致性被減低，且橋式缺陷105及115可能如第1圖所示地發生。
如第2圖之表格所示，當分隔遮罩僅被應用至胞元墊區時，在平均胞元塊邊緣區(10.89 nm)中的整個晶圓關鍵尺寸一致性係大約兩倍大於在胞元墊區中之平均中心區(4.78 nm)之晶圓關鍵尺寸一致性之標準差(3σ)。這是因為胞元塊邊緣區之遮罩關鍵尺寸改變了，此改變是由於遮罩製程中之曝光製程使用E-光束所導致的光學趨近效應的影響所致。由於遮罩關鍵尺寸的改變，局部的關鍵尺寸一致性特性在胞元塊邊緣區之一方向上被減低。此外，在分隔遮罩中，在胞元墊區存在一開口，但剩餘區域被擋住。因此，開口率在每個區係有所差異。由於每個區的差異開口率，在曝光製程期間可能發生的閃光雜訊(flare noise)會導致關鍵尺寸差異。因此，關鍵尺寸一致性特性可能被減低，且因此橋式缺陷可能發生在胞元邊緣區。
另外，既然在分隔製程中諸圖案只形成在胞元墊區而沒有形成在剩餘區，胞元墊區之圖案密度係不同於剩餘區之圖案密度。如果執行接續分隔遮罩之後的沉積、蝕刻及平面化製程，使得圖案密度在各別區彼此不同，則各別區將有不同的偏移值及外形。因此，會影響一致性，這會減低主動區之關鍵尺寸一致性。由化學收縮(RELACS)製程輔助的解析度增強微影技術被用於核心區及周圍區上之切割遮罩內。因此，在最小線條圖案的情況中，由於關鍵尺寸必須藉由RELACS偏移來設至較小，因此很難確保滿意的製程邊際。
本發明之一實施例係關於一種可改進用以實現具有6 F2 布局之DRAM之一主動區的間隔圖案技術中的關鍵尺寸一致性及製程邊際之方法。此外，本發明之另一實施例係關於一種可改進在核心區、周圍區及胞元塊邊緣區中之諸圖案之製程邊際之方法，藉此實質上防止由OPC製程、遮罩關鍵尺寸及/或曝光率所導致的關鍵尺寸一致性降低。
此外，本發明之另一實施例係關於一種可藉由控制一負載效應(loading effect)而改進整個晶圓之關鍵尺寸一致性之方法，而負載效應可能發生於沉積、平面化及/或蝕刻製程中。
在一實施例中，一種用以製造一半導體裝置之方法包含：取得複數個胞元圖案之一目標布局及一周圍區域內之複數個周圍圖案，該等胞元圖案形成一胞元區域內之列；形成複數個斜樣圖案，該等斜樣圖案係在該等胞元圖案之列交替地重疊，以及形成該等周圍圖案之相反圖案；附加複數個間隔物至該等斜樣圖案及該相反圖案之側壁；藉由充填在該等間隔之間的間隙，在該等斜樣圖案之間形成複數個第一嵌埋圖案，以及在該相反圖案周圍形成第二嵌埋圖案；以及藉由切割及分割該等斜樣圖案及該等第一嵌埋圖案之中間部份以形成該等胞元圖案，以及藉由移除該相反圖案，以將該周圍圖案設置與該第二嵌埋圖案一起。
該等胞元圖案可沿著在一斜的方向上的一6 F2 或一4 F2 胞元布局而配置。
形成該相反圖案可包含：取得該周圍圖案之一目標布局之一相反布局；以及減小該相反布局之尺寸。該相反布局之尺寸係減小一間隔物寬度或減小超過該間隔物寬度。
該等斜樣圖案、該相反圖案、該第一嵌埋圖案及該第二嵌埋圖案係由實質相同之材料或不同之材料所形成。
在另一實施例中，一種用以製造一半導體裝置之方法包含：在一界定有一胞元區域及一周圍區域之晶圓上形成一硬遮罩膜及一分隔層；圖案化該分隔層，以形成複數個斜樣圖案，該等斜樣圖案與設置於該胞元區域中之胞元圖案之列交替重疊，以及圖案化設置於該周圍區域中之複數個周圍圖案之一相反圖案；附加複數個間隔物至該等斜樣圖案及該相反圖案之側壁；藉由充填在該等間隔物之間的間隙，在該等斜樣圖案之間形成複數個第一嵌埋圖案，以及在該相反圖案周圍形成一第二嵌埋圖案；藉由切割及分割該等斜樣圖案及該等第一嵌埋圖案之中間部份以形成該等胞元圖案，以及藉由移除該相反圖案，以將該周圍圖案設置與該第二嵌埋圖案一起；選擇性地移除該等間隔物；以及藉由使用該等胞元圖案及該周圍圖案作為一蝕刻遮罩，選擇性地蝕刻該硬遮罩膜之一曝光區域，以形成一硬遮罩圖案。
該相反圖案之一間隙係形成在以該周圍圖案之間隔而隔開的位置。
形成該等第一嵌埋圖案及該第二嵌埋圖案可包含；在附加該等間隔物之製程之後，以一嵌埋層嵌理該等斜樣圖案、該相反圖案及該間隔物；以及在該嵌埋層上實行一平面化製程，以暴露該等斜樣圖案、該相反圖案及該間隔物之頂面。該平面化製程係藉由一化學機械拋光製程(chemical mechanical polishing,CMP)或一回蝕刻(etch-back)製程來實行。
在形成該硬遮罩圖案之後，該方法可更包含：藉由使用該硬遮罩圖案作為一蝕刻遮罩，蝕刻該胞元區域及該周圍區域之晶圓，以在該胞元區域形成具有一第一寬度之一裝置隔離槽；以及在該周圍區域形成具有一第二寬度之另一裝置隔離槽，而該第二寬度寬於該第一寬度。
形成該等斜樣圖案及該周圍圖案可包含：在形成該分隔層之製程之後，在該分隔層上形成一抗蝕膜；取得複數個胞元圖案之一目標布局及設置於該周圍區域之複數個周圍圖案，該等胞元圖案形成該胞元區域之列；取得該等胞元圖案及該周圍圖案之一目標布局之一相反布局；減小該相反布局之尺寸；轉移該相反布局至該抗蝕膜上；以及藉由使用轉移有該相反布局之抗蝕膜，圖案化該分隔層。
該周圍區域之一蝕刻負載效應可在形成該相反圖案之製程及移除該相反圖案之製程中被減少。
該硬遮罩層包含一單一膜或一堆疊膜，其選自包含一電漿增強型四乙基鄰矽酸鹽(Plasma Enhanced Tetraethyl-orthosilicate,PETEOS)膜、一非晶質碳膜、一氮化物膜及一氧化物膜之群組。
設置該胞元圖案及該等周圍圖案包含：在形成該等第一嵌埋圖案及該第二嵌埋圖案之製程之後，在該第一嵌埋圖案及該第二嵌埋圖案之上形成一抗蝕膜；在該抗蝕膜之上設置一切割遮罩，該切割遮罩包含曝露該等斜樣圖案及該等第一嵌埋圖案之中間部分的複數個孔以及曝露該相反圖案的一開口部；藉由轉移該切割遮罩之該等孔及該開口部至該抗蝕膜上，以形成一抗蝕圖案；以及選擇性地蝕刻並移除該抗蝕圖案之曝光區域。該抗蝕圖案之開口部曝露該相反圖案的整個區域，且曝露該間隔物之半個區域。
根據另一實施例，一種用以製造一半導體裝置之方法包含：取得複數個胞元圖案之一目標布局及一周圍區域之複數個周圍圖案，該等胞元圖案係在一胞元區域沿著一列而形成；形成複數個斜樣圖案，該等斜樣圖案係在該等胞元圖案之列交替重疊且在該包元區域及該周圍區域之間的邊界區域延伸，以及形成該等周圍圖案之一相反圖案；附加複數個間隔物至該等斜樣圖案及該相反圖案之側壁；藉由充填在該等間隔物之間的間隙，在該等斜樣圖案之間形成複數個第一嵌埋圖案，以及在該相反圖案周圍形成一第二嵌埋圖案；藉由切割及分割該等斜樣圖案及該等第一嵌埋圖案之中間部份以形成該等胞元圖案，以及藉由移除該相反圖案，以將該周圍圖設置與該第二嵌埋圖案一起。
根據另一實施例，一種用以製造一半導體裝置之方法包含：在一界定有一胞元區域及一周圍區域之晶圓上形成一硬遮罩膜及一分隔層；形成複數個斜樣圖案，該等斜樣圖案係與設置在該胞元區域之胞元圖案之列交替重疊，以及在該分隔層之上形成設置在該周圍區域之周圍圖案之一相反圖案；附加複數個間隔物至該等斜樣圖案及該相反圖案之側壁；藉由充填在該等間隔物之間的間隙，在該等斜樣圖案之間形成複數個第一嵌埋圖案，以及在該相反圖案周圍形成一第二嵌埋圖案；藉由切割及分割該等斜樣圖案及該等第一嵌埋圖案之中間部份以形成該等胞元圖案，以及藉由移除該等斜樣圖案與該相反圖案之邊界區域上的重疊區域，以將該周圍圖案設置與該第二嵌埋圖案一起；選擇性地移除該等間隔物；以及藉由使用該等胞元圖案及該周圍圖案作為一蝕刻遮罩，選擇性地蝕刻該硬遮罩膜之一曝光區域，以形成一硬遮罩圖案。
將可從下述的詳細說明及所附圖式清楚理解以上及其它態樣、特徵及其它優點。
以下將配合所附圖式來說明本發明之特定實施例。圖式未必依比例繪製，在某些例子中，其比例被放大以清楚地描繪本發明之技術特點。
雖然本發明之一實施例係應用於具有一6 F2 或一4 F2 胞元布局之DRAM半導體裝置之一裝置隔離槽之形成製程，但當包含透過一曝光製程以轉移一圖案之製程時，此製程也可被修改為用以形成除了裝置隔離槽之外之形狀圖案的製程。
第3圖為一剖面視圖，繪出根據本發明之一實施例而使用間隔物圖案技術所形成之裝置隔離槽。
參閱第3圖，為了整合一圖案在一晶圓上，例如是DRAM之一記憶體胞元界定了由一裝置隔離膜所包圍在內的一主動區，該裝置隔離膜係藉由在晶圓內形成一裝置隔離槽及以一絕緣材質充填該裝置隔離槽而實現。該裝置隔離膜作用以藉由控制DRAM之資料保留時間而提升裝置之良率。為了製作這種裝置隔離膜，則在晶圓上於胞元區域及周圍區域內形成包含有一墊片氧化物圖案305及一墊片氮化物圖案310且轉移有裝置隔離槽形狀的遮罩圖案，且藉由使用該遮罩圖案作為一蝕刻遮罩的蝕刻製程而在晶圓的每一區域內形成裝置隔離槽313、315、320及325。同時，隨著半導體裝置之整合密度增加，導入且應用間隔物圖案技術(SPT)作為形成細微裝置隔離槽之方法。
當使用間隔物圖案技術以形成諸裝置隔離槽時，圖案通常形成於胞元中心區域。然而，關鍵尺寸一致性在胞元塊邊緣區傾向於降低，此胞元塊邊緣區是胞元邊緣區，因此圖案傾向於變薄，或可能發生橋式缺陷。此等缺陷是因在胞元區域、胞元塊邊緣區及周圍區域間之遮罩關鍵尺寸差異與圖案密度差異所導致。因此，本發明之實施例係導向提供一種方法，此方法可改進當使用間隔物圖案技術以形成諸裝置隔離槽時，胞元區域、胞元塊邊緣區及周圍區域間之遮罩關鍵尺寸差異與圖案密度差異。
第4至6圖為一些典型的平面視圖，繪出根據本發明之一實施例而使用於間隔物圖案製程中之遮罩布局。具體而言，第4圖係一分隔布局之平面視圖，第5圖係一切割布局之平面視圖，第6圖係用以形成使用第4、5圖之製程而形成的裝置隔離槽之目標布局之平面視圖。
參閱第4圖，分隔布局係在間隔物圖案製程期間應用至形成分隔的製程中。分隔布局包含對應於晶圓之胞元區域的第一區域、對應於圍繞胞元區域之周圍區域的第二區域及對應於分隔胞元區域與周圍區域之邊界區域的第三區域。分隔布局的整個區域係使用在一曝光製程中。較佳地配置有分隔布局的一分隔曝光遮罩配置有一黑調(dark-tone)光罩。具體而言，將被形成於晶圓上的圖案布局係藉由孔狀光傳輸部439而配置在一不透光基板437上。藉由光傳輸部439所設置之圖案布局係形成於晶圓上，以在後續的曝光製程中作為相反圖案。亦即，藉由光傳輸部439所設置之圖案布局被轉移至形成於晶圓上的抗蝕膜上。再參閱第4圖，轉移至晶圓上的圖案布局被形成為斜樣圖案402，斜樣圖案402重疊被配置以形成胞元區域內之列的胞元圖案，且轉移至晶圓上的圖案布局被形成為相反圖案404，相反圖案404重疊於配置在周圍區域內之周圍圖案。斜樣圖案402形成以重疊及延伸於邊界區域上，邊界區域將中心區域與周圍區域分隔。相反圖案404大於最後形成的目標圖案。將在稍後詳細說明第4圖。
參閱第5圖，切割布局係在間隔物圖案製程中被應用至移除不必要部份的一製程。配置有切割布局的切割曝光遮罩使用一清除調(clear-tone)光罩。具體而言，將被形成於晶圓上的圖案布局配置有在一透光基板490上由光遮材料所形成的圖案。胞元區域的切割布局包含選擇性地曝露胞元區域內之圖案的複數個孔491，以及曝露邊界區域上之重疊區域的一開口區域。圖式中未述及的部份係第4圖之斜樣圖案402重疊於切割布局中的部分。
參閱第6圖，在目標布局中，對於使用分隔布局與切割布局所形成的裝置隔離槽來說，圖案係以與胞元區域及胞元塊邊緣區中之胞元圖案之相同形狀來形成，此胞元塊邊緣區係鄰接周圍區域的最外邊區域，且沒有橋式缺陷發生。此外，在周圍區域所形成的圖案係在確保在分隔布局中有足夠的製程邊際的狀態下所形成。形成於胞元區域與周圍區域中之第一圖案546、547及548係為主動區所配置的區域，第二圖案則為裝置隔離槽540、545、550所配置的區域。
接下來，下面將描述本發明實施例，同時例示形成裝置隔離槽的製程。
第7至19C圖係繪出根據本發明實施例用來製造一半導體裝置之方法之視圖。第20圖為顯示在胞元邊緣區與胞元中心區間的關鍵尺寸的比較圖。
參閱第7圖，一墊片氧化物膜405及一墊片氮化物膜410係形成於晶圓400之上。晶圓400包含一胞元區域及一圍繞該胞元區域的周圍區域。一邊界區域係界定以分隔胞元區域與周圍區域。對於根據本發明實施例的胞元區域來說，作為一胞元塊之外部的胞元塊邊緣區將被當作例子。執行該裝置之實際驅動的字元線圖案或位元線圖案係形成在胞元區域中。感應放大器(sense amplifier,SA，圖未示)、次字元線(sub word lines,SWD，圖未示)及次孔(sub holes,SH，圖未示)係設置在周圍區域中。在胞元區域與周圍區域間的邊界區域係作用為一緩衝器，該緩衝器使得在轉移圖案至晶圓上的後續製程中，缺陷圖案不會形成在胞元塊邊緣區中。同時，一最小空間區域可另外設置於周圍區域中。此最小空間區域係設置有藉由設定一設計規則而設計至最小尺寸的圖案的區域。
接著，硬遮罩層形成於墊片氮化物膜410上。硬遮罩層係在形成間隔圖案技術之一分隔物的製程中作為一蝕刻遮罩。硬遮罩層係藉由依序沉積一第一硬遮罩膜415、一分隔層420及一第二硬遮罩膜425而形成。一抗反射膜430及一第一抗蝕膜435形成於第二硬遮罩膜425之上。第一硬遮罩膜415包含一電漿增強型四乙基鄰矽酸鹽(plasma enhanced tetraethylorthosilicate, PETEOS)膜，且作用為一保護膜，以在後續的蝕刻製程中保護下面的墊片氮化物膜410。分隔層420包含一多晶膜，且界定了在間隔物圖案製程中將形成有一目標圖案的區域。第二硬遮罩膜425在一蝕刻製程中作用為一蝕刻遮罩，以圖案化分隔層420。第二硬遮罩膜425可包含一非晶質碳膜。抗反射膜430實質上避免了在一曝光製程中的光反射，且可包含一氮氧矽膜(silicon oxynitride, SiON)。第一抗蝕膜435可由一正向型態(positive-type)抗蝕材料所形成。
參閱第8圖，其為沿著第4圖之I-I’,II-II’及III-III’線所取的剖面視圖，其中形成有包含有一斜樣抗蝕圖案440a及相反抗蝕圖案440b及440c的第一抗蝕圖案440。斜樣抗蝕圖案440a重疊設置於胞元區域中以形成在斜方向上之列的胞元圖案，且相反抗蝕圖案440b及440c具有與設置於周圍區域之周圍圖案相同之形狀。具體而言，一分隔曝光遮罩係設置於第一抗蝕膜(第5圖中標示以435)上，其中第4圖的分隔布局係設置於分隔曝光遮罩上。接著，第一抗蝕圖案440藉由實行含有曝光製程及顯影製程的微影製程而形成。分隔曝光遮罩使用一黑調光罩。如第4圖所示，在轉移至第一抗蝕膜上的分隔布局中，圖案布局係藉由光傳輸部439而設置在不透光基板437上。藉由光傳輸部439所設置之斜樣圖案與周圍圖案被轉移至晶圓上，使得第一抗蝕圖案440形成於一相反圖案中。換句話說，由於第一抗蝕圖案440係使用黑調光罩而形成，胞元區域中之遮光部的寬度係對應於斜樣抗蝕圖案440a的寬度a1，且光傳輸部的寬度係對應於設置在斜樣抗蝕圖案440a間之間隔450a的寬度a2。此外，周圍區域中之遮光部的寬度係對應於相反抗蝕圖案440b及440c的寬度b1，且間隔物(即為光傳輸部)的寬度係對應於設置在相反抗蝕圖案440b及440c間之間隔450b的寬度b2。
參閱第8、9A圖，第9A圖為繪出第4圖之胞元區域之部分A的平面視圖，斜樣抗蝕圖案440a包含一抗蝕膜，其重疊於設置在胞元區域之胞元圖案。斜樣抗蝕圖案440a包含設置在斜方向上的線及間隔(line-and-space)形狀之圖案。斜樣抗蝕圖案440a延伸至一第一長度d，以使其重疊於分隔胞元區域與周圍區域之邊界區域。斜樣抗蝕圖案440a延伸得夠長而鄰接於設置在周圍區域之相反抗蝕圖案440b。然而，斜樣抗蝕圖案440a延伸至在一曝光製程中沒有藉由與相反抗蝕圖案440b相互光學干涉的橋式缺陷產生的程度。由斜樣抗蝕圖案440a延伸至邊界區域的一部分係被OPC及遮罩關鍵尺寸所部份影響的區域。另一方面，形成於胞元區域上的一區域則幾乎沒有被OPC及遮罩關鍵尺寸所影響，因為延伸至邊界區域的區域可在曝光製程中作用為針對OPC之緩衝器。
參閱第8、9B圖，第9B圖為繪出第4圖之周圍區域之第一區域B的平面視圖，包含一抗蝕膜之一周圍圖案的相反抗蝕圖案440c被設置以重疊周圍圖案。周圍區域之第一區域B係足夠確保周圍區域中用於過大尺寸(oversizing)之一間隔的區域。周圍圖案之相反圖案布局403a被形成為比最終目標布局405a多第一寬度x1。形成大於目標布局405a的該第一寬度x1係等於或大於之後將被形成的一間隔的寬度。舉例來說，在一具有31-nm 6F2 布局的DRAM的例子中，當一真正目標圖案形成為100nm，周圍圖案之相反布局係形成為比目標圖案多25至30nm。如此一來，當周圍圖案之相反布局係形成為大於目標布局，則用以形成一切割遮罩的一製程邊際可能增加。
參閱第8、9C圖，第9C圖為一平面視圖，繪出周圍區域之第二區域C，包含一抗蝕膜之一周圍圖案的相反抗蝕圖案440被設置。第二區域C係一最小間隔區域，其中用於過大尺寸之一間隔是不足的。在第二區域C中，周圍圖案之相反圖案布局403b被形成為比最終目標布局405b多第一寬度x1。自最終目標布局405b多出的該第一寬度x1係與之後將被形成的間隔的厚度一樣大。自最終目標布局405b多出的該第一寬度x1係等於或大於之後將被形成的間隔的寬度。在此例中，第二區域C係藉由設定一設計規則而設計至最小尺寸的圖案所設置的最小間隔區域。因此，當相反圖案布局403b由目標布局405b延伸第一寬度x1時，所有相反布局403b被聯結在一起。因此，如第8圖所示，抗反射膜430之表面被曝露出來。
參閱第10圖，藉由使用第一抗蝕圖案(第8圖中之440)作為一蝕刻遮罩，蝕刻抗反射膜430及第二硬遮罩膜425，從而形成一抗反射圖案(未圖示)及第二硬遮罩圖案425a、425b及425c。第一抗蝕圖案440及抗反射圖案430a接著被移除。分隔層420的表面藉由第二硬遮罩圖案425a、425b及425c而被局部曝露出來。當在III-III’方向上的一最小間隔區域被形成為所有相反布局(第9C圖中之403b)都被聯結在一起的形狀時，分隔層420被曝露出來。
參閱第11圖，一分隔455係藉由使用第二硬遮罩圖案425a、425b及425c作為一蝕刻遮罩來蝕刻分隔層420而形成。第一硬遮罩膜415之表面係藉由分隔455而被局部曝露出來。分隔455包含延伸至重疊於胞元區域及邊界區域上的斜樣圖案455a，以及形成於周圍區域之周圍圖案之一相反圖案455c。一間隔層465係形成於分隔455及第一硬遮罩膜415之曝露表面之上。間隔物層465較佳地以氧化物形成。間隔物層465係形成以覆蓋第一硬遮罩膜415之曝露表面，同時包圍斜樣圖案455a及周圍圖案之相反圖案455c。
參閱第12-13C圖，第一嵌埋圖案470a係形成在該等斜樣圖案455a之間，第二嵌埋圖案470b係形成在周圍圖案之相反圖案455c周圍。具體而言，嵌埋層係形成在間隔物層465、斜樣圖案455a及周圍圖案之相反圖案455c之上。嵌埋層係形成得足夠厚，以嵌埋間隔物層465、斜樣圖案455a及相反圖案455c。嵌埋層可用與斜樣圖案455a相同之材質來形成，且相反圖案455c例如可用多晶矽來形成，使得其可在後續的切割遮罩製程中被簡單地移除。
斜樣圖案455a與周圍圖案之相反圖案455c之頂面係藉由在嵌埋層上實行平面化製程而曝露出來。該平面化製程可藉由一化學機械拋光製程及/或一回蝕刻製程來實行。藉由該平面化製程，形成設置在該等斜樣圖案455a之間的第一嵌埋圖案470a，以及設置在相反圖案455b及455c周圍的第二嵌埋圖案470b。該平面化製程實質上係均勻地在整個晶圓上實行。然而，當胞元區域與周圍區域間的圖案密度差異增加時，平面化製程在具有高圖案密度的區域與具有低圖案密度的區域實行起來會有不同的外形。當以不同的外形實行平面化製程時，可能會發生表面凹陷(dishing)或者關鍵尺寸一致性可能會減低。然而，根據本發明之實施例，由於諸圖案係形成在胞元區域與周圍區域兩者中，因此晶圓之每一區域中之圖案密度差異會減低。因此，減小關鍵尺寸一致性的降低是可能的，因為關鍵尺寸一致性的降低是由表面凹陷所引起，而表面凹陷是發生在當平面化製程實行在僅形成於胞元區域中的圖案上時。
參閱第14圖，一第三硬遮罩膜475及一抗反射膜480係形成於第一嵌埋圖案470a及第二嵌埋圖案470b之上。一抗蝕膜(未圖示)係塗布於抗反射膜480之上。一切割曝光遮罩係設置在抗蝕膜上，其中第5圖之切割布局係設置在切割曝光遮罩上。如第5圖所示，切割布局係設置在切割曝光遮罩上，此切割布局包含選擇性地曝露胞元區域中之諸圖案的諸孔491，以及選擇性地曝露該周圍區域與重疊於邊界區域上之區域的諸開口部。該等孔491曝露該等斜樣圖案455a及該第一嵌埋圖案470a之中間部分。一第二抗蝕圖案485係藉由轉移切割遮罩之該等孔491及開口部至抗蝕膜上而形成。第二抗蝕圖案485包含曝露該等斜樣圖案455a及第一嵌埋圖案470a之中間部分的複數個孔(第5圖之491)、曝露邊界區域上之重疊區域的一第一開口部500、以及曝露相反圖案455b及455c的第二開口部505及510。第二開口部505在II-II’方向上的寬度b4係大於相反圖案455c的寬度b1，除了下面間隔物465的厚度x2之外。
參閱第14圖及第15A圖，第15A圖為第5圖之胞元區域之部分A的一平面視圖，一抗蝕胞元圖案485a係設置在胞元區域中，其中，曝露該等斜樣圖案455a及第一嵌埋圖案(第14圖之470a)之中間部分的該等孔491a係設置在抗蝕胞元圖案485a上。該等孔491a較佳地係以點狀形成。此外，一第二抗蝕圖案485包含曝露邊界區域上之斜樣圖案之重疊區域的一第一開口部500。由於該等孔491a非常細微，所以較佳地係以RELACS材料來形成。
參閱第14圖及第15B圖，第15B圖為一平面視圖，繪出周圍區域之第一區域B，具有一周圍圖案形狀之一周圍抗蝕圖案485c被配置。藉由第5圖之切割布局所設定的周圍抗蝕圖案485c之一布局495a係形成比目標布局405b多第二寬度x2。較佳地設定為比目標布局405b多第二寬度x2的寬度係較佳地具有在第9B圖所設定之相反圖案布局485c之半個第一寬度x1。此外，周圍抗蝕圖案485c包含一第二開口部505，第二開口部505曝露對應於周圍圖案之相反圖案455b的區域。第二開口部505之間隙b4曝露對應於相反圖案455b的整個區域，且實質上曝露對應於間隔物465的半個區域。因此，周圍抗蝕圖案485c之寬度b3係設定在延伸自目標布局405b之第一寬度x1與第二寬度x2之間。
參閱第14圖及第15C圖，第15C圖為一平面視圖，繪出第5圖之周圍區域之第二區域C，具有一周圍圖案形狀之一周圍抗蝕圖案485d被配置。藉由第5圖之切割布局所設定的周圍抗蝕圖案485d之布局495a係形成為比目標布局405b多第二寬度x2。較佳地設定為比目標布局405b多第二寬度x2的寬度係大約為第9C圖所設定之相反圖案布局403a之半個第一寬度x1。此外，周圍抗蝕圖案485d包含一第二開口部510，第二開口部510曝露對應於周圍圖案之相反圖案455c的區域。第二開口部510實質上曝露對應於相反圖案455c的整個區域，且曝露相反布局(第9C圖之403c)聯結在一起的區域的第三寬度c1。
參閱第16圖，曝光區域係使用第二抗蝕圖案485作為蝕刻遮罩而被蝕刻。曝光區域包含曝露該等斜樣圖案455a及第一嵌埋圖案470a之中間部分的複數孔491a、曝露邊界區域上的重疊區域的第一開口部(第14圖之500)、以及曝露相反圖案455b及455c的第二開口部(第14圖之505及510)。當使用第二抗蝕圖案485作為蝕刻遮罩實行蝕刻製程時，胞元區域矽係以該等孔491a之形狀被圖案化，且設置在第三硬遮罩膜475之下的斜樣圖案455a及第一嵌埋圖案470a之中間部分係以孔之形狀被蝕刻。此外，在曝露邊界區域上的重疊區域的第一開口部500上，且在曝露相反圖案455b及455c的第二開口505及510上實行蝕刻製程。
藉此方式，胞元區域中之斜樣圖案455a及第一嵌埋圖案470a在中間被切割，且被分割以形成胞元圖案515(形成在斜方向上的諸列)，且相反圖案455b及455c及間隔被移除以形成包含第二嵌埋圖案470b及470c之周圍圖案525。該間隔物係選擇性地被移除。
參閱第17圖，第三硬遮罩圖案530係藉由使用胞元圖案515及周圍圖案525作為蝕刻遮罩來蝕刻第三硬遮罩膜475的曝光區域而形成。由於附加至該相反圖案455c之側壁的間隔在蝕刻製程中被移除以形成胞元圖案(第16圖之515)及周圍圖案525，在II-II’方向上的第三硬遮罩圖案530的開口部532係形成而具有寬於第二開口部(第15B圖之505)之間隙b4的間隙b5。在III-III’方向上的第三硬遮罩圖案530的開口部534係形成而具有實質上相同於第三寬度(第15C圖之c1)的寬度。
參閱第18圖，裝置隔離槽540、543、545及550係藉由使用第三硬遮罩圖案530作為蝕刻遮罩來依序蝕刻墊片氮化物膜410、墊片氧化物膜405及晶圓400之矽而形成於晶圓400中。具體而言，包含墊片氮化物圖案530a、530b及530c及墊片氧化物圖案535a、535b及535c的一遮罩圖案係藉由使用第三硬遮罩圖案530作為蝕刻遮罩來蝕刻墊片氮化物膜410及墊片氧化物膜405而形成。裝置隔離槽540、543、545及550係藉由使用遮罩圖案作為蝕刻遮罩來蝕刻晶圓400之矽而形成。用以形成裝置隔離槽的蝕刻製程實質上均勻地影響晶圓的整個表面。然而，當胞元區域與周圍區域間的圖案密度差異增加時，具有高圖案密度的區域與具有低圖案密度的區域會有不同的偏差值及外形。不同的偏差值及外形導致主動區之關鍵尺寸一致性的降低。在本發明之實施例中，諸圖案係形成在胞元區域與周圍區域兩者中。因此晶圓之每一區域中之圖案密度差異會減低。因此，減小關鍵尺寸一致性的降低是可能的，因為關鍵尺寸一致性的降低是由於蝕刻製程中發生的負載效應所導致。
參閱第19A圖，第19A圖為一平面視圖，繪出第18圖之胞元區域I-I’，在胞元區域及鄰接周圍區域之最外面區域D的胞元塊邊緣區實質上沒有橋式缺陷發生，此相反於易於發生橋式缺陷(第1圖之115)的相關技術。
參閱第19B、19C圖，第19B、19C圖為平面視圖，分別繪出第18圖之周圍區域之第一區域B及第二區域C，周圍圖案(第16圖之525)係形成於周圍區域，使得使用分隔曝光遮罩確保了足夠的製程邊際。因此，胞元區域之圖案密度之影響被減低了。此外，確保有製程邊際的周圍圖案係形成於周圍區域，同時該圖案係在分隔曝光遮罩製程中形成於胞元區域中。因此，每一區域上之圖案密度差異可以減低。因此，可以改進關鍵尺寸一致性、最小化橋式缺陷以及限制表面凹陷變形效應，而這些都是因為圖案密度差異所引起的。
透過間隔圖案製程而實行的沉積製程、平面化製程及蝕刻製程實質上均勻地影響晶圓的整個表面。然而，當胞元區域與周圍區域間的圖案密度差異增加時，具有高圖案密度的區域與具有低圖案密度的區域會有不同的偏差值及外形。不同的偏差值及外形導致主動區之關鍵尺寸一致性的降低。在本發明之實施例中，諸圖案係形成在周圍區域中，同時諸圖案係在形成該分隔的製程中形成於胞元區域。因此，晶圓之每一區域中之圖案密度差異會減低。因此，減小由於負載效應或表面凹陷效應所導致的關鍵尺寸一致性降低是可能的，而表面凹陷效應是由於在後續的圖案化製程、沉積製程、平面化製程及蝕刻製程中的圖案密度差異所導致。
具體而言，參閱第20圖繪出在胞元邊緣區域與胞元中心區域間的關鍵尺寸的比較，在當諸圖案在分隔曝光遮罩製程中形成於胞元區域時，沒有圖案形成於周圍區域的情況下，可以看出來，當參照胞元中心區域設定分隔關鍵尺寸b2時，胞元邊緣區域之分隔關鍵尺寸b1係小於胞元中心區域之分隔關鍵尺寸b2。另外，當胞元邊緣區域之分隔關鍵尺寸b1變得較小，可以看出來，嵌埋諸分隔間的間隙的嵌埋圖案之關鍵尺寸係朝胞元邊緣區域a1增加，而非朝胞元中心區域a2增加。因此，裝置隔離槽之關鍵尺寸朝著胞元邊緣區域變得更小，且例如橋式缺陷之缺陷就發生了。
相反地，根據本發明之實施例，胞元邊緣區域之分隔關鍵尺寸d1與胞元中心區域之分隔關鍵尺寸d2之間幾乎沒有差別。因此，可以看出來，胞元中心區域之嵌埋圖案關鍵尺寸c2與胞元邊緣區域之嵌埋圖案關鍵尺寸c1之間幾乎沒有差別。因此，由於CD一致性在晶圓的每一區域係維持一致的，所以可以實現具有期望外形的裝置隔離槽。
另外，根據晶片內的每一區域的開口率的關鍵尺寸一致性降低係實質上可以藉由減少胞元區域與周圍區域間的圖案密度差異而避免。舉例來說，避免由閃光雜訊(由曝光製程中之散射光所引起)及化學雜訊(由抗蝕殘留物所引起)所導致的關鍵尺寸一致性降低實質上是可能的。另外，諸胞元圖案延伸以與邊界區域上的周圍區域相重疊，且諸周圍圖案係形成在周圍區域上。因此，由於胞元塊邊緣區與胞元中心區域之製程係以相似方式實行，所以實質上可以避免由製程差異所引起的關鍵尺寸一致性降低。
根據本發明之諸實施例，由於在胞元塊邊緣區中在OPC製程期間被影響的區域以及被OPE所影響的區域係使用切割曝光遮罩來移除，由OPC及遮罩關鍵尺寸所導致的影響可以被減低。
在分隔曝光遮罩製程中，胞元區域之諸圖案延伸在周圍區域之方向，且諸圖案係形成在核心區域及周圍區域。因此，圖案密度差異在影響主動區之關鍵尺寸一致性的因素中被減低。因此，關鍵尺寸一致性可以被改進。另外，由於諸圖案係在分隔曝光遮罩製程期間形成在核心區域及周圍區域兩者中，由散光閃光及化學閃光所導致的影響可以被減低，藉此改進關鍵尺寸一致性。另外，在分隔曝光遮罩製程中，相對於核心區域及周圍區域之最小間隔區域來改進製程邊際是可能的。
為了例示目的，已經揭示本發明之諸實施例如上。惟應了解的是在不脫離本發明如所附申請專利範圍所揭露之精神及範疇內，本發明所屬技術領域中具有通常知識者可知，仍得有許多變化修改及增減。
100、110．．．圖案
105、115．．．橋式缺陷
305．．．墊片氧化物圖案
310．．．墊片氮化物圖案
313、315、320、325．．．裝置隔離槽
400．．．晶圓
402．．．斜樣圖案
403a、403b．．．相反圖案布局
404．．．相反圖案
405．．．氧化物膜
405a、405b．．．最終目標布局
410．．．墊片氮化物膜
415．．．第一硬遮罩膜
420．．．分隔層
425、425a、425b、425c．．．第二硬遮罩膜
430．．．抗反射膜
430a．．．抗反射圖案
435．．．第一抗蝕膜
437．．．不透光基板
439．．．光傳輸部
440．．．相反抗蝕圖案
440．．．第一抗蝕圖案
440a．．．斜樣抗蝕圖案
440b、440c．．．相反抗蝕圖案
445．．．分隔
450a、450b．．．間隔
455a．．．斜樣圖案
455b、455c．．．相反圖案
465．．．間隔層
470a．．．第一嵌埋圖案
470b、470c．．．第二嵌埋圖案
475．．．第三硬遮罩膜
480．．．抗反射膜
485．．．第二抗蝕圖案
485a．．．抗蝕胞元圖案
485c、485d．．．周圍抗蝕圖案
490．．．透光基板
491、491a．．．孔
495a．．．布局
500．．．第一開口部
505、510．．．第二開口部
515．．．胞元圖案
525．．．周圍圖案
530．．．第三硬遮罩圖案
530a、530b、530c．．．墊片氮化物圖案
532．．．開口部
534．．．開口部
535a、535b、535c．．．墊片氧化物圖案
540、543、545、550．．．裝置隔離槽
546、547、548．．．第一圖案
A．．．部分
A1、A2．．．胞元塊邊緣區
a1、a2、b1、b2、b3、b4．．．寬度
B．．．第一區域
b4、b5．．．間隙
C．．．第二區域
c1．．．第三寬度
D．．．第一長度
x1．．．第一寬度
x2．．．厚度
x2．．．第二寬度
第1圖係為一SEM影像，顯示使用傳統間隔物圖案技術所形成的胞元塊邊緣區；
第2圖係顯示晶圓關鍵性尺寸一致性的表格，此晶圓使用傳統間隔圖案技術所形成；
第3圖係繪出根據本發明實施例，使用間隔物圖案技術所形成之裝置隔離槽之視圖；
第4-6圖係繪出根據本發明實施例，使用於間隔物圖案技術中之遮罩布局之平面視圖；
第7至19C圖係繪出根據本發明實施例用來製造半導體裝置之方法之視圖；及
第20圖係顯示在胞元邊緣區域與胞元中心區域間的關鍵尺寸的比較。
402．．．斜樣圖案
404．．．相反圖案
437．．．不透光基板
439．．．光傳輸部
A．．．部分
B．．．第一區域

Claims (37)

  1. 一種製造一半導體裝置之方法，包含：取得複數個胞元圖案之一目標布局及一周圍區域之複數個周圍圖案，該等胞元圖案形成一胞元區域之列；形成複數個斜樣圖案，該等斜樣圖案係與該等胞元圖案之列交替地重疊，以及形成該等周圍圖案之一相反圖案；附加複數個間隔物至該等斜樣圖案及該相反圖案之側壁；藉由充填在該等間隔物之間的間隙，在該等斜樣圖案之間形成複數個第一嵌埋圖案，以及在該相反圖案周圍形成一第二嵌埋圖案；及藉由切割及分割該等斜樣圖案及該等第一嵌埋圖案之中間部份以形成該等胞元圖案，以及藉由移除該相反圖案，以將該周圍圖案設置與該第二嵌埋圖案一起。
  2. 如申請專利範圍第1項所述之方法，其中，該等胞元圖案係沿著一6 F2 或一4 F2 胞元布局而配置。
  3. 如申請專利範圍第1項所述之方法，其中，該等胞元圖案係在一斜方向配置。
  4. 如申請專利範圍第1項所述之方法，其中，形成該相反圖案包含：取得該周圍圖案之目標布局之一相反布局；及減小該相反布局之尺寸。
  5. 如申請專利範圍第4項所述之方法，其中，該相反布局之尺寸係減小一間隔物寬度或減小超過該間隔物寬度。
  6. 如申請專利範圍第1項所述之方法，其中，該等斜樣圖案、該相反圖案、該等第一嵌埋圖案及該等第二嵌埋圖案係由實質相同之材料所形成。
  7. 一種製造一半導體裝置之方法，包含；在一界定有一胞元區域及一周圍區域之晶圓上形成一硬遮罩膜及一分隔層；圖案化該分隔層以形成複數個斜樣圖案，該等斜樣圖案係與設置於胞元區域中之複數個胞元圖案之列交替重疊；以及圖案化設置於該周圍區域中之複數個周圍圖案之一相反圖案；附加複數個間隔物至該等斜樣圖案及該相反圖案之側壁；藉由充填在該等間隔之間的間隙，在該等斜樣圖案之間形成複數個第一嵌埋圖案，以及在該相反圖案周圍形成一第二嵌埋圖案；藉由切割及分割該等斜樣圖案及該等第一嵌埋圖案之中間部份以形成該等胞元圖案，以及藉由移除該相反圖案，以將該周圍圖案設置與該第二嵌埋圖案一起；選擇性地移除該等間隔物；及藉由使用該等胞元圖案及該周圍圖案作為一蝕刻遮罩，選擇性地蝕刻該硬遮罩膜之一曝光區域，以形成一硬遮罩圖案。
  8. 如申請專利範圍第7項所述之方法，其中，該等胞元圖案係沿著一6 F2 或一4 F2 胞元布局而配置。
  9. 如申請專利範圍第7項所述之方法，其中，該等胞元圖案係在一斜方向配置。
  10. 如申請專利範圍第7項所述之方法，其中，該相反圖案之一間隙係形成在以該周圍圖案之一間隔而隔開的位置。
  11. 如申請專利範圍第7項所述之方法，其中，形成該等第一嵌埋圖案及該第二嵌埋圖案包含；在附加該等間隔物之製程之後，以一嵌埋層嵌理該等斜樣圖案、該相反圖案及該間隔物；及在該嵌埋層上實行一平面化製程，以曝露該等斜樣圖案、該相反圖案及該間隔物之頂面。
  12. 如申請專利範圍第11項所述之方法，其中，該平面化製程係藉由一化學機械拋光製程或一回蝕刻製程來實行。
  13. 如申請專利範圍第7項所述之方法，在形成該硬遮罩圖案之後更包含：藉由使用該硬遮罩圖案作為一蝕刻遮罩，蝕刻該胞元區域及該周圍區域之晶圓，以在該胞元區域形成具有一第一寬度之一裝置隔離槽；及在該周圍區域形成具有一第二寬度之另一裝置隔離槽，使得該第二寬度寬於該第一寬度。
  14. 如申請專利範圍第7項所述之方法，其中，形成該等斜樣圖案及該周圍圖案包含：在形成該分隔層之後，在該分隔層上形成一抗蝕膜；取得複數個胞元圖案之一目標布局及設置於該周圍區域內之複數個周圍圖案，該等胞元圖案形成該胞元區域內之列；取得該等胞元圖案及該周圍圖案之一目標布局之一相反布局；減小該相反布局之尺寸；轉移該相反布局至該抗蝕膜上；及藉由使用轉移有該相反布局之抗蝕膜，圖案化該分隔層。
  15. 如申請專利範圍第14項所述之方法，其中，該相反布局之尺寸係減小約一間隔物寬度或約超過該間隔物寬度。
  16. 如申請專利範圍第7項所述之方法，其中，該周圍區域之一蝕刻負載效應係在形成該相反圖案之製程及移除該相反圖案之製程中被減少。
  17. 如申請專利範圍第7項所述之方法，其中，該硬遮罩層包含一單一膜或一堆疊膜，其選自包含一電漿增強型四乙基鄰矽酸鹽膜、一非晶質碳膜、一氮化物膜及一氧化物膜之群組。
  18. 如申請專利範圍第7項所述之方法，其中，該分隔層、該第一嵌埋圖案及該第二嵌埋圖案係由實質相同之材料所形成。
  19. 如申請專利範圍第7項所述之方法，其中，設置該胞元圖案及該周圍圖案包含：在形成該等第一嵌埋圖案及該第二嵌埋圖案之製程之後，在該等第一嵌埋圖案及該第二嵌埋圖案之上形成一抗蝕膜；在該抗蝕膜之上設置一切割遮罩，該切割遮罩包含曝露該等斜樣圖案及該等第一嵌埋圖案之中間部分的複數個孔，以及曝露該相反圖案的一開口部；藉由轉移該切割遮罩之該等孔及該開口部至該抗蝕膜上，以形成一抗蝕圖案；及選擇性地蝕刻並移除該抗蝕圖案之曝光區域。
  20. 如申請專利範圍第19項所述之方法，其中，該抗蝕圖案之開口部曝露該相反圖案的整個區域，且曝露約半個間隔物。
  21. 一種製造一半導體裝置之方法，包含；取得複數個胞元圖案之一目標布局及一周圍區域之複數個周圍圖案，該等胞元圖案形成一胞元區域內之列；形成複數個斜樣圖案，該等斜樣圖案係在該等胞元圖案之列被交替重疊，且延伸在該胞元區域與該周圍區域間之一邊界區域上，以及形成該等周圍圖案之一相反圖案；附加複數個間隔物至該等斜樣圖案及該相反圖案之側壁；藉由充填在該等間隔物之間的間隙，在該等斜樣圖案之間形成複數個第一嵌埋圖案，以及在該相反圖案周圍形成第二嵌埋圖案；及藉由切割及分割該等斜樣圖案及該等第一嵌埋圖案之中間部份以形成該等胞元圖案，以及藉由移除該相反圖案，以將該周圍圖案設置與該第二嵌埋圖案一起。
  22. 如申請專利範圍第21項所述之方法，其中，該等胞元圖案係沿著一6 F2 或一4 F2 胞元布局而配置。
  23. 如申請專利範圍第21項所述之方法，其中，該等胞元圖案係在一斜方向配置。
  24. 如申請專利範圍第21項所述之方法，其中，該等斜樣圖案、該相反圖案、該等第一嵌埋圖案及該第二嵌埋圖案係由實質相同之材料所形成。
  25. 如申請專利範圍第21項所述之方法，其中，形成該相反圖案包含：取得該周圍圖案之目標布局之一相反布局；及減小該相反布局之尺寸。
  26. 如申請專利範圍第25項所述之方法，其中，該相反布局之尺寸係減小一間隔物寬度或減小超過該間隔物寬度。
  27. 如申請專利範圍第21項所述之方法，其中，設置該胞元圖案及該等周圍圖案包含：在形成該第一嵌埋圖案及該第二嵌埋圖案之製程之後，在該第一嵌埋圖案及該第二嵌埋圖案之上形成一抗蝕膜；在該抗蝕膜之上設置一切割遮罩，該切割遮罩包含曝露該等斜樣圖案及該等第一嵌埋圖案之中間部分的複數個孔、曝露該邊界區域上之重疊區域的一第一開口部、以及曝露整個相反圖案的一第二開口部；藉由轉移該切割遮罩之該等孔、該第一開口部及該第二開口部至該抗蝕膜上，以形成一抗蝕圖案；及選擇性地蝕刻並移除該抗蝕圖案之曝光區域。
  28. 一種製造一半導體裝置之方法，包含；在一界定有一胞元區域及一周圍區域之晶圓上形成一硬遮罩膜及一分隔層；形成複數個斜樣圖案，該等斜樣圖案係與設置在該胞元區域之胞元圖案之列交替重疊，以及在該分隔層之上形成設置在該周圍區域之周圍圖案之一相反圖案；附加複數個間隔物至該等斜樣圖案及該相反圖案之側壁；藉由充填在該等間隔物之間的間隙，在該等斜樣圖案之間形成複數個第一嵌埋圖案，以及在該相反圖案周圍形成一第二嵌埋圖案；藉由切割及分割該等斜樣圖案及該等第一嵌埋圖案之中間部份以形成胞元圖案，以及藉由移除該等斜樣圖案與該相反圖案之邊界區域上的重疊區域，以將該周圍圖案設置與該第二嵌埋圖案一起；選擇性地移除該等間隔物；及藉由使用該等胞元圖案及該周圍圖案作為一蝕刻遮罩，選擇性地蝕刻該硬遮罩膜之一曝光區域，以形成一硬遮罩圖案。
  29. 如申請專利範圍第28項所述之方法，其中，該等胞元圖案係沿著一6 F2 或一4 F2 胞元布局而配置。
  30. 如申請專利範圍第28項所述之方法，其中，該等胞元圖案係在一斜方向配置。
  31. 如申請專利範圍第28項所述之方法，其中，形成該第一嵌埋圖案及該第二嵌埋圖案包含；在附加該等間隔物之製程之後，以一嵌埋層嵌理該等斜樣圖案、該相反圖案及該間隔物；及在該嵌埋層上實行一平面化製程，以曝露該等斜樣圖案、該相反圖案及該間隔物之頂面。
  32. 如申請專利範圍第31項所述之方法，其中，該平面化製程係藉由一化學機械拋光製程或一回蝕刻製程來實行。
  33. 如申請專利範圍第28項所述之方法，其中，在形成該硬遮罩圖案之後更包含：藉由使用該硬遮罩圖案作為一蝕刻遮罩，蝕刻該胞元區域及該周圍區域之晶圓，以在該胞元區域形成具有一第一寬度之一裝置隔離槽；及在該周圍區域形成具有一第二寬度之另一裝置隔離槽，其中該第二寬度寬於該第一寬度。
  34. 如申請專利範圍第28項所述之方法，其中，形成該等斜樣圖案及該周圍圖案包含：在形成該分隔層之後，在該分隔層上形成一抗蝕膜；取得複數個胞元圖案之一目標布局及設置於該周圍區域之複數個周圍圖案，該等胞元圖案形成該胞元區域之列；取得該等胞元圖案及該周圍圖案之一目標布局之一相反布局；減小該相反布局之尺寸；轉移該相反布局至該抗蝕膜上；及藉由使用轉移有該相反布局之抗蝕膜，圖案化該分隔層。
  35. 如申請專利範圍第34項所述之方法，其中，該相反布局之尺寸係減小一間隔物寬度或超過該間隔物寬度。
  36. 如申請專利範圍第28項所述之方法，其中，設置該胞元圖案及該周圍圖案包含：在形成該等第一嵌埋圖案及該第二嵌埋圖案之製程之後，在該等第一嵌埋圖案及該第二嵌埋圖案之上形成一抗蝕膜；在該抗蝕膜之上設置一切割遮罩，該切割遮罩包含曝露該等斜樣圖案及該等第一嵌埋圖案之中間部分的複數個孔、曝露該邊界區域上之重疊區域的一第一開口部、以及曝露該相反圖案的一第二開口部；藉由轉移該切割遮罩之該等孔、該第一開口部及該第二開口部至該抗蝕膜上，以形成一抗蝕圖案；及選擇性地蝕刻並移除該抗蝕圖案之曝光區域。
  37. 如申請專利範圍第36項所述之方法，其中，該抗蝕圖案之第一及第二開口部曝露該相反圖案之整個區域，且曝露該間隔物之半個區域。
TW099121022A 2009-12-29 2010-06-28 使用間隔物圖案技術以製造半導體裝置之方法 TWI477999B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090133241A KR101096263B1 (ko) 2009-12-29 2009-12-29 스페이서 패터닝 기술을 이용한 반도체 소자의 형성방법

Publications (2)

Publication Number Publication Date
TW201122886A TW201122886A (en) 2011-07-01
TWI477999B true TWI477999B (zh) 2015-03-21

Family

ID=44174719

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099121022A TWI477999B (zh) 2009-12-29 2010-06-28 使用間隔物圖案技術以製造半導體裝置之方法

Country Status (4)

Country Link
US (1) US7998837B2 (zh)
KR (1) KR101096263B1 (zh)
CN (1) CN102110600B (zh)
TW (1) TWI477999B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130089120A (ko) * 2012-02-01 2013-08-09 에스케이하이닉스 주식회사 미세 패턴들을 포함하는 반도체 소자 제조방법
CN103065943B (zh) * 2013-01-10 2016-12-28 无锡华润上华半导体有限公司 深沟槽刻蚀工艺的关键尺寸补偿方法
US9312259B2 (en) * 2013-11-06 2016-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure with thinned contact
CN106486371B (zh) * 2015-08-28 2021-06-01 联华电子股份有限公司 一种制作半导体元件的方法
US10211051B2 (en) * 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning
KR102491694B1 (ko) * 2016-01-11 2023-01-26 삼성전자주식회사 반도체 소자의 제조 방법
CN107958868B (zh) * 2016-10-17 2020-10-20 联华电子股份有限公司 隔离结构的制造方法
CN109494187B (zh) * 2017-09-08 2020-09-15 联华电子股份有限公司 半导体结构的制作方法
US20190139766A1 (en) * 2017-11-09 2019-05-09 Nanya Technology Corporation Semiconductor structure and method for preparing the same
CN107994027B (zh) * 2017-11-21 2020-09-25 长江存储科技有限责任公司 一种sono刻蚀中负载效应影响的减轻方法
CN110707044B (zh) * 2018-09-27 2022-03-29 联华电子股份有限公司 形成半导体装置布局的方法
KR20200050138A (ko) 2018-11-01 2020-05-11 에스케이하이닉스 주식회사 반도체 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221777B1 (en) * 1999-06-09 2001-04-24 Advanced Micro Devices, Inc. Reverse lithographic process for semiconductor vias
US20070066044A1 (en) * 2005-06-01 2007-03-22 Yoshiyuki Abe Semiconductor manufacturing method
TW200719431A (en) * 2005-11-10 2007-05-16 Renesas Tech Corp Making method for semiconductor device and semiconductor device the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698902A (en) * 1994-12-19 1997-12-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device having finely configured gate electrodes
US7244980B2 (en) * 2004-02-09 2007-07-17 Infineon Technologies Ag Line mask defined active areas for 8F2 DRAM cells with folded bit lines and deep trench patterns
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
KR100721201B1 (ko) 2005-12-27 2007-05-23 주식회사 하이닉스반도체 6ｆ2 레이아웃을 갖는 반도체 소자의 랜딩플러그 형성방법
KR100732772B1 (ko) 2006-04-25 2007-06-27 주식회사 하이닉스반도체 마스크 레이아웃 형성 방법 및 이에 따른 레이아웃

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221777B1 (en) * 1999-06-09 2001-04-24 Advanced Micro Devices, Inc. Reverse lithographic process for semiconductor vias
US20070066044A1 (en) * 2005-06-01 2007-03-22 Yoshiyuki Abe Semiconductor manufacturing method
TW200719431A (en) * 2005-11-10 2007-05-16 Renesas Tech Corp Making method for semiconductor device and semiconductor device the same

Also Published As

Publication number Publication date
KR101096263B1 (ko) 2011-12-22
US7998837B2 (en) 2011-08-16
TW201122886A (en) 2011-07-01
CN102110600B (zh) 2014-06-11
CN102110600A (zh) 2011-06-29
US20110159663A1 (en) 2011-06-30
KR20110076502A (ko) 2011-07-06

Similar Documents

Publication Publication Date Title
TWI477999B (zh) 使用間隔物圖案技術以製造半導體裝置之方法
US9553082B2 (en) Process for improving critical dimension uniformity of integrated circuit arrays
KR101087835B1 (ko) 반도체 소자의 미세 패턴 형성방법
US8808971B2 (en) Method for forming fine patterns of semiconductor device
US20110312184A1 (en) Method for forming pattern of semiconductor device
US11968830B2 (en) Method of manufacturing memory device and patterning method
CN110021518B (zh) 自对准双重图案方法
US10734284B2 (en) Method of self-aligned double patterning
TWI520265B (zh) 在半導體基底上形成自對準隔離溝槽的方法及半導體裝置
US20200203176A1 (en) Manufacturing method for semiconductor pattern
KR100940275B1 (ko) 반도체 소자의 게이트 패턴 형성방법
KR101096987B1 (ko) 노광마스크 및 이를 이용한 반도체소자의 형성방법
US11515159B2 (en) Forming contact holes using litho-etch-litho-etch approach
KR100721201B1 (ko) 6ｆ2 레이아웃을 갖는 반도체 소자의 랜딩플러그 형성방법
US20220005695A1 (en) Method of forming patterns using reverse patterns
KR100865550B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
TW202347626A (zh) 半導體結構的形成方法
KR20080069428A (ko) 반도체 소자의 제조방법
KR20110132013A (ko) 반도체 소자의 스토리지노드 전극 형성방법
KR20110001718A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees