TW202347626A - 半導體結構的形成方法 - Google Patents

半導體結構的形成方法 Download PDF

Info

Publication number
TW202347626A
TW202347626A TW111120048A TW111120048A TW202347626A TW 202347626 A TW202347626 A TW 202347626A TW 111120048 A TW111120048 A TW 111120048A TW 111120048 A TW111120048 A TW 111120048A TW 202347626 A TW202347626 A TW 202347626A
Authority
TW
Taiwan
Prior art keywords
forming
openings
mask layer
pitch
patterns
Prior art date
Application number
TW111120048A
Other languages
English (en)
Other versions
TWI814409B (zh
Inventor
邱品涵
張峰榮
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW111120048A priority Critical patent/TWI814409B/zh
Priority to US18/321,254 priority patent/US20230386843A1/en
Application granted granted Critical
Publication of TWI814409B publication Critical patent/TWI814409B/zh
Publication of TW202347626A publication Critical patent/TW202347626A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種半導體結構的形成方法，包含形成多個條狀圖案於半導體基底之上，以及形成圖案化遮罩層於條狀圖案之上。圖案化遮罩層包含：對應於條狀圖案的多個第一開口，第一開口在第一方向上的第一節距小於在第二方向上的第二節距，且一個第一開口在第一方向上的第一尺寸大於在第二方向上的第一尺寸。此方法還包含形成多個間隔物部分填充第一開口，移除圖案化遮罩層以形成多個溝槽，形成順應層部分填充第一開口及溝槽，以及使用順應層與間隔物作為遮罩，蝕刻條狀圖案，從而截斷條狀圖案為多個島狀圖案。

Description

半導體結構的形成方法
本揭露係有關於一種半導體結構的形成方法，且特別是有關於半導體結構的主動區的形成方法。
為了增加動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)裝置內的元件密度以及改善其整體表現，目前DRAM裝置的製造技術持續朝向元件尺寸的微縮化而努力。
本發明實施例提供半導體結構的形成方法。此方法包含形成多個條狀圖案於半導體基底之上，以及形成圖案化遮罩層於條狀圖案之上。圖案化遮罩層包含：對應於條狀圖案的多個第一開口，第一開口在一第一方向上與垂直於第一方向的第二方向上排列成陣列，第一開口在第一方向上的第一節距小於在第二方向上的第二節距，且第一開口的至少一個在第一方向上的第一尺寸大於在第二方向上的第二尺寸。此方法還包含形成多個間隔物部分填充第一開口，移除圖案化遮罩層以形成多個溝槽於間隔物之間，形成順應層覆蓋間隔物且部分填充第一開口及溝槽，以及使用順應層與間隔物作為遮罩，蝕刻條狀圖案，從而截斷條狀圖案為多個島狀圖案。
本發明實施例提供半導體結構的形成方法。此方法包含形成多個第一條狀圖案於半導體基底之上，形成硬遮罩層於第一條狀圖案之上，形成光阻材料於遮罩層之上，使用光罩圖案化光阻材料，使得光罩的多個圖案轉移至光阻材料。光罩的圖案的至少一個包含主體部分、以及從主體部分的一側突出的延伸部分，且圖案化的光阻材料具有對應於第一條狀圖案的多個第一開口。此方法還包含形成多個間隔物沿著第一開口的側壁，移除圖案化的光阻材料，形成順應層於硬遮罩層之上且沿著間隔物，以及使用順應層與間隔物作為遮罩，依序蝕刻硬遮罩層、等第一條狀圖案、以及半導體基底。
第1A、2A圖、以及第4A至9A圖是根據本發明的一些實施例，顯示形成半導體結構在不同階段的平面示意圖。為了簡潔明確，這些平面示意圖僅顯示半導體結構的部分組件，半導體結構的其他組件可見於第1B、2B圖、以及第4B至9B圖的剖面示意圖。
為了易於說明，第1A、2A圖、以及第4A至9A圖標示參考方向。方向A、B、C和D是水平方向。第一方向A平行於位元線延伸的方向，且平行於核心圖案所構成之陣列的列(row)方向。核心圖案是在主動區的圖案化製程中所使用的遮罩圖案。第二方向B平行於字元線延伸的方向，且平行於核心圖案所構成之陣列的行(column)方向。第一方向A大致上垂直於第二方向B。第三方向C平行於核心圖案所構成之陣列的對角線方向，第三方向C與第二方向B之間夾一銳角。第四方向D平行於主動區延伸的方向。第四方向D與第二方向B之間夾一銳角，大於第三方向C與第二方向B之間的銳角。
第1A、2A圖、以及第4A至9A圖也標示參考剖面。剖面A-A’是平行第一方向A且通過一列核心圖案的面。剖面B-B’是平行第二方向B且通過一行核心圖案的面。剖面C-C’是平行第三方向C且通過位於陣列對角線上的核心圖案的面。剖面D-D’平行第四方向D且通過主動區的面。第1B、2B圖、以及第4B至9B圖顯示沿著第1A、2A圖、以及第4A至9A圖的剖面A-A、剖面B-B’、剖面C-C’和剖面D-D’擷取的半導體結構的剖面示意圖。
提供半導體基底102，如第1B圖所示。在一些實施例中，半導體基底102是元素半導體基底，例如矽基底、或鍺基底；或化合物半導體基底，例如碳化矽基底、或砷化鎵基底。
形成第一硬遮罩層104於半導體基底102之上，如第1B圖所示。在一些實施例中，第一硬遮罩層104由介電材料形成，例如氮氧化矽(SiON)、氧化矽(SiO)、氮化矽(SiN)。
形成第一圖案化遮罩層106於第一硬遮罩層104之上，如第1A和1B圖所示。第一圖案化遮罩層106包含彼此大致等距地間隔開的多個條狀圖案，條狀圖案之間具有溝槽T1，溝槽T1暴露出第一硬遮罩層104。第一圖案化遮罩層106的條狀圖案與溝槽T1在第四方向D上延伸。第一圖案化遮罩層106的條狀圖案具有在第一方向A上的節距(pitch)Px_106、以及在第二方向B上的節距Py_106。節距Py_106可小於節距Px_106。如本文所述，節距指的是在特定方向上一個圖案本身的尺寸與相鄰圖案之間的距離的總和。在一些實施例中，第一圖案化遮罩層106由半導體材料形成，例如多晶矽(polysilicon)。
依序形成第二硬遮罩層108、第三硬遮罩層110、第四硬遮罩層112、第五硬遮罩層114、及第六硬遮罩層116於第一硬遮罩層104和第一圖案化遮罩層106之上，如第1B圖所示。第二硬遮罩層108填充溝槽T1。在一些實施例中，第二硬遮罩層108和第四硬遮罩層112可由富碳(carbon-rich)材料形成，例如碳(carbon)，非晶碳(amorphous carbon)、旋轉塗佈碳(SOC)、旋塗硬遮罩(SOH)、有機介電層(ODL)。在一些實施例中，第三硬遮罩層110可由富矽材料形成，例如，富含矽抗反射層(Si-BARC)、氮氧化矽(SiON)。在一些實施例中，第五硬遮罩層114和第六硬遮罩層116是抗反射層，例如可由富含矽抗反射層(Si-BARC)、氮氧化矽(silicon oxynitride，SiON)形成。
形成第二圖案化遮罩層118於第六硬遮罩層116之上，如第2A和2B圖所示。第二圖案化遮罩層118具有彼此隔開且暴露出第六硬遮罩層116的多個開口O1。第二圖案化遮罩層118也可稱為核心層，開口O1也可稱為核心圖案。第二圖案化遮罩層118可以由光阻材料形成。舉例而言，進行微影製程形成第二圖案化遮罩層118，微影製程包含透過旋轉塗佈製程形成光阻材料於第六硬遮罩層116上，並且透過使用光罩將光阻材料曝光。
第3A圖是根據本發明的一些實施例顯示用於形成第二圖案化遮罩層118的微影製程的光罩200。光罩200具有圖案202A。圖案202A可以是透光區或是非透光區，取決於微影製程使用的是正光阻材料還是負光阻材料。第3A圖也顯示微影製程期間圖案202A與第一圖案化遮罩層106的疊對關係。圖案202A對準第一圖案化遮罩層106的條狀圖案。圖案202A在第一方向A和第二方向B上成陣列排列。圖案202A具有在第一方向A上的節距Px_202、以及在第二方向B上的節距Py_202。節距Py_202大於節距Px_202。
圖案202A具有主體部分204、以及延伸部分206A，延伸部分206A從主體部分204相對於第一方向A的兩側突出。主體部分204具有在第一方向A上的尺寸D1、以及在第二方向B上的尺寸D2。尺寸D1小於尺寸D2。延伸部分206A具有在第二方向B上的尺寸D3。尺寸D3小於尺寸D1和D2。延伸部分206A的尺寸D3小於微影製程的光學鄰近校正(OPC)的極限值。例如，在使用193nm ArF微影製程的情況下，延伸部分206A的尺寸D3小於20nm。
第3B圖是根據本發明的另一些實施例顯示用於形成第2A和2B圖的第二圖案化遮罩層118的微影製程的光罩300。第4A圖的光罩300與第3A圖的光罩200差異在於，光罩300的圖案202B的延伸部分206B可以在第一方向A進一步延伸，直到相鄰圖案202B的延伸部分206B彼此連接。
在利用光罩200或光罩300對光阻材料曝光之後，可以對光阻材料進行顯影，移除光阻材料曝光或未曝光部分，取決於微影製程使用的是正光阻材料還是負光阻材料。圖案202A(或202B)轉移致光阻材料以形成開口O1。在其他實施例中，第二圖案化遮罩層118可以由硬遮罩層形成。例如，可以透過沉積製程形成硬遮罩層，使用微影製程形成圖案化光阻層於硬遮罩層之上，接著使用圖案化光阻層對硬遮罩層進行蝕刻，以形成具有開口O1的第二圖案化遮罩層118。
繼續參考第2A和2B圖，第二圖案化遮罩層118的開口O1在第一方向A和第二方向B上成陣列排列，並且開口O1重疊第一圖案化遮罩層106的條狀圖案。開口O1具有在第一方向A上的節距Px_O1、以及在第二方向B上的節距Py_O1。節距Py_O1大於節距Px_O1。節距Px_O1大致上等於條狀圖案的節距Px_106。節距Py_O1大於條狀圖案的節距Py_106，例如，節距Py_O1是節距Py_106的大約兩倍。節距Px_O1對Py_O1的比值可以範圍在約0.75至約0.95。
開口O1具有在第一方向A上的尺寸D4、以及在第二方向B上的尺寸D5。由於微影製程的光罩圖案202A(或202B)具有延伸部分206A(或206B)，所以尺寸D4形成為大於尺寸D5。開口O1具有似橢圓形的輪廓或眼狀輪廓。尺寸D4對尺寸D5的比值可以範圍在約1.1至約1.5。此外，在第一方向A上開口O1之間的距離小於在第二方向B上開口O1之間的距離。
對第二圖案化遮罩層118進行修整製程，以在第一方向A與第二方向B上擴大開口O1，如第4A和4B圖所示。修整製程可以是氧化製程或蝕刻製程。由於在第一方向A上尺寸的擴大使得相鄰開口O1彼此連接，因此一列中的多個開口O1合併為一個溝槽T2。第二圖案化遮罩層118被溝槽T2截斷成彼此隔開且在第一方向A上延伸的多個條狀圖案。
形成間隔層130沿著第二圖案化遮罩層118的側壁和上表面、以及沿著第六硬遮罩層116的上表面，如第5A和5B圖所示。間隔層130包含沿著第六硬遮罩層116上表面的第一水平部分130H1、沿著第二圖案化遮罩層118上表面的第二水平部分130H2、以及沿著第二圖案化遮罩層118側壁的垂直部分130V。間隔層130的垂直部分130V部分填充溝槽T1，在溝槽T2較窄處(即相鄰開口O1發生連接的位置)發生融合。因此，溝槽T2被間隔層130的垂直部分130V截斷為多個開口O2。
在一些實施例中，間隔層130由介電材料形成，例如氧化矽(SiO)、氮化矽(SiN)、氮氧化矽(SiON)。可使用原子層沉積(ALD)製程、化學氣相沉積(CVD)製程、或其他適合技術，形成間隔層130。
對間隔層130進行蝕刻製程，以移除間隔層130的第一水平部分130H1、以及第二水平部分130H2。在蝕刻製程之後，間隔層130的垂直部分130V留下來，並且形成彼此隔開且在第一方向A上延伸的多個間隔物132。接著，進行蝕刻製程移除第二圖案化遮罩層118，從而形成彼此隔開且在第一方向A上延伸的多個溝槽T3，如第6A和6B圖所示。
形成順應層134沿著間隔物132的側壁和上表面、以及沿著第六硬遮罩層116的上表面，如第7A和7B圖所示。順應層134包含沿著第六硬遮罩層116上表面的第一水平部分134H1、沿著間隔物132上表面的第二水平部分134H2、以及沿著間隔物132的側壁的垂直部分134V。順應層134也可稱為第二間隔層。
順應層134的垂直部分134V部分填充開口O2和溝槽T3。縮小的開口O2標示為開口O3。順應層134的垂直部分134V在溝槽T3較窄處發生融合，因而一個溝槽T3被順應層134的垂直部分134V截斷為一列中的多個開口O4。開口O3與開口O4重疊第一圖案化遮罩層106的條狀圖案。開口O3可稱為核心圖案，而開口O4可稱為間隙圖案。順應層134與間隔物132共同作為第三圖案化遮罩層136。具有核心圖案和間隙圖案的圖案化遮罩層136配置為用於後續蝕刻製程的遮罩。
在一些實施例中，順應層134由介電材料形成，例如氧化矽(SiO)、氮化矽(SiN)、氮氧化矽(SiON)。可使用原子層沉積(ALD)製程、化學氣相沉積(CVD)製程、或其他適合技術，形成順應層134。
在一些實施例中，開口O3在第一方向A和第二方向B上成陣列排列，開口O4在第一方向A和第二方向B上成陣列排列。開口O3與開口O4在第二方向B上交替排列並且錯開。
開口O3具有在第一方向A上的節距Px_O3，以及在第二方向B上的節距Py_O3。節距Py_O3大於節距Px_O3。開口O4具有在第一方向A上的節距Px_O4，以及在第二方向B上的節距Py_O4。節距Py_O4可大於節距Px_O4。節距Px_O3大致上等於節距Px_O4，且節距Py_O3大致上等於節距Py_O4。節距Px_O3對Py_O3(或節距Px_O4對Py_O4)的比值可以範圍在約0.75至約0.95。
開口O3具有在第一方向A上的尺寸D6、在第二方向B上的尺寸D7。開口O3的尺寸D6大於尺寸D7。由開口O1形成的開口O3也具有似橢圓形的輪廓或眼狀輪廓。尺寸D6對尺寸D7的比值可以範圍在約1.1至約1.5。開口O4具有在第一方向A上的尺寸D8、在第二方向B上的尺寸D9。開口O4的尺寸D8大於尺寸D9。開口O4是從四個開口O3之間的間隙處形成，因而具有似菱形的輪廓。尺寸D8對尺寸D9的比值可以範圍在約1.1至約1.5。開口O3的尺寸D6大致上等於開口O4的尺寸D8，開口O3的尺寸D7大致上等於開口O4的尺寸D9。
根據本發明實施例，開口O1(第2A圖)在第二方向B上具有相對大的節距(Py_O1＞Px_O1)，同時開口O1在第一方向A上具有相對大的尺寸(D4＞D5)，因此位於間隙處的O4可形成為較大的尺寸(例如，與開口O3大致上相同的尺寸)。如果開口O1在第二方向B上具有相對大的尺寸(D4＜D5)，則O4的尺寸會遠小於開口O3的尺寸。
使用第三圖案化遮罩層136對第8A與8B圖的半導體結構進行一或多道蝕刻製程，以移除開口O3和O4正下方的第六硬遮罩層116、第五硬遮罩層114、第四硬遮罩層112、第三硬遮罩層110、第二硬遮罩層108、以及第一圖案化遮罩層106，直到第一硬遮罩層104暴露出來，如第9A和9B圖所示。蝕刻製程將第三圖案化遮罩層136的開口O3和O4轉移至第一圖案化遮罩層106，以形成開口O5。開口O5將第一圖案化遮罩層106的條狀圖案截斷為多個島狀圖案106A。
由於開口O4具有與開口O3在第一方向A與第二方向B上大致上相同的尺寸，所以在對應於開口O4的位置處第一圖案化遮罩層106得以被完全截斷，並且第一圖案化遮罩層106的開口O5具有一致的尺寸。如果前面第7A和7B圖所述的開口O4具有比開口O3小的尺寸，開口O5可能會具有不一致的尺寸，甚至在對應於開口O4的位置處的第一圖案化遮罩層106可能無法被截斷。
使用島狀圖案106A對第8A與8B圖的半導體結構進行一或多道蝕刻製程，以移除第一硬遮罩層104和半導體基底102被溝槽T1和開口O5暴露出來的部分，如第9A和9B圖所示。蝕刻製程將島狀圖案106A、溝槽T1和開口O5轉移至半導體基底102，以形成主動區140、溝槽142和溝槽144。
根據本發明實施例，由於第一圖案化遮罩層104的開口O5具有一致的尺寸，所以與開口O5對應的溝槽144也具有一致的尺寸，這有助於使形成於主動區140內或上的電晶體具有一致的效能(例如，臨界電壓)。此外，也降低了因相鄰主動區140發生連結而導致的短路問題，從而提升所製得的半導體記憶體裝置的製造良率。
可形成額外組件於第9A和9B圖的半導體結構之上，從而製得半導體記憶體裝置。舉例而言，可形成延伸通過主動區140的埋入式字元線、形成於主動區之上的位元線、形成於位元線之上的電容器結構、及/或其他適用組件。在一些實施例中，半導體記憶體裝置是動態隨機存取記憶體(DRAM)。
根據上述，本發明實施例之半導體結構的形成方法涉及自對準雙圖案化(self-aligned double pattern)技術。透過調整形成核心層(第二圖案化遮罩層118)的微影製程的光罩圖案具有延伸部分206A或206B，核心層的核心圖案(開口O1)在第二方向B具有較大節距，同時在第一方向A上可具有較大尺寸。如此，間隔層(第三圖案化遮罩層136)的間隙圖案(開口O4)與核心圖案(開口O3)可形成為大致上相同的尺寸。因此，由間隙圖案和核心圖案所形成的溝槽144可以完全截斷主動區140，並且溝槽144具有一致的尺寸，這可改善所得到的半導體記憶體裝置的效能的均勻性，並且可提升半導體記憶體裝置的製造良率。
102:半導體基底 104:第一硬遮罩層 106:第一圖案化遮罩層 106A:島狀圖案 108:第二硬遮罩層 110:第三硬遮罩層 112:第四硬遮罩層 114:第五硬遮罩層 116:第六硬遮罩層 118:第二圖案化遮罩層 130:間隔層 130H1,134H1:第一水平部分 130H2,134H2:第二水平部分 130V,134V:垂直部分 132:間隔物 134:順應層 136:第三圖案化遮罩層 140:主動區 142,144,T1,T2,T3:溝槽 200,300:光罩 202A,202B:圖案 204:主體部分 206A,206B:延伸部分 A:第一方向 B:第二方向 C:第三方向 D:第四方向 D1,D2,D3,D4,D5,D6,D7,D8,D9:尺寸 O1,O2,O3,O4,O5:開口 Px_106,Py_106,Px_202,Py_202,Px_O1,Py_O1,Px_O3,Py_O3,Px_O4,Py_O4:節距
讓本發明之特徵和優點能更明顯易懂，下文特舉不同實施例，並配合所附圖式作詳細說明如下： 第1A、2A圖、以及第4A至9A圖是根據本發明的一些實施例，顯示形成半導體結構在不同階段的平面示意圖。 第1B、2B圖、以及第4B至9B圖是根據本發明的一些實施例，顯示形成半導體結構在不同階段的剖面示意圖。 第3A和3B是根據本發明的一些實施例顯示微影製程所使用的光罩。
106:第一圖案化遮罩層
118:第二圖案化遮罩層
D4:尺寸
D5:尺寸
O1:開口
Px_O1:節距
Py_O1:節距
A:第一方向
B:第二方向
C:第三方向
D:第四方向

Claims (14)

  1. 一種半導體結構的形成方法，包括： 形成多個條狀圖案於一半導體基底之上； 形成一圖案化遮罩層於該等條狀圖案之上，其中該圖案化遮罩層包括：對應於該等條狀圖案的多個第一開口，其中該等第一開口在一第一方向上與垂直於該第一方向的一第二方向上排列成一陣列，該等第一開口在該第一方向上的一第一節距小於在該第二方向上的一第二節距，且該等第一開口的至少一個在該第一方向上的一第一尺寸大於在該第二方向上的一第二尺寸； 形成多個間隔物部分填充該等第一開口； 移除該圖案化遮罩層以形成多個溝槽於該等間隔物之間； 形成一順應層覆蓋該等間隔物且部分填充該等第一開口及該等溝槽；以及 使用該順應層與該等間隔物作為遮罩，蝕刻該等條狀圖案，從而截斷該等條狀圖案為多個島狀圖案。
  2. 如請求項1之半導體結構的形成方法，更包括： 對該圖案化遮罩層進行一修整製程以擴大該等第一開口，其中該等第一開口在該第一方向上排列的至少兩個彼此連接。
  3. 如請求項2之半導體結構的形成方法，其中形成該等間隔物的步驟包括： 形成一間隔層於該圖案化遮罩層之上且部分填充該等第一開口，其中該間隔層將連接的該兩個第一開口彼此隔開；以及 移除該間隔層在該圖案化遮罩層的上表面之上的部分，其中該間隔層的剩餘部分作為該等間隔物。
  4. 如請求項1之半導體結構的形成方法，其中在形成該順應層部分填充該等溝槽之後，該等溝槽的剩餘部分形成彼此隔開的多個第二開口。
  5. 如請求項4之半導體結構的形成方法，其中該第二開口對應於該等條狀圖案，該等第二開口在該第一方向上與該第二方向上排列成一陣列，且該等第二開口在該第一方向上的一第三節距小於在該第二方向上的一第四節距，且該等第二開口的至少一者在該第一方向上的一第三尺寸大於在該第二方向上的一第四尺寸。
  6. 如請求項1之半導體結構的形成方法，其中該等條狀圖案具有在該第一方向上的一第三節距、以及在該第二方向上具有一第四節距，第三節距大致上等於該第一節距，且該第四節距小於該第二節距。
  7. 如請求項1之半導體結構的形成方法，更包括： 使用該等個島狀圖案對該半導體基底進行蝕刻製程，以形成多個主動區。
  8. 一種半導體結構的形成方法，包括： 形成多個第一條狀圖案於一半導體基底之上； 形成一硬遮罩層於該等第一條狀圖案之上； 形成一光阻材料於該遮罩層之上； 使用一光罩圖案化該光阻材料，使得該光罩的多個圖案轉移至該光阻材料，其中該光罩的該等圖案的至少一個包括一主體部分、以及從該主體部分的一側突出的一延伸部分，且圖案化的該光阻材料具有對應於該等第一條狀圖案的多個第一開口； 形成多個間隔物沿著該等第一開口的側壁； 移除圖案化的該光阻材料； 形成一順應層於該硬遮罩層之上且沿著該等間隔物；以及 使用該順應層與該間隔物作為遮罩，依序蝕刻該硬遮罩層、該等第一條狀圖案、以及該半導體基底。
  9. 如請求項8之半導體結構的形成方法，其中該等延伸部分的尺寸小於該微影製程的光學鄰近校正的極限值。
  10. 如請求項8之半導體結構的形成方法，其中該光罩的該等圖案在一第一方向上與垂直於該第一方向的一第二方向上排列成一陣列，且該光罩的該主體部分在該第一方向上的一第一尺寸小於在該第二方向上的一第二尺寸。
  11. 如請求項10之半導體結構的形成方法，其中該光罩的該等圖案在該第一方向上的一第一節距小於在該第二方向上的一第二節距。
  12. 如請求項10之半導體結構的形成方法，其中圖案化的該光阻材料的該個第一開口的至少一個在該第一方向上的一第三尺寸大於在該第二方向上的一第四尺寸，且該等第一條狀圖案延伸於一第三方向，該第三方向不平行於該第一方向和該第二方向。
  13. 如請求項8之半導體結構的形成方法，其中移除圖案化的該光阻材料形成被該等間隔物隔開的多個溝槽，且形成該順應層部分填充該等溝槽，使得該等溝槽的剩餘部分形成彼此隔開且對應於該等第一條狀圖案的多個第二開口。
  14. 如請求項8之半導體結構的形成方法，其中在形成順應層之後，該等第一開口的至少一個具有在一方向上的一第一尺寸，該等第二開口的至少一個具有在該方向上的一第二尺寸，該第二尺寸大致上等於該第一尺寸，且該等第一開口的該至少一個的輪廓與該等第二開口的該至少一個的輪廓不相似。
TW111120048A 2022-05-30 2022-05-30 半導體結構的形成方法 TWI814409B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111120048A TWI814409B (zh) 2022-05-30 2022-05-30 半導體結構的形成方法
US18/321,254 US20230386843A1 (en) 2022-05-30 2023-05-22 Method for forming semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111120048A TWI814409B (zh) 2022-05-30 2022-05-30 半導體結構的形成方法

Publications (2)

Publication Number Publication Date
TWI814409B TWI814409B (zh) 2023-09-01
TW202347626A true TW202347626A (zh) 2023-12-01

Family

ID=88876740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111120048A TWI814409B (zh) 2022-05-30 2022-05-30 半導體結構的形成方法

Country Status (2)

Country Link
US (1) US20230386843A1 (zh)
TW (1) TWI814409B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916499B2 (en) * 2016-09-30 2021-02-09 Intel Corporation Vias and gaps in semiconductor interconnects
US10811270B2 (en) * 2019-03-15 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra narrow trench patterning using plasma etching
US11877437B2 (en) * 2020-08-21 2024-01-16 SK Hynix Inc. Semiconductor device with low-k spacer
TWI754408B (zh) * 2020-10-06 2022-02-01 華邦電子股份有限公司 半導體記憶體結構的形成方法

Also Published As

Publication number Publication date
TWI814409B (zh) 2023-09-01
US20230386843A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
JP4945802B2 (ja) ピッチ増倍を使用して製造された集積回路、及びその製造方法
KR101099948B1 (ko) 반도체 디바이스 제조 방법
US20090075485A1 (en) Method for forming pattern of semiconductor device
US20080113483A1 (en) Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures
KR101132803B1 (ko) 미세 패턴 형성 방법
TWI477999B (zh) 使用間隔物圖案技術以製造半導體裝置之方法
TW200952041A (en) Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
TWI483288B (zh) 製造半導體元件的方法
US20080064216A1 (en) Method of manufacturing flash memory device
TWI765643B (zh) 記憶體元件及其製造方法
US11037788B2 (en) Integration of device regions
TWI546859B (zh) 半導體裝置之圖案化結構及其製作方法
TW202215607A (zh) 半導體記憶體結構的形成方法
TWI814409B (zh) 半導體結構的形成方法
TW201947326A (zh) 包含有在ｒａｍ位置的主動區而具有沉積所決定之間距的半導體裝置
CN115332062A (zh) 栅极结构的制作方法
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR20010063761A (ko) 반도체소자의 제조방법
CN110707004B (zh) 半导体装置及其形成方法
KR100766236B1 (ko) 플래시 메모리 소자의 제조방법
CN117334576A (zh) 半导体结构的形成方法
TWI804360B (zh) 記憶體裝置及其製造方法
CN117080054B (zh) 半导体结构的制备方法
US20240170296A1 (en) Method for forming semiconductor structure and semiconductor structure
CN111640668B (zh) 半导体器件及其形成方法