TWI804360B - 記憶體裝置及其製造方法 - Google Patents

Abstract

一種記憶體裝置的製造方法，包含提供基板。依序形成堆疊層以及硬遮罩層於基板上。形成第一圖案化芯軸以及複數個第二圖案化芯軸於硬遮罩層上，其中第一圖案化芯軸在第一方向與第二圖案化芯軸的末端相鄰且分隔設置。以第一圖案化芯軸及第二圖案化芯軸作為遮罩，依序圖案化硬遮罩層以及堆疊層，以形成彼此分隔的虛置結構及複數個字元線於基板上，其中堆疊層對應第一圖案化芯軸的部分形成為虛置結構，堆疊層對應第二圖案化芯軸的部分形成為字元線。

Description

記憶體裝置及其製造方法

本發明實施例是關於半導體製程技術，特別是關於記憶體裝置的製造方法。

記憶體元件的關鍵尺寸也隨著發展逐漸縮小，進而使得微影製程變得越來越困難。隨著常規的微影製程的解析度逐漸接近理論極限，製造商已開始轉向諸如雙重圖案化的方法來克服光學極限，進而提升記憶體元件的積集度。然而，在目前的圖案化方法中，字元線可能會與末端的虛置結構產生橋接，從而影響記憶體裝置的電性。

本發明實施例提供了一種記憶體裝置的製造方法，包含了提供基板；依序形成堆疊層以及硬遮罩層於基板上；形成第一圖案化芯軸以及複數個第二圖案化芯軸於硬遮罩層上，其中第一圖案化芯軸在第一方向與所述第二圖案化芯軸的末端相鄰且分隔設 置；以及以第一圖案化芯軸及所述第二圖案化芯軸作為遮罩，依序圖案化硬遮罩層以及堆疊層，以形成彼此分隔的虛置結構及複數個字元線於基板上，其中堆疊層對應第一圖案化芯軸的部分形成為虛置結構，堆疊層對應所述第二圖案化芯軸的部分形成為所述字元線。

本發明實施例提供了一種記憶體裝置，包含了基板；複數個字元線，設置於基板上，其中所述字元線沿著第一方向延伸且沿第二方向排列，且第一方向與第二方向相交；以及虛置結構，設置於基板上，在第一方向上與所述字元線的末端相鄰且分隔設置，其中虛置結構為沿著第二方向延伸的塊狀體，且具有沿第二方向排列的複數個閉孔。

10:記憶體裝置

100:基板

105:堆疊層

110:犧牲層

115:硬遮罩層

115a:硬遮罩層

115b1:硬遮罩層

115b2:硬遮罩層

120:第一圖案化芯軸

122:閉孔

125:第二圖案化芯軸

129:末端

130:間隔物材料層

135:間隔物

135a:間隔物

135b:間隔物

137:凹陷區

140:第一圖案化光阻

145:第二圖案化光阻

147:邊角

150:閉孔

200:字元線

300:虛置結構

400:選擇閘

500:著陸墊

A-A:剖線

B-B:剖線

C-C:剖線

R:區域

X:座標軸

Y:座標軸

Z:座標軸

讓本發明之特徵和優點能更明顯易懂，下文特舉不同實施例，並配合所附圖式作詳細說明如下：第1圖是根據本發明實施例，繪示出記憶體裝置的部份上視示意圖。

第3、4、6、8、10、12、14、16圖以及第18圖是根據本發明實施例，繪示出形成記憶體裝置的中間階段的上視示意圖。

第3A、3B、3C、5A、5B、5C、7A、7B、7C、9A、9B、9C、11A、11B、11C、13A、13B、13C、15A、15B、15C、17A、 17B、17C、19A、19B圖以及第19C圖是根據本發明實施例，繪示出形成記憶體裝置的中間階段的剖面示意圖。

在半導體的光學微影製程中，不同的光源波長會影響光罩邊緣的曝光精準度。舉例來說，若是選擇波長較長的雷射光源，可能會影響光在光罩邊角的繞射以及成像，亦即會受到光學鄰近效應(optical proximity effect；OPE)的影響，使得光阻圖案的邊角產生圓角化，造成微影製程無法形成正確的遮罩，進而導致後續形成的部件短路。本發明實施例藉由佈局分解(layout decomposition)的方式來降低光學鄰近效應的影響，從而形成不受光學鄰近效應影響的部件。

第1圖是根據本發明實施例，繪示出記憶體裝置10的部份上視示意圖。記憶體裝置10包含了複數個字元線200。字元線200設置於基板100上。字元線200沿著第一方向延伸(例如，沿著座標軸X方向延伸)且沿第二方向排列(例如，沿座標軸Y方向排列)，且第一方向與第二方向相交。在一些實施例中，第一方向垂直於第二方向。在一些實施例中，字元線200的節距(pitch)對字元線200的寬度的比例為約1：1。

記憶體裝置10更包含虛置(dummy)結構300。虛置結構300設置於基板100上。虛置結構300在第一方向上與字元線200的末端相鄰且分隔設置(例如，在座標軸X方向與字元 線200的末端相鄰且分隔設置)。虛置結構300可以避免字元線200的末端部分受到蝕刻負載效應的影響產生不均勻的寬度。虛置結構300為沿著第二方向延伸的塊狀體，且具有沿第二方向排列的複數個閉孔150。在本文中，「閉孔」指的是在上視圖中，孔洞的周圍完全被實體材料所環繞(相對於至少一側是與外界連通的「開孔」)。在常規的製程中，波長較長的光源因光學鄰近效應的影響，可能會使光阻圖案的轉角處產生圓角化，在蝕刻製程之後，虛置結構300與字元線200可能因為兩者的分隔距離過小，從而產生橋接的現象。然而，在本發明實施例中，由於虛置結構300與字元線200係在定義佈局的圖案化期間就已經彼此分隔設置，因此可避免字元線200與虛置結構300在後續的形成製程中產生橋接的現象，且可依照設計需求來調整字元線200與虛置結構300之間所分隔的距離。在一些實施例中，虛置結構300呈鐵軌狀。在一些實施例中，虛置結構300為浮置結構，且未連接到外部電路。在一些實施例中，虛置結構300與字元線200分隔的距離為約50奈米至約110奈米。

記憶體裝置10包含了兩個選擇閘400，分別設置於字元線200在第二方向的兩側(例如，座標軸Y方向的兩側)。選擇閘400沿著第一方向延伸(例如，沿著座標軸X方向延伸)，虛置結構300在第二方向上位於兩個選擇閘400之間(例如，在座標軸Y方向位於兩個選擇閘400之間)。應理解的是，第1圖僅為記憶體裝置10的局部上視圖，因此選擇閘400的數目並不限於兩個，選擇閘400的數目取決於字元線200以及虛置結構300的組 數，且每組字元線200以及虛置結構300可具有對應的兩個選擇閘400。在一些實施例中，記憶體裝置10包含了複數個著陸墊(landing pad)500，著陸墊500可作為字元線200的接點(pick up)。著陸墊500沿著第二方向延伸(例如，沿著座標軸Y方向延伸)且沿第一方向排列(例如，沿座標軸X方向排列)，並分別與另外的複數個字元線200連接(未繪示)，虛置結構300位於著陸墊500與字元線200之間。

第2、4、6、8、10、12、14、16圖以及第18圖是根據本發明實施例，繪示出形成記憶體裝置的中間階段的上視示意圖。

首先參見第2圖的上視示意圖，並搭配第3A、3B圖以及第3C圖的剖面示意圖，說明形成圖案化芯軸的步驟。第2圖是根據本發明實施例，繪示出對應第1圖中記憶體裝置10的區域R的放大上視示意圖。第3A、3B圖以及第3C圖是根據本發明實施例，分別繪示出對應第2圖中的剖線A-A、剖線B-B、以及剖線C-C的剖面示意圖。提供了基板100。在一些實施例中，基板100可為元素半導體基板，諸如矽基板、或鍺基板；化合物半導體基板，諸如碳化矽(SiC)、砷化鎵(GaAs)、砷化銦(InAs)、或磷化銦(InP)基板；或合金半導體基板，諸如SiGe、SiGeC、GaAsP或GaInP。在基板100上依序形成堆疊層105、犧牲層110、以及硬遮罩層115。首先，形成堆疊層105於基板100上。堆疊層105為在第三方向(例如，座標軸Z方向)堆疊的膜層，且第三方 向與第一方向以及第二方向相交。在一些實施例中，第三方向垂直於第一方向以及垂直於第二方向。在一些實施例中，堆疊層105在第三方向由下往上可依序包含：例如，穿隧介電層、浮置閘極層、閘間介電層、控制閘極層、金屬層、以及頂蓋層。為簡化圖式起見，上述各層未詳細繪示，僅用堆疊層105示意繪出。在一些實施例中，穿隧介電層的材料可為氧化矽。在一些實施例中，圖案化的浮置閘極層的材料可為導體材料，諸如摻雜的多晶矽、未摻雜的多晶矽、或上述之組合。在一些實施例中，閘間介電層可為諸如由氮化物/氧化物/氮化物(nitride/oxide/nitride；ONO)所構成的複合層，但本發明並不以此為限，複合層也可為五層或更多層的膜層。在一些實施例中，控制閘極層的材料可為導體材料，諸如摻雜的多晶矽、未摻雜的多晶矽、或上述之組合。在一些實施例中，金屬層的材料可為諸如W、TiN、或上述之組合。在一些實施例中，頂蓋層的材料可為介電材料，諸如氮化矽、氮氧化矽、或上述之組合。

接著，依序形成犧牲層110以及硬遮罩層115於堆疊層105上。犧牲層110可在後續的圖案化硬遮罩層115的製程步驟中，保護堆疊層105不受蝕刻製程所影響。硬遮罩層115可以在後續的製程步驟中作為堆疊層105的圖案化遮罩，以形成字元線200以及虛置結構300。在一些實施例中，犧牲層110的材料包含氧化矽。在一些實施例中，硬遮罩層115可為單層或多層結構。在一些實施例中，硬遮罩層115的材料包含多晶矽。

形成第一圖案化芯軸120以及複數個第二圖案化芯軸125於硬遮罩層115上，且第一圖案化芯軸120在第一方向(例如，座標軸X)與第二圖案化芯軸125的末端相鄰且分隔設置。在常規的形成字元線的圖案化製程中，通常會形成在末端彼此相連的複數個圖案化芯軸，並在進行芯軸的圖案轉移製程之後，藉由另外的圖案化製程將圖案分隔，使末端相連的部分成為虛置結構的圖案，而其餘部分則作為字元線的圖案。本發明實施例在形成圖案化芯軸的步驟中，就將後續對應形成字元線200與虛置結構300的芯軸圖案彼此分隔，亦即佈局分解，有效避免了後續可能造成的圖案分隔不完全。第一圖案化芯軸120沿著第二方向延伸，且具有沿第二方向排列的複數個閉孔122(例如，沿著座標軸Y方向延伸，且具有沿座標軸Y方向排列的複數個閉孔122)，而第二圖案化芯軸125沿著第一方向延伸，且沿第二方向排列(例如，沿著座標軸X方向延伸，且沿座標軸Y方向排列)。在一些實施例中，第一圖案化芯軸120以及第二圖案化芯軸125的形成方法為先形成芯軸層(未繪示)於硬遮罩層115上，並經由光學微影與蝕刻製程在芯軸層上形成光阻圖案。在一些實施例中，在形成光阻圖案之後，可進行修整(trimming)製程以進一步減少光阻圖案的寬度，並接著進行蝕刻製程，將光阻圖案轉移至芯軸層，從而形成第一圖案化芯軸120以及第二圖案化芯軸125。在一些實施例中，第一圖案化芯軸120以及第二圖案化芯軸125的材料可包含碳、氮氧化矽(SiON)、底部抗反射塗層(bottom anti-reflective coating；BARC)、 或上述之組合。在一些實施例中，該些閉孔在該第二方向的寬度對該些第二圖案化芯軸的節距的比例為約1：1，該些閉孔在該第二方向的寬度對該些第二圖案化芯軸在該第二方向的寬度的比例為約3：1，第一圖案化芯軸120以及第二圖案化芯軸125在第一方向分隔的距離為約50奈米至約110奈米。

參見第4、6圖及第8圖的上視示意圖以及第5A、5B、5C、7A、7B、7C、9A、9B圖及第9C圖的剖面示意圖，在形成第一圖案化芯軸120以及第二圖案化芯軸125之後，進行自對準雙重圖案化(self-alignment double patterning；SADP)製程，以在硬遮罩層115上形成複數個間隔物135。首先參見第4、5A、5B圖以及第5C圖，順應地形成間隔物材料層130於硬遮罩層115、第一圖案化芯軸120、以及第二圖案化芯軸125上。在一些實施例中，間隔物材料層130可藉由諸如化學氣相沉積(chemical vapor deposition；CVD)、原子層沉積(atomic layer deposition；ALD)來形成。在一些實施例中，間隔物材料層130的材料可為諸如氧化矽(SiO)的氧化物。

接著參見第6、7A、7B圖以及第7C圖，在形成間隔物材料層130之後，自對準雙重圖案化製程更包含對間隔物材料層130進行回蝕刻製程，直到露出第一圖案化芯軸120與第二圖案化芯軸125的頂表面以及部分的硬遮罩層115的頂表面，從而形成間隔物135於第一圖案化芯軸120以及第二圖案化芯軸125相 對的側壁上。間隔物135會在第二圖案化芯軸125的末端129相連，如第6圖所繪示。

接著參見第8、9A、9B圖以及第9C圖，在形成間隔物135之後，自對準雙重圖案化製程更包含將第一圖案化芯軸120、第二圖案化芯軸125、以及間隔物135的圖案轉移至硬遮罩層115，從而形成了圖案化的硬遮罩層115a。在一些實施例中，在轉移第一圖案化芯軸120、第二圖案化芯軸125、以及間隔物135的圖案的蝕刻製程中，可以一併移除第一圖案化芯軸120以及第二圖案化芯軸125，並留下部分的間隔物135a。在形成間隔物135a之後，露出了部分的犧牲層110的頂表面以及部分的硬遮罩層115a的頂表面，如第9A、9B圖以及第9C圖所繪示。由於移除了第一圖案化芯軸120以及第二圖案化芯軸125，間隔物135a在硬遮罩層115a上方形成了露出硬遮罩層115a的頂表面的凹陷區137，亦即，間隔物135a的頂表面位於硬遮罩層115a的頂表面上方。

接著參見第10圖及第12圖的上視示意圖以及第11A、11B、11C、13A、13B圖以及第13C圖的剖面示意圖，進行間隔物135a的切分製程(cutting process)，以形成彼此分隔的間隔物。切分製程包含形成第一圖案化光阻140覆蓋間隔物135a的一部份，亦即，覆蓋間隔物135a形成於第二圖案化芯軸125在第二方向(例如，座標軸Y方向)的相對兩側上的部分，並露出間隔物135a在第二圖案化芯軸125的末端129相連的部分。第一圖案化光阻140至少露出形成於第一圖案化芯軸120上的間隔物 135a的一部分。在一些實施例中，第一圖案化光阻140露出了剖線A-A以及剖線B-B對應的區域的間隔物135a，但覆蓋剖線C-C對應的區域的間隔物135a，包含填入凹陷區137，如第11A、11B圖以及第11C圖所繪示。隨後，移除未被第一圖案化光阻140所覆蓋的間隔物135a，從而形成間隔物135b，如第12圖所繪示。被移除的部分包含間隔物135a在第二圖案化芯軸125的末端129相連的部分以及形成於第一圖案化芯軸120上被露出的部分。經過切分製程之後，形成了複數個彼此不相連的間隔物135b。這些間隔物135b沿著第一方向延伸，且沿第二方向排列。在一些實施例中，如第13A、13B圖以及第13C圖所繪示，剖線A-A以及剖線B-B對應的區域的間隔物135a被移除，重新露出原本被部分的間隔物135a所覆蓋的硬遮罩層115a，且剖線A-A對應的區域進一步露出閉孔150，而剖線C-C對應的區域的間隔物135b則被留下並作為後續的字元線的圖案。在一些實施例中，間隔物135b在第二方向的寬度等於間隔物135b在第二方向的間距。

接著參見第14、16圖及第18圖的上視示意圖以及第15A、15B、15C、17A、17B、17C、19A、19B圖及第19C圖的剖面示意圖，將間隔物135b的圖案依序轉移至硬遮罩層115a、犧牲層110、以及堆疊層105。首先，參照第14圖，圖案轉移製程包含形成第二圖案化光阻145覆蓋硬遮罩層115a對應第一圖案化芯軸120的所有部份，並露出對應第二圖案化芯軸125的間隔物135b。在一些實施例中，第二圖案化光阻145覆蓋剖線A-A對應 的區域的硬遮罩層115a，而剖線B-B對應的區域的硬遮罩層115a以及剖線C-C對應的區域的硬遮罩層115a以及間隔物135b則被露出，如第15A、15B圖以及第15C圖所繪示。

值得注意的是，光阻圖案的邊角147可能會受到光學鄰近效應的影響，形成了具有圓角化邊角147的第二圖案化光阻145。但在本發明實施例中，由於已藉由第一圖案化芯軸120以及第二圖案化芯軸125定義出後續形成虛置結構300以及字元線200的區域，因此具有圓角化邊角147的第二圖案化光阻145並不會導致虛置結構300與字元線200產生橋接，增加了圖案轉移的製程寬裕度。

參見第16圖，隨後將間隔物135b的圖案轉移至間隔物135b下方的硬遮罩層115a，並移除第二圖案化光阻145以及所有的間隔物135b，從而形成對應第一圖案化芯軸120的硬遮罩層115b1(後續將形成虛置結構300)與對應第二圖案化芯軸125的硬遮罩層115b2(後續將形成字元線200)。在一些實施例中，剖線A-A對應的區域的間隔物135b被完全地移除並留下露出閉孔150的硬遮罩層115b1，剖線B-B對應的區域的硬遮罩層115a被完全地移除並露出犧牲層110的頂表面，而剖線C-C對應的區域留下被圖案化的硬遮罩層115b2，如第17A、17B圖以及第17C圖所繪示。在一些實施例中，由於閉孔150為閉孔122在形成間隔物135之後所定義的區域，因此閉孔122會大於閉孔150。

接著，以硬遮罩層115b1以及硬遮罩層115b2作為遮罩，將硬遮罩層115b1的圖案(以第一圖案化芯軸120進行雙重圖案化的圖案)以及硬遮罩層115b2的圖案(以第二圖案化芯軸125進行雙重圖案化以及切分製程的圖案)依序轉移至犧牲層110以及堆疊層105，隨後移除硬遮罩層115b1、硬遮罩層115b2以及犧牲層110，以形成虛置結構300以及字元線200於基板100上，如第18圖所繪示。硬遮罩層115b1的圖案對應形成虛置結構300，而硬遮罩層115b2的圖案對應形成字元線200。在一些實施例中，虛置結構300呈鐵軌狀，其為沿著第二方向延伸的塊狀體(例如，沿座標軸Y方向延伸的塊狀體)，且具有沿第二方向排列的閉孔150(例如，沿座標軸Y方向排列的閉孔150)。在一些實施例中，剖線A-A對應的區域的形成了露出閉孔150的虛置結構300，剖線B-B對應的區域的犧牲層110及堆疊層105被完全地移除並露出基板100的頂表面，而剖線C-C對應的區域以硬遮罩層115b2作為遮罩形成字元線200，如第17A、17B圖以及第17C圖所繪示。在使用了自對準雙重圖案化的實施例中，閉孔150在第二方向的寬度對字元線200的節距的比例為約1：1。在其他使用了自對準四重圖案化的實施例中，閉孔150在第二方向的寬度對字元線200的節距的比例為約2：1。在一些實施例中，閉孔150在第二方向的間距大於字元線200的寬度。

在形成字元線200以及虛置結構300之後，可繼續進行其他的半導體製程以形成記憶體裝置的各種部件以及元件，此處不再進行贅述。

綜上所述，本發明實施例藉由在字元線的圖案定義的製程期間就劃分出彼此分隔的記憶體裝置的字元線區以及虛置區，使得所形成的字元線不會受到後續光學鄰近效應的影響，也不會與虛置結構產生橋接，增加了圖案轉移的製程寬裕度，從而維持記憶體裝置的良率。另外，由於所形成的字元線不會受到光學鄰近效應的影響，本發明實施例所執行的光學微影製程可適當地選擇其他波長的光源，從而降低記憶體裝置的製造成本並維持記憶體裝置的性能表現。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10:記憶體裝置

100:基板

150:閉孔

200:字元線

300:虛置結構

400:選擇閘

500:著陸墊

R:區域

X:座標軸

Y:座標軸

Claims (15)

1. 一種記憶體裝置的製造方法，包括： 提供一基板； 依序形成一堆疊層以及一硬遮罩層於該基板上； 形成一第一圖案化芯軸以及複數個第二圖案化芯軸於該硬遮罩層上，其中該第一圖案化芯軸在一第一方向與該些第二圖案化芯軸的一末端相鄰且分隔設置；以及 以該第一圖案化芯軸及該些第二圖案化芯軸作為遮罩，依序圖案化該硬遮罩層以及該堆疊層，以形成彼此分隔的一虛置結構及複數個字元線於該基板上，其中該堆疊層對應該第一圖案化芯軸的部分形成為該虛置結構，該堆疊層對應該些第二圖案化芯軸的部分形成為該些字元線。
2. 如請求項1之記憶體裝置的製造方法，其中該第一圖案化芯軸沿著一第二方向延伸，且具有沿該第二方向排列的複數個閉孔，而該些第二圖案化芯軸沿著該第一方向延伸，且沿該第二方向排列，其中該第一方向與該第二方向相交。
3. 如請求項2之記憶體裝置的製造方法，其中該些閉孔在該第二方向的寬度對該些第二圖案化芯軸的節距的比例為約1：1，該些閉孔在該第二方向的寬度對該些第二圖案化芯軸在該第二方向的寬度的比例為約3：1。
4. 如請求項1之記憶體裝置的製造方法，其中依序圖案化該硬遮罩層以及該堆疊層以形成該些字元線的步驟包括： 形成複數個間隔物於該些第二圖案化芯軸的多個相對側壁上； 將該些第二圖案化芯軸及該些間隔物的圖案轉移至該硬遮罩層並移除該些第二圖案化芯軸，以留下該些間隔物於該硬遮罩層上；以及 將該些間隔物的圖案依序轉移至該硬遮罩層以及該堆疊層，以形成該些字元線於該基板上。
5. 如請求項4之記憶體裝置的製造方法，其中在形成該些間隔物的步驟更包括，形成該些間隔物在該些第二圖案化芯軸的該末端相連的部分，且在移除該些第二圖案化芯軸的步驟之後，包括： 形成一第一圖案化光阻，覆蓋該些間隔物在該些第二圖案化芯軸相對兩側的部分，但露出該些間隔物在該些第二圖案化芯軸的該末端相連的部分；以及 移除該些間隔物在該些第二圖案化芯軸的該末端相連的部分，使留下的該些間隔物不彼此相連。
6. 如請求項5之記憶體裝置的製造方法，其中留下的該些間隔物沿一第二方向排列，該第一方向與該第二方向相交，該些間隔物在該第二方向的寬度等於該些間隔物在該第二方向的間距。
7. 如請求項4之記憶體裝置的製造方法，其中將該些間隔物的圖案依序轉移至該硬遮罩層以及該堆疊層的步驟包括： 形成一第二圖案化光阻，覆蓋該硬遮罩層對應該第一圖案化芯軸的部份且露出該些間隔物； 將該些間隔物的圖案轉移至其下方的該硬遮罩層； 移除該第二圖案化光阻以及該些間隔物；以及 將該硬遮罩層的圖案轉移至該堆疊層，以形成該些字元線於該基板上。
8. 如請求項1之記憶體裝置的製造方法，其中在形成該硬遮罩層於該堆疊層上之前，更包括： 形成一犧牲層於該堆疊層上，該犧牲層在圖案化該硬遮罩層的步驟中保護該堆疊層不受蝕刻影響，其中該硬遮罩層包括多晶矽，且該犧牲層包括氧化矽。
9. 如請求項1之記憶體裝置的製造方法，其中該虛置結構呈鐵軌狀，其為沿著一第二方向延伸的塊狀體，且具有沿該第二方向排列的複數個閉孔，其中該第一方向與該第二方向相交。
10. 一種記憶體裝置，包括： 一基板； 複數個字元線，設置於該基板上，其中該些字元線沿著一第一方向延伸且沿一第二方向排列，且該第一方向與該第二方向相交；以及 一虛置結構，設置於該基板上，在該第一方向上與該些字元線的末端相鄰且分隔設置，其中該虛置結構為沿著該第二方向延伸的塊狀體，且具有沿該第二方向排列的複數個閉孔。
11. 如請求項10之記憶體裝置，其中該虛置結構呈鐵軌狀。
12. 如請求項10之記憶體裝置，更包括： 兩個選擇閘，分別設置於該些字元線在該第二方向的兩側，其中所述兩個選擇閘沿著該第一方向延伸，該虛置結構在該第二方向上位於所述兩個選擇閘之間；以及 複數個著陸墊，沿著該第二方向延伸，分別與另外的複數個字元線連接，其中該虛置結構位於該些著陸墊與該些字元線之間。
13. 如請求項10之記憶體裝置，其中該些閉孔在該第二方向的寬度對該些字元線的節距的比例為約1：1。
14. 如請求項10之記憶體裝置，其中該虛置結構與該些字元線分隔的距離為約50奈米至約110奈米。
15. 如請求項10之記憶體裝置，其中該些閉孔在該第二方向的間距大於該些字元線的寬度。

Images