CN111106001A - Nand存储器的栅极结构形成方法、nand存储器及光罩掩膜版 - Google Patents

Nand存储器的栅极结构形成方法、nand存储器及光罩掩膜版 Download PDF

Info

Publication number
CN111106001A
CN111106001A CN201911314216.4A CN201911314216A CN111106001A CN 111106001 A CN111106001 A CN 111106001A CN 201911314216 A CN201911314216 A CN 201911314216A CN 111106001 A CN111106001 A CN 111106001A
Authority
CN
China
Prior art keywords
forming
mandrel
gate structure
pattern
mandrel pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911314216.4A
Other languages
English (en)
Inventor
许鹏凯
乔夫龙
王一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201911314216.4A priority Critical patent/CN111106001A/zh
Priority to US16/837,961 priority patent/US11374103B2/en
Publication of CN111106001A publication Critical patent/CN111106001A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及NAND存储器的栅极结构形成方法、NAND存储器及光罩掩膜版，涉及半导体集成电路制造工艺，在NAND存储器的栅极结构形成过程中，通过第一道光刻曝光工艺在形成用于形成控制栅极结构的芯轴图形形貌的同时，也形成用于形成外围栅极结构和选择栅极结构的芯轴图形形貌，之后在通过第二道光刻曝光工艺将芯轴图形结构移除的过程中，将用于形成外围栅极和选择栅极结构的区域用光刻胶进行保护以移除控制栅极芯轴膜层，在接下来的栅极结构的刻蚀中，控制栅极通过剩余的侧墙形成，而外围栅极和选择栅极则通过侧墙以及未移除的芯轴图形结构来共同形成，这使得用于形成控制栅极最外围的侧墙关键尺寸不会较大，且削弱层间套准偏差对后续工艺的影响。

Description

NAND存储器的栅极结构形成方法、NAND存储器及光罩掩膜版
技术领域
本发明涉及半导体集成电路制造工艺，尤其涉及一种NAND存储器的栅极结构形成方法、NAND存储器及光罩掩膜版。
背景技术
在半导体集成电路中，NAND存储器(NAND flash)作为一种非易失性存储器，由于其大容量，擦写速度快，低成本等优点，适用于数据存储，广泛应用于消费，汽车，工业电子等领域。
请参阅图1，图1为NAND存储器的架构示意图，如图1所示，NAND存储器通常由存储区域与外围区域构成。其中外围区域有多个外围管构成。存储区域又进一步由多个块构成。每个块由两个选择管和若干控制管来共同构成。其中选择管位于块的两端，而控制管则位于块的中间。随着技术的发展，控制栅极的尺寸不断微缩，以满足存储容量日益增长的需求，然而其随之带来许多技术难题。如何提高存储器的面积利用率并提高存储器产品的工艺窗口一直为业界研究的重点。
NAND存储器进入到40nm以下时，尤其是20nm节点及以下时，为实现存储单元更小的关键尺寸，在定义存储区域图形的时候开始采用自对准双重图形成像(self-aligneddouble patterning)技术，该技术已经被用于鳍式晶体管(FinFET)的Fin层和NAND存储器的关键图层制造工艺中，以提高芯片上图形密度，实现更小周期图形成像。自对准双重图形成像技术的基本原理，是将一套电路图形分解为两套图形，通常为高密度的关键图形和相对较低密度的非关键图形，进而，分别进行成像，从而提高成像的质量。目前，在自对准双重图形成像工艺的应用中，主要包括步骤：首先，形成高密度的关键图形的图案，对于密度高的关键图形，通常采用侧墙转移工艺获得其图案，具体的，先使用一块掩膜版在光刻胶中形成第一道图形，然后通过刻蚀工艺将第一道图形转移到顶层掩膜层，并采用刻蚀修剪工艺获得所需尺寸图形；接着，采用沉积工艺及刻蚀工艺，在具有第一道图形的顶层掩膜层的侧壁形成侧墙，并去除顶层掩膜层；而后再次沉积光刻胶层，采用另一掩模版形成低密度的图形之后，以剩余的侧墙以及光刻胶为掩模层进行刻蚀。其中侧墙结构最终所定义的区域为高密度的关键图形，而光刻胶最终所定义的图形则为较低密度的非关键图形。
然而，由于在侧墙刻蚀工艺中，在外侧的侧墙与在内侧的侧墙的图形密度不同，因此会受到Iso/Dense负载效应的影响形成不同的关键尺寸，进而造成控制栅极关键尺寸不同的问题，例如外侧的控制栅极的关键尺寸偏大。此外，两次光刻工艺会存在光刻层间套准的偏差。由此而带来的控制栅极和选择栅极之间间隙偏大或偏小的问题，对于后续刻蚀以及化学机械研磨等工艺会造成影响，使NAND存储器的工艺制造窗口减小。
发明内容
本发明的目的在于提供一种NAND存储器的栅极结构形成方法，以解决侧墙刻蚀时的负载效应问题并削弱层间套准偏差对后续工艺的影响。
本发明提供的NAND存储器的栅极结构形成方法，包括：S1：提供衬底，在所述衬底上依次形成栅极结构层、图形传递层、芯轴图形层以及有机介电质Tri-Layer层；S2：以第一光罩掩膜版为掩膜进行第一道光刻曝光工艺，在有机介电质Tri-Layer层的光刻胶层上形成芯轴图形形貌，所述芯轴图形形貌包括用于形成控制栅极结构的芯轴图形形貌、用于形成外围栅极结构的芯轴图形形貌以及用于形成选择栅极结构的芯轴图形形貌；S3：在步骤S2形成的芯轴图形形貌下，进行有机介电质Tri-Layer层和芯轴图形层刻蚀工艺，并去除有机介电质Tri-Layer层，形成芯轴图形结构，所述芯轴图形结构包括用于形成控制栅极结构的芯轴图形结构、用于形成外围栅极结构的芯轴图形结构以及用于形成选择栅极结构的芯轴结构；S4：对步骤S3形成的芯轴图形结构通过修正工艺使其关键尺寸减小，形成减小了尺寸的芯轴图形结构；S5：在步骤S4形成的芯轴图形结构的周围进行侧墙沉积工艺，继而通过侧墙刻蚀工艺形成带侧墙芯轴图形结构，所述带侧墙芯轴图形结构包括用于形成控制栅极结构的带侧墙芯轴图形结构、用于形成外围栅极结构的带侧墙芯轴图形结构以及用于形成选择栅极结构的带侧墙芯轴结构；S6：以第二光罩掩膜版为掩膜进行第二道光刻曝光工艺，使光刻胶覆盖用于形成选择栅极结构的带侧墙芯轴图形结构和用于形成外围栅极结构的带侧墙芯轴图形结构，而将用于形成控制栅极结构的带侧墙芯轴图形结构区域的光刻胶显开；S7：以步骤S6中形成的光刻胶为掩膜将用于形成控制栅极结构的带侧墙芯轴图形结构中的芯轴结构去除，继而去除步骤S6中形成的光刻胶，形成用于形成控制栅极结构的侧墙结构、用于形成选择栅极结构的带侧墙芯轴图形结构以及用于形成外围栅极结构的带侧墙芯轴图形结构；以及S8：以步骤S7中形成的用于形成控制栅极结构的侧墙结构、用于形成外围栅极结构的带侧墙芯轴图形结构以及用于形成选择栅极结构的带侧墙芯轴图形结构为掩膜层进行刻蚀形成控制栅极结构、外围栅极结构和选择栅极结构。
更进一步的，栅极结构层包括氧化硅层、浮栅层、氧化硅层-氮化硅层-氧化硅层以及控制栅层。
更进一步的，图形传递层包括氮化硅层、氧化硅层以及无定型硅层。
更进一步的，芯轴图形层包括正硅酸乙酯生成的氧化硅膜层以及高温氧化物沉积层。
更进一步的，有机介电质Tri-Layer层包括有机介电质层、含硅抗反射层以及光刻胶层。
更进一步的，步骤S2中所述用于形成外围栅极结构的芯轴图形形貌和用于形成选择栅极结构的芯轴图形形貌较用于形成控制栅极结构的芯轴图形形貌的尺寸大。
更进一步的，步骤S2中用于形成选择栅极结构的芯轴图形形貌与用于形成控制栅极结构的芯轴图形形貌相邻。
更进一步的，步骤S3中所述用于形成外围栅极结构的芯轴图形结构和用于形成选择栅极结构的芯轴图形结构较用于形成控制栅极结构的芯轴图形结构的尺寸大。
更进一步的，步骤S3中用于形成选择栅极结构的芯轴图形结构与用于形成控制栅极结构的芯轴图形结构相邻。
更进一步的，在步骤S4中将用于形成控制栅极结构的芯轴图形结构、用于形成外围栅极结构的芯轴图形结构以及用于形成选择栅极结构的芯轴图形结构的尺寸减小。
更进一步的，步骤S5中用于形成选择栅极结构的带侧墙芯轴图形结构与用于形成控制栅极结构的带侧墙芯轴图形结构相邻。
更进一步的，步骤S6中光刻胶仅覆盖所述用于形成外围栅极结构的带侧墙芯轴图形结构区域以及用于形成选择栅极结构的带侧墙芯轴图形结构区域。
更进一步的，所有的用于形成控制栅极结构的侧墙结构尺寸一致。
本发明还提供一种NAND存储器，包括采用上述的NAND存储器的栅极结构形成方法制作的控制栅极、外围栅极和选择栅极。
本发明还提供一光罩掩膜版，应用于NAND存储器的栅极结构形成过程中，所述NAND存储器的栅极结构包括控制栅极结构、选择栅极结构和和外围栅极结构，包括：第一光罩掩膜版，第一光罩掩膜版包括控制栅极结构芯轴图形、选择栅极结构芯轴图形以及外围栅极结构芯轴图形，以及除芯轴图形之外的非图形区域，以使以第一光罩掩膜版为掩膜进行第一道光刻曝光工艺后，在光刻胶层上形成用于形成控制栅极结构的芯轴图形形貌、用于形成外围栅极结构的芯轴图形形貌以及选择栅极结构的芯轴图形形貌；以及第二光罩掩膜版，第二光罩掩膜版包括覆盖外围栅极结构图形的图形区域和覆盖选择栅极结构图形的图形区域，以及除图形区域之外的非图形区域，以使以第二光罩掩膜版为掩膜进行第二道光刻曝光工艺，使光刻胶覆盖用于形成外围栅极结构的图形的区域和形成选择栅极结构的图形的区域，其它区域的光刻胶显开。
更进一步的，第一光罩掩膜版中各控制栅极结构芯轴图形之间间隔相同的距离，且各控制栅极结构芯轴图形的尺寸一致
更进一步的，以外围栅极结构芯轴图形形成的芯轴尺寸和以选择栅极结构芯轴图形形成的芯轴尺寸大于以各控制栅极结构芯轴图形形成的芯轴尺寸。
更进一步的，选择栅极结构芯轴图形紧邻控制栅极结构芯轴图形。
本发明提供的NAND存储器的栅极结构形成方法、NAND存储器及光罩掩膜版，在NAND存储器的栅极结构形成过程中，通过第一道光刻曝光工艺在形成用于形成控制栅极结构的芯轴图形形貌的同时，也形成用于形成外围栅极结构和选择栅极结构的芯轴图形形貌，进而在形成用于形成控制栅极结构的芯轴图形结构的同时，也形成用于形成外围栅极结构和选择栅极结构的芯轴图形结构，然后进行侧墙的沉积和刻蚀工艺，之后在通过第二道光刻曝光工艺将芯轴图形结构移除的过程中，将用于形成外围栅极和选择栅极结构的区域用光刻胶进行保护，在接下来的栅极结构的刻蚀中，控制栅极仍然通过剩余的侧墙形成，而外围栅极和选择栅极则通过侧墙以及未移除的芯轴图形结构来共同形成，这使得用于形成控制栅极最外围的侧墙不再是最孤立图形，其关键尺寸也不会较大。此外，由于第二道光刻曝光工艺并非用于形成图形，使得层间套准的偏差不会造成控制栅极与外围栅极之间的距离有所变化，且其对后续工艺的影响也被削弱。
附图说明
图1为NAND存储器的架构示意图。
图2a-2g为现有技术的NAND存储器的制造过程示意图。
图3a为现有技术的一光罩的示意图。
图3b为现有技术的另一光罩的示意图
图4a-4g为本发明一实施例的NAND存储器的栅极结构的形成过程示意图。
图5a为本发明一实施例的NAND存储器的栅极结构形成过程中的第一光罩掩膜版示意图。
图5b为本发明一实施例的NAND存储器的栅极结构形成过程中的第二光罩掩膜版示意图。
图中主要元件附图标记说明如下：
510、520、540、芯轴图形；530、非图形区域。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
具体的，请参阅图2a-2g，图2a-2g为现有技术的NAND存储器的制造过程示意图，如图2a-2g所示，现有技术的NAND存储器的制造过程，包括：
S1：提供衬底210，所述衬底210上依次形成栅极结构层220、图形传递层230、芯轴图形层240以及有机介电质Tri-Layer层250，如图2a所示；
S2：以图3a所示的光罩进行第一道光刻曝光工艺，在光刻胶层(PR)上形成芯轴图形(Core)形貌，如图2a所示；
S3：在如图2a所示的光刻胶的图形形貌下，进行有机介电质Tri-Layer层250和芯轴图形层240刻蚀，形成如图2b所示的芯轴图形(Core)结构261，如图2b所示；
S4：由于受到光刻工艺的局限性，图2b所示的芯轴图形(Core)关键尺寸较大，对图2b所示的芯轴图形(Core)通过修正使其关键尺寸减小，形成如图2c所示的芯轴图形(Core)结构262；
S5：在图2c所示的芯轴图形(Core)结构262的周围进行侧墙结构的沉积，继而通过侧墙刻蚀形成如图2d所示的带侧墙芯轴图形结构；
S6：进行芯轴图形结构262的移除工艺，从而形成如图2e所示的侧墙结构270；
S7：重新涂布光刻胶，以图3b所示的光罩进行第二道光刻曝光工艺，其中，控制栅极(CG)所对应的区域在经过第二道光刻之后无光刻剩余，而选择栅极(SG)和外围栅极(PG)所在的区域则仍有光刻胶剩余，如图2f所示；以及
S8：在图2f的结构下，进行刻蚀工艺，其中，侧墙270作为控制栅极刻蚀的初始掩模层，而图2f中剩余的光刻胶则作为选择栅极和外围栅极刻蚀的初始掩模层，最终，形成如图2g所示的控制栅极结构、选择栅极结构及外围栅极结构。
如图3a和图3b中的图形区域为不透光区域，非图形区域为透光区域，分别用于形成图2a和图2f所示的光刻胶图形形貌。
在以上工艺流程中，芯轴图形(Core)结构262的关键尺寸会决定控制栅极之间的空隙尺寸，因此需要进行芯轴图形尺寸修正的步骤，即步骤S4，以使得控制栅极之间的尺寸满足工艺要求。步骤S6中形成的侧墙结构的尺寸，则决定了控制栅极的尺寸。在步骤S5中侧墙刻蚀中，在外侧的侧墙271为孤立图形(ISO)，内侧的侧墙272为密集图形(dense)，从而由于Iso/Dense负载效应的影响，外侧的侧墙271容易形成较大的尺寸，而影响器件性能。为解决这一问题，通常会将紧邻选择栅极的控制栅极当作虚拟栅极，并不起存储作用，从而导致产品的面积使用率下降。除了以上缺点，在以上工艺中，由于选择栅极通过步骤S7中的第二道光刻时的光刻胶来确定，若步骤S2与步骤S7的光刻过程中的层间套准有所偏移，则最外围的控制栅极280与选择栅极290之间的距离则会有所增大或减小，对于后续填充以及化学机械研磨等工艺会造成影响，使NAND存储器的工艺流程窗口减小。
若能够解决上述的负载效应及层间套准偏移的问题，则可以提高存储器产品的面积使用率，并提高存储器产品的工艺窗口。
在本发明一实施例中，在于提供一种NAND存储器的栅极结构形成方法，具体的，请参阅图4a-4g，图4a-4g为本发明一实施例的NAND存储器的栅极结构的形成过程示意图，本发明一实施例的NAND存储器的栅极结构形成方法，包括：
S1：提供衬底210，在所述衬底210上依次形成栅极结构层220、图形传递层230、芯轴图形层240以及有机介电质Tri-Layer层250，如图4a所示；
在本发明一实施例中，所述衬底210可以为Si衬底、Ge衬底、SiGe衬底、SOI(Silicon On Insulator，绝缘体上硅)衬底等。
在本发明一实施例中，栅极结构层220包括氧化硅层(OX)、浮栅层(FG)、氧化硅层-氮化硅层-氧化硅层(ONO)以及控制栅层(CG)。
在本发明一实施例中，图形传递层230包括氮化硅层(SIN)、氧化硅层(OX)以及无定型硅层(A-Poly)。
在本发明一实施例中，芯轴图形层240包括正硅酸乙酯生成的氧化硅膜层(TEOS)以及高温氧化物沉积层(HTO)。
在本发明一实施例中，有机介电质Tri-Layer层250包括有机介电质层(ODL)、含硅抗反射层(Si-ARC)以及光刻胶层(PR)。
S2：以第一光罩掩膜版为掩膜进行第一道光刻曝光工艺，在有机介电质Tri-Layer层250的光刻胶层上形成芯轴图形(Core)形貌310，所述芯轴图形(Core)形貌310包括用于形成控制栅极结构的芯轴图形形貌311、用于形成外围栅极结构的芯轴图形形貌313以及用于形成选择栅极结构的芯轴图形形貌312，如图4a所示；
更进一步的，在本发明一实施例中，用于形成选择栅极结构的芯轴图形形貌312与用于形成控制栅极结构的芯轴图形形貌311相邻。
在本发明一实施例中，所述用于形成选择栅极结构的芯轴图形形貌312的尺寸和用于形成外围栅极结构的芯轴图形形貌313的尺寸较用于形成控制栅极结构的芯轴图形形貌311的尺寸大。
S3：在步骤S2形成的芯轴图形形貌310下，进行有机介电质Tri-Layer层250和芯轴图形层240刻蚀工艺，并去除有机介电质Tri-Layer层250，形成芯轴图形结构320，所述芯轴图形结构320包括用于形成控制栅极结构的芯轴图形结构321、用于形成外围栅极结构的芯轴图形结构323以及用于形成选择栅极结构的芯轴结构322，如图4b所示。
更进一步的，在本发明一实施例中，所述用于形成外围栅极结构的芯轴图形结构323和用于形成选择栅极结构的芯轴图形结构322较用于形成控制栅极结构的芯轴图形结构321的尺寸大。
更进一步的，在本发明一实施例中，用于形成选择栅极结构的芯轴图形结构322与用于形成控制栅极结构的芯轴图形结构321相邻。
在本发明一实施例中，所述刻蚀工艺为干法刻蚀工艺。更进一步的，在本发明一实施例中，无定型硅层(A-Poly)为所述刻蚀工艺的刻蚀停止层。
S4：对步骤S3形成的芯轴图形结构320通过修正工艺使其关键尺寸减小，形成如图4c所示的减小了尺寸的芯轴图形结构330；
在本发明一实施例中，在步骤S4中将用于形成控制栅极结构的芯轴图形结构321、用于形成外围栅极结构的芯轴图形结构323以及用于形成选择栅极结构的芯轴图形结构322的尺寸减小。
在本发明一实施例中，所述修正工艺为湿法刻蚀工艺。
S5：在步骤S4形成的芯轴图形结构330的周围进行侧墙沉积工艺，继而通过侧墙刻蚀工艺形成带侧墙芯轴图形结构340，所述带侧墙芯轴图形结构340包括用于形成控制栅极结构的带侧墙芯轴图形结构341、用于形成外围栅极结构的带侧墙芯轴图形结构343以及用于形成选择栅极结构的带侧墙芯轴结构342，如图4d所示。
更进一步的，在本发明一实施例中，用于形成选择栅极结构的带侧墙芯轴图形结构342与用于形成控制栅极结构的带侧墙芯轴图形结构341相邻。
如图4d所示，在进行侧墙刻蚀工艺时，用于形成控制栅极的外侧的侧墙271不再如在现有技术步骤S5中时为孤立图形，由于在本发明中的第一道光刻曝光工艺中同时形成了用于形成控制栅极结构的芯轴图形形貌311以及用于形成选择栅极结构的芯轴图形形貌312，因此改变了外侧的侧墙271在刻蚀工艺中的环境，也即外侧的侧墙271和内侧的侧墙272均为密集图形(dense)，避免了刻蚀时的负载效应的影响，使得外侧的侧墙和内侧的侧墙尺寸一致，进而使器件性能一致，也因此避免了将紧邻控制栅极的栅极当作虚拟栅极的问题，从而提高产品的面积使用率。
S6：以第二光罩掩膜版为掩膜进行第二道光刻曝光工艺，使光刻胶覆盖用于形成选择栅极结构的带侧墙芯轴图形结构342和用于形成外围栅极结构的带侧墙芯轴图形结构343，而将用于形成控制栅极结构的带侧墙芯轴图形结构341区域的光刻胶显开，如图4e所示；
更进一步的，在本发明一实施例中，光刻胶仅覆盖所述用于形成外围栅极结构的带侧墙芯轴图形结构343区域和用于形成选择栅极结构的带侧墙芯轴图形结构342区域。
S7：以步骤S6中形成的光刻胶为掩膜将用于形成控制栅极结构的带侧墙芯轴图形结构341中的芯轴结构去除，继而去除步骤S6中形成的光刻胶，形成用于形成控制栅极结构的侧墙结构351、用于形成选择栅极结构的带侧墙芯轴图形结构342以及用于形成外围栅极结构的带侧墙芯轴图形结构343，如图4f所示；
如图4f所示，用于形成外围栅极结构的带侧墙芯轴图形结构343与用于形成选择栅极结构的带侧墙芯轴图形结构342中的芯轴结构仍保留。
更进一步的，在本发明一实施例中，所有的用于形成控制栅极结构的侧墙结构351尺寸一致。当然，各用于形成控制栅极结构的侧墙结构351的尺寸之间可有一定的偏差，但其偏差应在工艺可接受的范围内，属于公差。
更进一步的，在本发明一实施例中，通过湿法去除芯轴图形。
S8：以步骤S7中形成的用于形成控制栅极结构的侧墙结构351、用于形成外围栅极结构的带侧墙芯轴图形结构343以及用于形成选择栅极结构的带侧墙芯轴图形结构342为掩膜层进行刻蚀形成控制栅极结构(CG)380、外围栅极结构(PG)391和选择栅极结构(SG)392，如图4g所示；
综上所述，在NAND存储器的栅极结构形成过程中，通过第一道光刻曝光工艺在形成用于形成控制栅极结构的芯轴图形形貌的同时，也形成用于形成外围栅极结构和选择栅极结构的芯轴图形形貌，进而在形成用于形成控制栅极结构的芯轴图形结构的同时，也形成用于形成外围栅极结构和选择栅极结构的芯轴图形结构，然后进行侧墙的沉积和刻蚀工艺，之后在通过第二道光刻曝光工艺将芯轴图形结构移除的过程中，将用于形成外围栅极和选择栅极结构的区域用光刻胶进行保护，在接下来的栅极结构的刻蚀中，控制栅极仍然通过剩余的侧墙形成，而外围栅极和选择栅极则通过侧墙以及未移除的芯轴图形结构来共同形成，这使得用于形成控制栅极最外围的侧墙不再是最孤立图形，其关键尺寸也不会较大。此外，由于第二道光刻曝光工艺并非用于形成图形，使得层间套准的偏差不会造成控制栅极与外围栅极之间的距离有所变化，且其对后续工艺的影响也被削弱。
在本发明一实施例中，还提供一种NAND存储器，其包括采用上述的NAND存储器的栅极结构形成方法制作的控制栅极、选择栅极和外围栅极。
在本发明一实施例中，还提供NAND存储器的栅极结构形成过程中使用的光罩掩膜版，其中所述NAND存储器的栅极结构包括如图4g所示的控制栅极结构380、选择栅极结构392和外围栅极结构391，并请结合图5a和5b，图5a为本发明一实施例的NAND存储器的栅极结构形成过程中的第一光罩掩膜版示意图，图5b为本发明一实施例的NAND存储器的栅极结构形成过程中的第二光罩掩膜版示意图。具体的，NAND存储器的栅极结构形成过程中使用的光罩掩膜版包括：第一光罩掩膜版，请结合图5a，第一光罩掩膜版包括控制栅极结构芯轴图形510、外围栅极结构芯轴图形520以及选择栅极结构芯轴图形540，以及除图形区域之外的非图形区域530，以使以第一光罩掩膜版为掩膜进行第一道光刻曝光工艺后，在光刻胶层上形成用于形成控制栅极结构的芯轴图形形貌311、用于形成外围栅极结构的芯轴图形形貌313以及选择栅极结构的芯轴图形形貌312，如图4a所示；以及第二光罩掩膜版，请结合图5b，第二光罩掩膜版包括覆盖外围栅极结构图形的图形区域620和覆盖选择栅极结构图形的图形区域640，以及除图形区域之外的非图形区域630，以使以第二光罩掩膜版为掩膜进行第二道光刻曝光工艺，使光刻胶覆盖用于形成外围栅极结构的图形的区域和形成选择栅极结构的图形的区域，其它区域的光刻胶显开，如图4e所示；
更进一步的，在本发明一实施例中，第一光罩掩膜版中各控制栅极结构芯轴图形510之间间隔相同的距离，且各控制栅极结构芯轴图形510的尺寸一致。更进一步的，在本发明一实施例中，以外围栅极结构芯轴图形520形成的芯轴尺寸和以选择栅极结构芯轴图形540形成的芯轴尺寸大于以各控制栅极结构芯轴图形510形成的芯轴尺寸。更进一步的，在本发明一实施例中，选择栅极结构芯轴图形540紧邻控制栅极结构芯轴图形510。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (18)

1.一种NAND存储器的栅极结构形成方法，其特征在于，包括：
S1：提供衬底，在所述衬底上依次形成栅极结构层、图形传递层、芯轴图形层以及有机介电质Tri-Layer层；
S2：以第一光罩掩膜版为掩膜进行第一道光刻曝光工艺，在有机介电质Tri-Layer层的光刻胶层上形成芯轴图形形貌，所述芯轴图形形貌包括用于形成控制栅极结构的芯轴图形形貌、用于形成外围栅极结构的芯轴图形形貌以及用于形成选择栅极结构的芯轴图形形貌；
S3：在步骤S2形成的芯轴图形形貌下，进行有机介电质Tri-Layer层和芯轴图形层刻蚀工艺，并去除有机介电质Tri-Layer层，形成芯轴图形结构，所述芯轴图形结构包括用于形成控制栅极结构的芯轴图形结构、用于形成外围栅极结构的芯轴图形结构以及用于形成选择栅极结构的芯轴结构；
S4：对步骤S3形成的芯轴图形结构通过修正工艺使其关键尺寸减小，形成减小了尺寸的芯轴图形结构；
S5：在步骤S4形成的芯轴图形结构的周围进行侧墙沉积工艺，继而通过侧墙刻蚀工艺形成带侧墙芯轴图形结构，所述带侧墙芯轴图形结构包括用于形成控制栅极结构的带侧墙芯轴图形结构、用于形成外围栅极结构的带侧墙芯轴图形结构以及用于形成选择栅极结构的带侧墙芯轴结构；
S6：以第二光罩掩膜版为掩膜进行第二道光刻曝光工艺，使光刻胶覆盖用于形成选择栅极结构的带侧墙芯轴图形结构和用于形成外围栅极结构的带侧墙芯轴图形结构，而将用于形成控制栅极结构的带侧墙芯轴图形结构区域的光刻胶显开；
S7：以步骤S6中形成的光刻胶为掩膜将用于形成控制栅极结构的带侧墙芯轴图形结构中的芯轴结构去除，继而去除步骤S6中形成的光刻胶，形成用于形成控制栅极结构的侧墙结构、用于形成选择栅极结构的带侧墙芯轴图形结构以及用于形成外围栅极结构的带侧墙芯轴图形结构；以及
S8：以步骤S7中形成的用于形成控制栅极结构的侧墙结构、用于形成外围栅极结构的带侧墙芯轴图形结构以及用于形成选择栅极结构的带侧墙芯轴图形结构为掩膜层进行刻蚀形成控制栅极结构、外围栅极结构和选择栅极结构。
2.根据权利要求1所述的NAND存储器的栅极结构形成方法，其特征在于，栅极结构层包括氧化硅层、浮栅层、氧化硅层-氮化硅层-氧化硅层以及控制栅层。
3.根据权利要求1所述的NAND存储器的栅极结构形成方法，其特征在于，图形传递层包括氮化硅层、氧化硅层以及无定型硅层。
4.根据权利要求1所述的NAND存储器的栅极结构形成方法，其特征在于，芯轴图形层包括正硅酸乙酯生成的氧化硅膜层以及高温氧化物沉积层。
5.根据权利要求1所述的NAND存储器的栅极结构形成方法，其特征在于，有机介电质Tri-Layer层包括有机介电质层、含硅抗反射层以及光刻胶层。
6.根据权利要求1所述的NAND存储器的栅极结构形成方法，其特征在于，步骤S2中所述用于形成外围栅极结构的芯轴图形形貌和用于形成选择栅极结构的芯轴图形形貌较用于形成控制栅极结构的芯轴图形形貌的尺寸大。
7.根据权利要求1所述的NAND存储器的栅极结构形成方法，其特征在于，步骤S2中用于形成选择栅极结构的芯轴图形形貌与用于形成控制栅极结构的芯轴图形形貌相邻。
8.根据权利要求1所述的NAND存储器的栅极结构形成方法，其特征在于，步骤S3中所述用于形成外围栅极结构的芯轴图形结构和用于形成选择栅极结构的芯轴图形结构较用于形成控制栅极结构的芯轴图形结构的尺寸大。
9.根据权利要求1所述的NAND存储器的栅极结构形成方法，其特征在于，步骤S3中用于形成选择栅极结构的芯轴图形结构与用于形成控制栅极结构的芯轴图形结构相邻。
10.根据权利要求1所述的NAND存储器的栅极结构形成方法，其特征在于，在步骤S4中将用于形成控制栅极结构的芯轴图形结构、用于形成外围栅极结构的芯轴图形结构以及用于形成选择栅极结构的芯轴图形结构的尺寸减小。
11.根据权利要求1所述的NAND存储器的栅极结构形成方法，其特征在于，步骤S5中用于形成选择栅极结构的带侧墙芯轴图形结构与用于形成控制栅极结构的带侧墙芯轴图形结构相邻。
12.根据权利要求1所述的NAND存储器的栅极结构形成方法，其特征在于，步骤S6中光刻胶仅覆盖所述用于形成外围栅极结构的带侧墙芯轴图形结构区域和用于形成选择栅极结构的带侧墙芯轴图形结构区域。
13.根据权利要求1所述的NAND存储器的栅极结构形成方法，其特征在于，所有的用于形成控制栅极结构的侧墙结构尺寸一致。
14.一种NAND存储器，其特征在于，包括采用权利要求1所述的NAND存储器的栅极结构形成方法制作的控制栅极、选择栅极和外围栅极。
15.光罩掩膜版，应用于NAND存储器的栅极结构形成过程中，所述NAND存储器的栅极结构包括控制栅极结构、选择栅极结构和外围栅极结构，包括：
第一光罩掩膜版，第一光罩掩膜版包括控制栅极结构芯轴图形、选择栅极结构芯轴图形以及外围栅极结构芯轴图形，以及除芯轴图形之外的非图形区域，以使以第一光罩掩膜版为掩膜进行第一道光刻曝光工艺后，在光刻胶层上形成用于形成控制栅极结构的芯轴图形形貌、用于形成外围栅极结构的芯轴图形形貌以及选择栅极结构的芯轴图形形貌；以及
第二光罩掩膜版，第二光罩掩膜版包括覆盖外围栅极结构图形的图形区域和覆盖选择栅极结构图形的图形区域，以及除图形区域之外的非图形区域，以使以第二光罩掩膜版为掩膜进行第二道光刻曝光工艺，使光刻胶覆盖用于形成外围栅极结构的图形的区域和形成选择栅极结构的图形的区域，其它区域的光刻胶显开。
16.根据权利要求15所述的光罩掩膜版，其特征在于，第一光罩掩膜版中各控制栅极结构芯轴图形之间间隔相同的距离，且各控制栅极结构芯轴图形的尺寸一致。
17.根据权利要求15所述的光罩掩膜版，其特征在于，以外围栅极结构芯轴图形形成的芯轴尺寸和以选择栅极结构芯轴图形形成的芯轴尺寸大于以各控制栅极结构芯轴图形形成的芯轴尺寸。
18.根据权利要求15所述的光罩掩膜版，其特征在于，选择栅极结构芯轴图形紧邻控制栅极结构芯轴图形。
CN201911314216.4A 2019-12-19 2019-12-19 Nand存储器的栅极结构形成方法、nand存储器及光罩掩膜版 Pending CN111106001A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911314216.4A CN111106001A (zh) 2019-12-19 2019-12-19 Nand存储器的栅极结构形成方法、nand存储器及光罩掩膜版
US16/837,961 US11374103B2 (en) 2019-12-19 2020-04-01 Gate structure and photomask of NAND memory and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911314216.4A CN111106001A (zh) 2019-12-19 2019-12-19 Nand存储器的栅极结构形成方法、nand存储器及光罩掩膜版

Publications (1)

Publication Number Publication Date
CN111106001A true CN111106001A (zh) 2020-05-05

Family

ID=70422334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911314216.4A Pending CN111106001A (zh) 2019-12-19 2019-12-19 Nand存储器的栅极结构形成方法、nand存储器及光罩掩膜版

Country Status (2)

Country Link
US (1) US11374103B2 (zh)
CN (1) CN111106001A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11990409B2 (en) * 2021-04-19 2024-05-21 Samsung Electronics Co., Ltd. Semiconductor device with fine metal lines for BEOL structure and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055837A (zh) * 2006-04-11 2007-10-17 株式会社东芝 半导体装置的制造方法
US20090154240A1 (en) * 2007-12-17 2009-06-18 Samsung Electronics Co., Ltd. Nand flash memory devices having wiring with integrally-formed contact pads and dummy lines and methods of manufacturing the same
CN109950246A (zh) * 2017-12-21 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101077453B1 (ko) * 2009-03-31 2011-10-26 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US9911736B1 (en) 2017-06-14 2018-03-06 Globalfoundries Inc. Method of forming field effect transistors with replacement metal gates and contacts and resulting structure
US10586875B2 (en) 2018-07-03 2020-03-10 International Business Machines Corporation Gate-all-around transistor based non-volatile memory devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055837A (zh) * 2006-04-11 2007-10-17 株式会社东芝 半导体装置的制造方法
US20090154240A1 (en) * 2007-12-17 2009-06-18 Samsung Electronics Co., Ltd. Nand flash memory devices having wiring with integrally-formed contact pads and dummy lines and methods of manufacturing the same
CN109950246A (zh) * 2017-12-21 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
US20210193810A1 (en) 2021-06-24
US11374103B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
US8309469B2 (en) Method of fabricating semiconductor device
US9006107B2 (en) Patterned structure of semiconductor device and fabricating method thereof
JP2008066689A (ja) 半導体素子の製造方法
KR20170042056A (ko) 반도체 소자의 패턴 형성 방법
US8110340B2 (en) Method of forming a pattern of a semiconductor device
US20140048804A1 (en) Fin structure formation including partial spacer removal
US9006110B1 (en) Method for fabricating patterned structure of semiconductor device
KR101169164B1 (ko) 반도체 소자의 형성 방법
US8338250B2 (en) Process for fabricating memory device
CN112259541B (zh) Nord闪存的制作方法
CN109841503A (zh) 自对准双重图形化半导体结构的制作方法
KR101096907B1 (ko) 반도체 소자 및 그 형성방법
US11211429B2 (en) Vertical intercalation device for neuromorphic computing
CN109830462B (zh) 制作半导体元件的方法
CN111106001A (zh) Nand存储器的栅极结构形成方法、nand存储器及光罩掩膜版
CN114334619A (zh) 半导体结构的形成方法
CN109003937B (zh) 半导体存储器件的制作方法
US20100248467A1 (en) Method for fabricating nonvolatile memory device
CN110289261B (zh) Nand存储器的字线制作方法及包括其制作的字线的nand存储器
US10522366B2 (en) Method of fabricating semiconductor device
CN112614843A (zh) 半导体结构及其制备方法
TWI506735B (zh) 非揮發性記憶體的製造方法
US20230025163A1 (en) Method of manufacturing semiconductor structure
CN110828466B (zh) 字线制作方法
US8236649B2 (en) Semiconductor memory device with spacer shape floating gate and manufacturing method of the semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200505