CN107994027B - 一种sono刻蚀中负载效应影响的减轻方法 - Google Patents

一种sono刻蚀中负载效应影响的减轻方法 Download PDF

Info

Publication number
CN107994027B
CN107994027B CN201711167908.1A CN201711167908A CN107994027B CN 107994027 B CN107994027 B CN 107994027B CN 201711167908 A CN201711167908 A CN 201711167908A CN 107994027 B CN107994027 B CN 107994027B
Authority
CN
China
Prior art keywords
channel
etching
layer
stacking structure
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711167908.1A
Other languages
English (en)
Other versions
CN107994027A (zh
Inventor
何佳
刘藩东
张若芳
王鹏
夏志良
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711167908.1A priority Critical patent/CN107994027B/zh
Publication of CN107994027A publication Critical patent/CN107994027A/zh
Application granted granted Critical
Publication of CN107994027B publication Critical patent/CN107994027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Abstract

本发明提供了一种SONO刻蚀负载效应影响的减轻方法，采用干法刻蚀的工艺，对于栅极线区域多余的氮化硅牺牲介质层进行了选择性的刻蚀，这样就能够有效的消除由于负载效应(Loading Effect)所造成的栅极线区域(GL Area)和沟道核心区域(CH Core Area)之间存在的高度差；而由于栅极线区域(GL Area)和沟道核心区域(CH Core Area)之间高度差的减少甚至消除，就能够避免最终插塞多晶硅在沟道核心区域不必要的残留，从而提高沟道结构的性能，进而提高3D NAND闪存的整体性能。

Description

一种SONO刻蚀中负载效应影响的减轻方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构制备工艺，特别是一种3D NAND闪存结构的沟道制造过程中SONO刻蚀的负载效应(Loading Effect)影响的减轻方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，在NOR型结构的3D闪存中，存储单元在位线和地线之间并联排列，而在NAND型结构的3D闪存中，存储单元在位线和地线之间串列排列。具有串联结构的NAND型闪存具有较低的读取速度，但是却具有较高的写入速度，从而NAND型闪存适合用于存储数据，其优点在于体积小、容量大。闪存器件根据存储单元的结构可分为叠置栅极型和分离栅极型，并且根据电荷存储层的形状分为浮置栅极器件和硅-氧化物-氮化物-氧化物(SONO)器件。其中，SONO型闪存器件具有比浮置栅极型闪存器件更优的可靠性，并能够以较低的电压执行编程和擦除操作，且SONO型闪存器件具有很薄的单元，并且便于制造。
具体的，现有技术中3D NAND闪存的沟道(Channel Hole)核心区域(Core Area)制备工艺中通常包括以下步骤：
S1：在衬底1表面沉积由层间介质层2-1和牺牲介质层2-2所组成的衬底堆叠结构(O/N Stacks)2，随后进行沟道刻蚀以形成通至衬底表面的沟道3，并在沟道底部形成硅外延层(SEG)4；
S2：沉积形成沟道侧壁堆叠结构，参见图1a，具体为，在所述沟道3的侧壁及硅外延层4的表面上沉积堆叠结构5，所述堆叠结构为SONO(多晶硅层5-1/氧化物层5-2/氮化物层5-3/氧化物层5-4)的堆叠结构；
S3：刻蚀沟道侧壁堆叠结构，参见图1b，具体为，沿所述沟道侧壁堆叠结构的底壁向下刻蚀，通至所述硅外延层4并形成一定深度的硅槽；同时去除覆盖所述衬底堆叠结构顶面的所述沟道侧壁堆叠结构；
S4：填充插塞氧化物，参见图1c，采用原子层沉积工艺(ALD)，先沉积氧化物层，再进行回刻，随后进行沟道的插塞氧化物6填充；
S5：平坦化插塞氧化物，参见图1d，采用化学机械研磨工艺(CMP)平坦化所述插塞氧化物6的表面，并露出最上层的牺牲介质层2-2；
S6：回刻插塞氧化物，参见图1e，回刻插塞氧化物6以形成多晶硅沉积沟道7；
S7：沉积插塞多晶硅，参见图1f，在多晶硅沉积沟道7中沉积插塞多晶硅8；
S9：平坦化插塞多晶硅，参见图1g，采用化学机械研磨工艺(CMP)平坦化所述插塞多晶硅8的表面，并露出最上层的牺牲介质层2-2。
然而在上述工艺中，参见图1b，SONO刻蚀过程中的负载效应(Loading Effect)，在SONO刻蚀后会导致栅极线(Gate Line，简称GL)区域(A)与核心(Core)区域(C)之间产生高度差，具体而言核心区域(C)的高度会明显低于栅极线区域(A)的高度(如图1b所示)；而在随后的插塞氧化物的沉积过程中，该高度差将继续存在，并将导致随后平坦化插塞氧化物时，栅极线区域(A)的氧化物被清除干净，而在核心区域(C)有氧化物残留6-1(如图1e所示)；并且类似地，随后还将产生在核心区域(C)的多晶硅残留8-1(如图1g)所示，而这些氧化物残留和多晶硅残留无疑会影响沟道核心区域(CH Core)的结构，并影响沟道的性能以及最终3D NAND闪存的性能。
因此，如何减少甚至消除因SONO刻蚀过程中的负载效应(Loading Effect)导致的栅极线区域和沟道核心区域之间的高度差等负面影响，一直为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供一种SONO刻蚀中负载效应影响的减轻方法，能够尽量避免SONO刻蚀后，在栅极线区域和沟道核心区域产生高度差，从而提高3D NAND闪存的性能。
为了实现上述目的，本发明提出了一种SONO刻蚀中负载效应影响的减轻方法，包括以下步骤：
沉积形成沟道侧壁堆叠结构，所述沟道侧壁堆叠结构包括SONO结构；
刻蚀所述沟道侧壁堆叠结构；
填充插塞氧化物；
平坦化所述插塞氧化物以露出栅极线区域的牺牲介质层；
对所述栅极线区域的牺牲介质层进行选择性刻蚀；
回刻所述插塞氧化物以形成多晶硅沉积沟道；
在所述多晶硅沉积沟道中沉积插塞多晶硅；
平坦化所述插塞多晶硅并露出牺牲介质层。
进一步的，所述对所述栅极线区域的牺牲介质层进行选择性刻蚀，是使得栅极线区域的高度与沟道核心区域的高度基本相同。
进一步的，所述对所述栅极线区域的牺牲介质层进行选择性刻蚀，是采用干法刻蚀工艺(Dry Etch)。
进一步的，在所述沉积形成沟道侧壁堆叠结构的步骤前，还包括，沉积衬底堆叠结构、刻蚀衬底堆叠结构、形成硅外延层的步骤。
进一步的，所述沉积衬底堆叠结构，具体为，提供衬底，所述衬底表面形成有多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；所述层间介质层为氧化硅层，所述牺牲介质层为氮化硅层，从而形成O/N堆叠结构(O/NStacks)。
进一步的，所述刻蚀衬底堆叠结构，具体为，刻蚀所述层间介质层及牺牲介质层以形成沟道，所述沟道通至所述衬底并形成一定深度的、用于生长硅外延层的第一硅槽。
进一步的，所述形成沟道侧壁堆叠结构，具体为，首先，在所述沟道的侧壁及硅外延层的表面上依次沉积氧化硅/氮化硅/氧化硅/多晶硅，以形成SONO结构；随后，在多晶硅表面再沉积一层帽氧化物层。
进一步的，所述刻蚀步骤中，具体为，沿所述沟道侧壁堆叠结构的底壁向下刻蚀，通至所述硅外延层并形成一定深度的第二硅槽；覆盖所述衬底堆叠结构顶面的所述沟道侧壁堆叠结构同时被去除。
进一步的，所述平坦化处理采用化学机械研磨工艺(CMP)。
进一步的，所述填充插塞氧化物采用原子层沉积工艺(ALD)。
与现有技术相比，本发明的有益效果主要体现在：
第一，采用干法刻蚀的工艺，对于栅极线区域多余的氮化硅牺牲介质层进行了选择性的刻蚀，这样就能够有效的消除由于负载效应(Loading Effect)所造成的栅极线区域(GL Area)和沟道核心区域(CH Core Area)之间存在的高度差；
第二，由于栅极线区域(GL Area)和沟道核心区域(CH Core Area)之间高度差的减少甚至消除，就能够避免最终插塞多晶硅在沟道核心区域不必要的残留，从而提高沟道结构的性能，进而提高3D NAND闪存的整体性能。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1a-g为现有技术中3D NAND闪存的沟道(Channel Hole)核心区域(Core Area)制备工艺；
图2a-h为本发明中3D NAND闪存的沟道(Channel Hole)核心区域(Core Area)制备工艺。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，在本实施例中，提出了一种SONO刻蚀中负载效应影响的减轻方法，包括以下步骤：
S100：前序工艺，主要包括，沉积衬底堆叠结构、刻蚀衬底堆叠结构、形成硅外延层的步骤；
S200：沉积形成沟道侧壁堆叠结构，所述沟道侧壁堆叠结构包括SONO结构；
S300：刻蚀所述沟道侧壁堆叠结构；
S400：填充插塞氧化物；
S500：平坦化所述插塞氧化物以露出栅极线区域的牺牲介质层；
S600：对所述栅极线区域的牺牲介质层进行选择性刻蚀；
S700：回刻所述插塞氧化物以形成多晶硅沉积沟道；
S800：在所述多晶硅沉积沟道中沉积插塞多晶硅；
S900：平坦化所述插塞多晶硅并露出牺牲介质层。
首先来看前序工艺S100(参见图2a)：主要包括：
S110：沉积衬底堆叠结构，具体为，提供衬底100，所述衬底100表面形成有多层交错堆叠的层间介质层111及牺牲介质层112，所述牺牲介质层112形成于相邻的层间介质层111之间；所述层间介质层111为氧化硅层，所述牺牲介质层112为氮化硅层，从而形成O/N堆叠结构(O/N Stacks)110。
S120：刻蚀衬底堆叠结构，具体为，刻蚀所述层间介质层111及牺牲介质层112以形成沟道120，所述沟道120通至所述衬底100并形成一定深度的、用于生长硅外延层130的第一硅槽。
S130：形成硅外延层，具体为，在所述第一硅槽处进行硅的外延生长形成硅外延层(SEG)130。
在步骤S200中，请参考图2a，形成沟道侧壁堆叠结构140：
首先进行步骤S210，在所述沟道120的侧壁及硅外延层130的表面上依次沉积多晶硅层140-1/氧化物层140-2/氮化物层140-3/氧化物层140-4)的SONO堆叠结构；
随后进行步骤S220，在多晶硅层140-1的表面再沉积一层帽氧化物层140-0。
在步骤S300中，请参考图2b，刻蚀沟道侧壁堆叠结构：沿所述沟道侧壁堆叠结构140的底壁向下刻蚀，通至所述硅外延层130并形成一定深度的第二硅槽150；同时去除覆盖所述衬底堆叠结构顶面的所述沟道侧壁堆叠结构；在本刻蚀步骤中，由于刻蚀过程中的负载效应(Loading Effect)，导致栅极线区域氮化硅牺牲介质层112的高度明显高于沟道核心区域的高度。
在步骤S400中，请参考图2c，采用原子层沉积工艺(ALD)，在沟道120内填充插塞氧化物，具体为，先沉积氧化物层，再进行回刻，随后进行沟道120的插塞氧化物160填充。
在步骤S500中，请参考图2d，平坦化插塞氧化物，采用化学机械研磨工艺(CMP)平坦化所述插塞氧化物160的表面，并露出栅极线区域的牺牲介质层112。
在步骤S600中，请参考图2e，对所述栅极线区域的牺牲介质层112进行选择性刻蚀，优选采用等离子干法刻蚀(Plasm Dry Etch)，以有效的去除多余的牺牲介质层112，使得最终栅极线区域与沟道核心区域具有基本相同的高度。
在步骤S700中，请参考图2f，回刻所述插塞氧化物160以形成多晶硅沉积沟道170。
在步骤S800中，请参考图2g，在所述多晶硅沉积沟道170中沉积插塞多晶硅180。
在步骤S900中，请参考图2h，平坦化所述插塞多晶硅180并露出牺牲介质层112。所述沟道核心区域的牺牲介质层表面基本没有残留的多晶硅。
综上，采用干法刻蚀的工艺，对于栅极线区域多余的氮化硅牺牲介质层进行了选择性的刻蚀，这样就能够有效的消除由于负载效应(Loading Effect)所造成的栅极线区域(GL Area)和沟道核心区域(CH Core Area)之间存在的高度差；而由于栅极线区域(GLArea)和沟道核心区域(CH Core Area)之间高度差的减少甚至消除，就能够避免最终插塞多晶硅在沟道核心区域不必要的残留，从而提高沟道结构的性能，进而提高3D NAND闪存的整体性能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种减轻SONO刻蚀负载效应的方法，包括以下步骤：
沉积形成沟道侧壁堆叠结构，所述沟道侧壁堆叠结构包括SONO结构；
刻蚀所述沟道侧壁堆叠结构；
填充插塞氧化物；
平坦化所述插塞氧化物以露出栅极线区域的牺牲介质层；
对所述栅极线区域的牺牲介质层进行选择性刻蚀，使得栅极线区域的高度与沟道核心区域的高度基本相同；
所述对所述栅极线区域的牺牲介质层进行选择性刻蚀，是采用干法刻蚀工艺(DryEtch)；
回刻所述插塞氧化物以形成多晶硅沉积沟道；
在所述多晶硅沉积沟道中沉积插塞多晶硅；
平坦化所述插塞多晶硅并露出牺牲介质层。
2.根据权利要求1所述的方法，其特征在于：
在所述沉积形成沟道侧壁堆叠结构的步骤前，还包括，沉积衬底堆叠结构、刻蚀衬底堆叠结构、形成硅外延层的步骤。
3.根据权利要求2所述的方法，其特征在于：
所述沉积衬底堆叠结构，具体为，提供衬底，所述衬底表面形成有多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；所述层间介质层为氧化硅层，所述牺牲介质层为氮化硅层，从而形成O/N堆叠结构(O/N Stacks)。
4.根据权利要求3所述的方法，其特征在于：
所述刻蚀衬底堆叠结构，具体为，刻蚀所述层间介质层及牺牲介质层以形成沟道，所述沟道通至所述衬底并形成一定深度的、用于生长硅外延层的第一硅槽。
5.根据权利要求4所述的方法，其特征在于：
所述形成沟道侧壁堆叠结构，具体为，首先，在所述沟道的侧壁及硅外延层的表面上依次沉积氧化硅/氮化硅/氧化硅/多晶硅，以形成SONO结构；随后，在多晶硅表面再沉积一层帽氧化物层。
6.根据权利要求5所述的方法，其特征在于：
所述刻蚀步骤中，具体为，沿所述沟道侧壁堆叠结构的底壁向下刻蚀，通至所述硅外延层并形成一定深度的第二硅槽；覆盖所述衬底堆叠结构顶面的所述沟道侧壁堆叠结构同时被去除。
7.根据权利要求1-6任意一项所述的方法，其特征在于：
所述平坦化处理采用化学机械研磨工艺(CMP)。
8.根据权利要求1-6任意一项所述的方法，其特征在于：
所述填充插塞氧化物采用原子层沉积工艺(ALD)。
CN201711167908.1A 2017-11-21 2017-11-21 一种sono刻蚀中负载效应影响的减轻方法 Active CN107994027B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711167908.1A CN107994027B (zh) 2017-11-21 2017-11-21 一种sono刻蚀中负载效应影响的减轻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711167908.1A CN107994027B (zh) 2017-11-21 2017-11-21 一种sono刻蚀中负载效应影响的减轻方法

Publications (2)

Publication Number Publication Date
CN107994027A CN107994027A (zh) 2018-05-04
CN107994027B true CN107994027B (zh) 2020-09-25

Family

ID=62032471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711167908.1A Active CN107994027B (zh) 2017-11-21 2017-11-21 一种sono刻蚀中负载效应影响的减轻方法

Country Status (1)

Country Link
CN (1) CN107994027B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037318B (zh) * 2018-07-26 2019-12-13 长江存储科技有限责任公司 三维存储器件及其制造方法
WO2020082227A1 (en) * 2018-10-23 2020-04-30 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having semiconductor plug formed using backside substrate thinning
CN111323443B (zh) * 2020-03-04 2023-12-01 武汉新芯集成电路制造有限公司 Sono刻蚀样品制备及检测方法
CN111710683A (zh) * 2020-06-04 2020-09-25 长江存储科技有限责任公司 三维存储器及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066303A (ja) * 2009-09-18 2011-03-31 Elpida Memory Inc 半導体装置の製造方法
KR101096263B1 (ko) * 2009-12-29 2011-12-22 주식회사 하이닉스반도체 스페이서 패터닝 기술을 이용한 반도체 소자의 형성방법
KR20130008730A (ko) * 2011-07-13 2013-01-23 에스케이하이닉스 주식회사 반도체 소자의 ｓｔｉ 트렌치 형성 방법
US9123612B2 (en) * 2013-10-31 2015-09-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9761486B2 (en) * 2014-03-31 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of chip packaging
CN106206507B (zh) * 2015-04-30 2019-06-14 旺宏电子股份有限公司 半导体结构及其制造方法
CN106847821B (zh) * 2017-03-07 2018-09-14 长江存储科技有限责任公司 半导体结构及其形成方法
CN106876263A (zh) * 2017-03-07 2017-06-20 长江存储科技有限责任公司 一种化学机械研磨方法

Also Published As

Publication number Publication date
CN107994027A (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
CN109524417B (zh) 3d nand存储器及其形成方法
CN107994027B (zh) 一种sono刻蚀中负载效应影响的减轻方法
US11631691B2 (en) Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same
US8409977B2 (en) Three-dimensional semiconductor memory device and a method of fabricating the same
CN110289265B (zh) 3d nand存储器的形成方法
CN113394229B (zh) 3d nand存储器及其形成方法
CN110289263B (zh) 3d nand存储器及其形成方法
KR20100005604A (ko) 버티컬 플로팅 게이트를 구비하는 플래시 메모리소자의제조방법
CN109904165B (zh) 三维存储器的制造方法及三维存储器
KR20140025054A (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN107658222B (zh) 一种3d nand闪存沟道孔的平坦化工艺
CN107482017A (zh) 一种3d nand闪存沟道孔的制备工艺
CN107706191A (zh) 一种3d nand闪存沟道孔多晶硅连接层形成方法
CN112466887A (zh) 一种三维存储器及其制作方法
CN111540749B (zh) 三维存储器及其形成方法
WO2009032530A2 (en) Thickened sidewall dielectric for memory cell
US20110049617A1 (en) Semiconductor device
CN108598081B (zh) 三维存储器件及其制造方法
CN111863826B (zh) 图形化掩膜的制作方法及三维nand存储器的制作方法
CN115036290A (zh) 半导体器件及其制备方法和三维存储器系统
CN107946311B (zh) 控制3d nand闪存结构中沟道关键尺寸的方法
CN111211129B (zh) 3d存储器件及其制造方法
CN112420730A (zh) 半导体工艺和半导体结构
CN107994033B (zh) 一种基于氧化物-多晶硅薄膜堆叠的3d nand沟道孔成形方法
CN111448659B (zh) 存储器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant