CN112466887A - 一种三维存储器及其制作方法 - Google Patents
一种三维存储器及其制作方法 Download PDFInfo
- Publication number
- CN112466887A CN112466887A CN202011284246.8A CN202011284246A CN112466887A CN 112466887 A CN112466887 A CN 112466887A CN 202011284246 A CN202011284246 A CN 202011284246A CN 112466887 A CN112466887 A CN 112466887A
- Authority
- CN
- China
- Prior art keywords
- layer
- channel
- substrate
- side wall
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 391
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000011241 protective layer Substances 0.000 claims abstract description 26
- 238000003860 storage Methods 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000000605 extraction Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 24
- 239000002131 composite material Substances 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 238000000231 atomic layer deposition Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000005240 physical vapour deposition Methods 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 230000005641 tunneling Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000708 deep reactive-ion etching Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种三维存储器及其制作方法，该方法包括以下步骤：提供一基底结构，基底结构自下而上依次包括衬底、底部牺牲层、底部介质层及叠层结构，叠层结构包括在垂直方向上堆叠的多层栅极牺牲层，相邻栅极牺牲层之间设有电介质层；形成垂直沟道结构于基底结构中，垂直沟道结构包括沟道层及环绕于沟道层的存储叠层；形成栅线缝隙于基底结构中；形成侧墙保护层于栅线缝隙的侧壁，侧墙保护层包括至少三层膜层；去除底部牺牲层，得到底部横向缝隙，底部横向缝隙暴露出垂直沟道结构的一部分侧面。本发明采用多层复合膜结构作为栅线缝隙侧壁的保护层，一方面可以更好地保护两侧的叠层结构，另一方面可以极大地减小侧壁保护层的总厚度，扩大工艺窗口。
Description
技术领域
本发明属于半导体集成电路技术领域，涉及一种三维存储器及其制作方法。
背景技术
三维存储器包括3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。在3D NOR闪存中，存储单元在位线和地线之间并联排列，而在3D NAND闪存中，存储单元在位线和地线之间串列排列。3D NAND闪存具有较低的读取速度，但是却具有较高的写入速度，适合用于存储数据，其优点在于体积小、容量大。
闪存器件根据电荷存储层的形状划分包括一种硅-氧化物-氮化物-氧化物(SONO)器件，SONO型闪存器件具有较高的可靠性，并能够以较低的电压执行编程和擦除操作，且SONO型闪存器件具有很薄的单元，便于制造。SONO刻蚀是SONO型闪存器件制作中一个很重要的工艺步骤，具体为：沟道孔的侧壁和底部形成有SONO堆叠结构层，通过SONO刻蚀步骤刻蚀去除位于沟道孔底部的SONO堆叠结构层，以暴露出硅外延层。SONO刻蚀形貌决定沟道孔上下连接的结构的功能以及影响良率大小，因此在3D NAND工艺中是非常重要的步骤。
然而，随着3D Nand层数增加，SONO刻蚀也开始面临较大的挑战。目前，出现一种新的闪存器件，其不采用SONO型闪存器件从沟道结构底部引出沟道层的方式，而是从沟道结构侧面引出沟道层，可以避免3D Nand由于层数增加带来的SONO Etch的挑战。
沟道侧面引出层的形成需要预先去除其形成位置的底部牺牲层，蚀刻剂由栅线缝隙导入。在底部牺牲层去除的时候会对栅线缝隙侧壁产生负面影响，若侧壁保护层被破坏而暴露出两侧的叠层结构，形成沟道侧面引出层时会在暴露的叠层结构侧壁形成硅缺陷，进而影响后续叠层结构中栅线牺牲层的去除，使得氮化硅去除不彻底，后续形成的栅线层无法电连接沟道结构侧壁。另外，栅线缝隙与底部牺牲层交界处的底部拐角容易受到损伤，形成结构脆弱点。
因此，对于栅线缝隙侧壁的保护至关重要，如何提供一种新的三维存储器的制作方法以提高产品良率，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维存储器及其制作方法，用于解决现有技术中三维存储器制造过程中由于工艺窗口的限制，栅线缝隙侧墙保护层在底部牺牲层去除过程中容易被损坏，导致对器件产生不良影响，并且底部拐角的位置容易受到损伤，形成脆弱点的问题。
为实现上述目的及其他相关目的，本发明提供一种三维存储器的制作方法，包括以下步骤：
提供一基底结构，所述基底结构自下而上依次包括衬底、底部牺牲层、底部介质层及叠层结构，所述叠层结构包括在垂直方向上堆叠的多层栅极牺牲层，相邻所述栅极牺牲层之间设有电介质层；
形成垂直沟道结构于所述基底结构中，所述垂直沟道结构在垂直方向上贯穿所述叠层结构，并往下延伸至所述衬底中，所述垂直沟道结构包括沟道层及环绕于所述沟道层外侧面及外底面的存储叠层；
形成栅线缝隙于所述基底结构中，所述栅线缝隙在垂直方向上贯穿所述叠层结构，并往下延伸至所述底部牺牲层中；
形成侧墙保护层于所述栅线缝隙的侧壁，所述侧墙保护层包括至少三层膜层，且至少有两层膜层的材质不同；
去除所述底部牺牲层和部分所述侧墙保护层，得到底部横向缝隙，所述底部横向缝隙暴露出所述垂直沟道结构的一部分侧面。
可选地，所述侧墙保护层包括氧化铝层。
可选地，所述侧墙保护层按照沉积顺序依次包括第一氮化硅层、氧化硅层、第二氮化硅层及氧化铝层。
可选地，所述侧墙保护层的总厚度范围是10nm-30nm。
可选地，所述侧墙保护层中各层膜层的厚度范围分别是1～10nm。
可选地，还包括以下步骤：
经由所述底部横向缝隙去除所述存储叠层的一部分以暴露出所述沟道层的一部分；
形成沟道侧面引出层于所述底部横向缝隙中，所述沟道侧面引出层与所述沟道层连接。
可选地，所述沟道侧面引出层未填满所述底部横向缝隙，所述制作方法还包括以下步骤：
依次形成底部选择栅氧化层、底部选择栅牺牲层于所述底部横向缝隙中，
去除所述栅极牺牲层，得到多条栅极横向缝隙，并去除所述底部选择栅牺牲层，得到底部横向沟槽；
形成导电层于所述栅极横向缝隙及所述底部横向沟槽中。
可选地，还包括形成阵列公共源极结构于所述栅线缝隙中的步骤。
可选地，形成所述垂直沟道结构包括以下步骤：
形成垂直沟道孔于所述基底结构中，所述垂直沟道孔在垂直方向上贯穿多个所述栅极牺牲层，并往下延伸至所述衬底中；
形成所述存储叠层于所述垂直沟道孔的侧壁与底面；
形成所述沟道层于所述存储叠层表面。
本发明还提供一种三维存储器，包括：
衬底；
底部介质层，位于所述衬底上；
多个导电层，在垂直方向上堆叠于所述底部介质层上方，相邻所述导电层之间设有电介质层；
垂直沟道结构，在垂直方向上贯穿多个所述导电层及所述电介质层，并往下延伸至所述衬底中，所述垂直沟道结构包括沟道层及环绕于所述沟道层外侧面及外底面的存储叠层；
沟道侧面引出层，位于所述衬底与所述底部介质层之间，并在水平方向上贯穿所述存储叠层以与所述沟道层的侧面连接。
可选地，所述三维存储器还包括：
底部选择栅氧化层，位于所述衬底与所述底部介质层之间，且所述底部选择栅氧化层的顶面、底面及所述底部选择栅氧化层朝向所述沟道层的一面被所述沟道侧面引出层所包围；
底部选择栅层，位于所述衬底与所述底部介质层之间，且所述底部选择栅层的顶面、底面及所述底部选择栅层朝向所述沟道层的一面被所述底部选择栅氧化层所包围。
可选地，所述三维存储器还包括阵列公共源极结构，所述阵列公共源极结构在垂直方向上上下贯穿多个所述导电层、所述电介质层及所述底部介质层，并至少往下延伸至所述衬底表面。
如上所述，本发明的三维存储器的制作方法采用多层复合膜结构作为栅线缝隙侧壁的保护层，一方面可以更好地保护两侧的叠层结构，另一方面可以极大地减小侧壁保护层的总厚度，扩大工艺窗口。本发明的三维存储器的制作难度更低，器件中缺陷更少，有助于提升器件性能。
附图说明
图1显示为本发明的三维存储器的制作方法的工艺流程图。
图2显示为提供一基底结构的示意图。
图3显示为形成垂直沟道结构于所述基底结构中的示意图。
图4显示为形成栅线缝隙于所述基底结构中的示意图。
图5显示为沉积侧墙保护层的示意图。
图6显示为去除所述侧墙保护层位于所述叠层结构上方及所述栅线缝隙底部中间的部分的示意图。
图7显示为去除所述底部牺牲层，得到底部横向缝隙的示意图。
图8显示为经由所述底部横向缝隙去除所述存储叠层中所述阻隔层被暴露的部分的示意图。
图9显示为去除所述侧壁保护层中的所述氧化铝层的示意图。
图10显示为依次去除所述存储叠层中所述存储层及所述隧穿层被暴露的部分。
图11显示为预清洗所述底部横向缝隙的表面的示意图。
图12显示为沉积沟道侧面引出层的示意图。
图13显示为形成底部选择栅氧化层于的示意图。
图14显示为沉积底部选择栅牺牲层的示意图。
图15显示为对底部选择栅牺牲层进行回刻的示意图。
图16显示为对底部选择栅氧化层进行回刻的示意图。
图17显示为对沟道侧面引出层进行回刻的示意图。
图18显示为去除所述栅极牺牲层及所述底部选择栅牺牲层，得到栅极横向缝隙及底部横向沟槽的示意图。
图19显示为形成导电层于所述栅极横向缝隙及所述底部横向沟槽中的示意图。
图20显示为形成隔离侧墙于所述栅线缝隙的侧壁的示意图。
图21显示为去除所述隔离侧墙位于所述栅线缝隙底部中间的部位以暴露出所述衬底，并形成所述阵列公共源极结构的导电部分的示意图。
元件标号说明
S1～S7 步骤
1 衬底
2 底部牺牲层
3 底部介质层
4 栅极牺牲层
5 电介质层
6 阻挡层
7 沟道层
8 阻隔层
9 存储层
10 隧穿层
11 填充材料
12 半导体接触部
13 覆盖层
14 栅线缝隙
15 氧化铝层
16 第二氮化硅层
17 氧化硅层
18 第一氮化硅层
19 底部横向缝隙
20 沟道侧面引出层
21 底部选择栅氧化层
22 底部选择栅牺牲层
23 栅极横向缝隙
24 底部横向沟槽
25 氧化铝层
26 氮化钛层
27 栅极材料层
28 底部选择栅层
29 隔离侧墙
30 氮化钛层
31 介质层
32 钨层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图21。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例中提供一种三维存储器的制作方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：
S1：提供一基底结构，所述基底结构自下而上依次包括衬底、底部牺牲层、底部介质层及叠层结构，所述叠层结构包括在垂直方向上堆叠的多层栅极牺牲层，相邻所述栅极牺牲层之间设有电介质层；
S2：形成垂直沟道结构于所述基底结构中，所述垂直沟道结构在垂直方向上贯穿所述叠层结构，并往下延伸至所述衬底中，所述垂直沟道结构包括沟道层及环绕于所述沟道层外侧面及外底面的存储叠层；
S3：形成栅线缝隙于所述基底结构中，所述栅线缝隙在垂直方向上贯穿所述叠层结构，并往下延伸至所述底部牺牲层中；
S4：形成侧墙保护层于所述栅线缝隙的侧壁，所述侧墙保护层包括至少三层膜层，且至少有两层膜层的材质不同；
S5：去除所述底部牺牲层和部分所述侧墙保护层，得到底部横向缝隙，所述底部横向缝隙暴露出所述垂直沟道结构的一部分侧面。
首先请参阅图2，执行步骤S1：提供一基底结构，所述基底结构自下而上依次包括衬底1、底部牺牲层2、底部介质层3及叠层结构，所述叠层结构包括在垂直方向上堆叠的多层栅极牺牲层4，相邻所述栅极牺牲层4之间设有电介质层5。
作为示例，所述衬底1包括但不限于Si衬底、Ge衬底、SiGe衬底、绝缘体上硅(Silicon On Insulator，SOI)衬底或绝缘体上锗(Germanium On Insulator，GOI)衬底等，所述衬底1可以为P型掺杂或N型掺杂。所述底部牺牲层2包括但不限于多晶硅层，所述底部介质层3包括但不限于氧化硅层，所述栅极牺牲层4包括但不限于氮化硅层，所述电介质层5包括但不限于氧化硅层。
作为示例，所述衬底1与所述底部牺牲层2的界面处设有阻挡层6，用以保护所述衬底1表面。所述阻挡层6包括但不限于氧化硅层。
再请参阅图3，执行步骤S2：形成垂直沟道结构于所述基底结构中，所述垂直沟道结构上下贯穿所述叠层结构，并往下延伸至所述衬底中，所述垂直沟道结构包括沟道层7及环绕于所述沟道层外侧面及外底面的存储叠层。
具体的，形成所述垂直沟道结构包括以下步骤：
步骤S2-1：通过一个或多个湿法蚀刻和/或干法蚀刻工艺(例如深反应离子蚀刻(DRIE))形成垂直沟道孔于所述基底结构中，所述垂直沟道孔上下贯穿多个所述栅极牺牲层，并往下延伸至所述衬底1中。
步骤S2-2：采用化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积法(ALD)中的至少一种形成所述存储叠层于所述垂直沟道孔的侧壁与底面。所述存储叠层在所述垂直沟道孔的径向上由外而内依次包括阻隔层8、存储层9和隧穿层10，所述阻隔层8包括但不限于氧化硅层、氮氧化硅层、高k介质层中的至少一种，所述存储层9包括但不限于氮化硅层、氮氧化硅层、硅层中的至少一种，所述隧穿层10包括但不限于氧化硅层、氮氧化硅层中的至少一种。
步骤S2-3：采用化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积法(ALD)中的至少一种形成所述沟道层7于所述存储叠层表面。所述沟道层7包括但不限于多晶硅层、单晶硅层及非晶硅层中的至少一种。
作为示例，可进一步沉积填充材料11(氧化硅或其它电介质材料)于所述垂直沟道孔的剩余空间中，以完全或部分填充所述垂直沟道孔，并可进一步形成半导体接触部12于所述垂直沟道孔的上部，所述半导体接触部12的材质包括但不限于多晶硅，其与所述沟道层7连接。为了保护所述垂直沟道结构，可进一步沉积覆盖层13于所述叠层结构上方以覆盖所述垂直沟道结构。
再请参阅图4，执行步骤S3：采用湿法蚀刻工艺和/或干法蚀刻工艺(例如，DRIE)形成栅线缝隙14于所述基底结构中，所述栅线缝隙14在垂直方向上贯穿所述叠层结构，并往下延伸至所述底部牺牲层2中。
再请参阅图5及图6，执行步骤S4：采用化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积法(ALD)中的至少一种形成侧墙保护层于所述栅线缝隙的侧壁，所述侧墙保护层包括至少三层膜层，且至少有两层膜层的材质不同。
作为示例，所述侧墙保护层包括氧化铝层15，其耐腐蚀性能较强，可以在较薄的厚度下实现良好的保护效果。所述氧化铝层15优选位于最外层。本实施例中，所述侧墙保护层按照沉积顺序依次包括第一氮化硅层18、氧化硅层17、第二氮化硅层16及氧化铝层15。
作为示例，所述侧墙保护层的总厚度范围是10nm-30nm，所述侧墙保护层中各层膜层的厚度范围可以分别是1～10nm。
具体的，如图5所示，先沉积所述侧墙保护层，然后如图6所示，去除所述侧墙保护层位于所述叠层结构上方及所述栅线缝隙14底部中间的部分。
本实施例中采用多层复合膜结构作为栅线缝隙侧壁的保护层，一方面可以更好地保护两侧的叠层结构，另一方面可以极大地减小侧壁保护层的总厚度，有利于扩大工艺窗口。
再请参阅图7，执行步骤S5：采用湿法蚀刻工艺和/或干法蚀刻工艺去除所述底部牺牲层2，得到底部横向缝隙19，所述底部横向缝隙暴露出所述垂直沟道结构的一部分侧面。
再请参阅图8至图10，执行步骤S6：采用湿法蚀刻工艺和/或干法蚀刻工艺并经由所述底部横向缝隙19去除所述存储叠层的一部分以暴露出所述沟道层的一部分。
具体的，如图8所示，先经由所述底部横向缝隙19去除所述存储叠层中所述阻隔层8被暴露的部分，其中，所述阻挡层6在该过程中也被去除；然后如图9所示，去除所述侧壁保护层中的所述氧化铝层15；接着如图10所示，依次去除所述存储叠层中所述存储层9及所述隧穿层10被暴露的部分，在该过程中，所述侧壁保护层也会继续被损耗，但仍完整覆盖所述栅线缝隙的侧壁。
再请参阅图11及图12，进一步形成沟道侧面引出层20于所述底部横向缝隙中，所述沟道侧面引出层20与所述沟道层7连接。
具体的，如图11所示，先预清洗所述底部横向缝隙23的表面，在此过程中，所述侧墙保护层伸进所述底部横向缝隙19中的部分一并被去除。然后如图12所示，沉积所述沟道侧面引出层20，所述沟道侧面引出层20与所述沟道层7接触。
本实施例中，所述沟道侧面引出层20未填满所述底部横向缝隙，其在垂直方向的一横截面呈横向U型。
本实施例中，进一步的，还包括以下步骤：
请参阅图13，采用热氧化法、化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积法(ALD)中的至少一种形成底部选择栅氧化层21于所述底部横向缝隙19中。
再请参阅图14及图15，形成底部选择栅牺牲层22于所述底部横向缝隙19中。本实施例中，所述底部选择栅牺牲层22理论上填充满所述底部横向缝隙19剩余的空间。
具体的，如图14所示，先采用化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积法(ALD)中的至少一种沉积所述底部选择栅牺牲层22，所述底部选择栅牺牲层22包括但不限于氮化硅层；然后如图15所示，对所述底部选择栅牺牲层22进行回刻，以去除所述底部选择栅牺牲层22位于所述叠层结构上方及所述栅线缝隙14侧壁的部分。
再请参阅图16至图18，采用湿法蚀刻工艺和/或干法蚀刻工艺去除所述栅极牺牲层4，得到多条栅极横向缝隙23，并去除所述底部选择栅牺牲层22，得到底部横向沟槽24。
具体的，如图16所示，先对所述底部选择栅氧化层21进行回刻，以去除所述底部选择栅氧化层21位于所述叠层结构上方及所述栅线缝隙14侧壁的部分。然后如图17所示，对所述沟道侧面引出层20进行回刻，以去除所述沟道侧面引出层20位于所述叠层结构上方及所述栅线缝隙14侧壁的部分。接着如图18所示，采用湿法蚀刻工艺和/或干法蚀刻工艺去除所述栅极牺牲层4及所述底部选择栅牺牲层22，得到所述栅极横向缝隙23及所述底部横向沟槽24。
再请参阅图19，执行步骤S11：形成导电层于所述栅极横向缝隙23及所述底部横向沟槽24中。
具体的，采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积法(ALD)或其它合适的工艺依次沉积粘附层与栅极材料层于所述栅极横向缝隙23及所述底部横向沟槽24中作为所述导电层，所述粘附层包括但不限于高k介电材料层(例如氧化铝)、TiN层、Ti层、Ta层及TaN层中的至少一种，所述栅极材料层27包括但不限于钨层。本实施例中，所述粘附层选用氧化铝层25及氮化钛层26。其中，所述栅极材料层27位于所述底部横向沟槽24中的部分作为底部选择栅层28。
再请参阅图20及图21，形成阵列公共源极结构于所述栅线缝隙中。
具体的，如图20所示，先形成隔离侧墙29于所述栅线缝隙14的侧壁，然后如图21所示，去除所述隔离侧墙29位于所述栅线缝隙14底部中间的部位以暴露出所述衬底1，并形成所述阵列公共源极结构的导电部分。作为示例，所述阵列公共源极结构的导电部分包括氮化钛层30、包裹于所述氮化钛层30中的介质层31(例如多晶硅等)及位于所述介质层31上方的钨层32，所述钨层32的底部及侧壁被氮化钛层30包裹，以防止钨扩散。
至此，制作得到了一种三维存储器，本实施例的三维存储器的制作方法采用多层复合膜结构作为栅线缝隙侧壁的保护层，可以实现良好的保护效果，并可以极大地减小侧壁保护层的总厚度，扩大工艺窗口，后续去除底部牺牲层得到底部横向缝隙之后，可形成沟道侧面引出层于底部横向缝隙中，并可进一步形成的底部选择栅氧化层及底部选择栅于底部横向缝隙中。采用本实施例的三维存储器的制作方法可以降低三维存储器的制作难度，并使得器件中缺陷更少，有助于提升器件性能。
实施例二
本实施例中提供一种三维存储器，请参阅图21，显示为该三维存储器的结构示意图，包括衬底1、底部介质层3、多个导电层、垂直沟道结构及沟道侧面引出层20，其中，所述底部介质层3位于所述衬底1上；多个所述导电层在垂直方向上堆叠于所述底部介质层3上方，相邻所述导电层之间设有电介质层5；所述垂直沟道结构上下贯穿多个所述导电层及所述电介质层5，并往下延伸至所述衬底1中，所述垂直沟道结构包括沟道层7及环绕于所述沟道层外侧面及外底面的存储叠层；所述沟道侧面引出层20位于所述衬底1与所述底部介质层3之间，并在水平方向上贯穿所述存储叠层以与所述沟道层7的侧面连接。
作为示例，所述衬底1包括但不限于Si衬底、Ge衬底、SiGe衬底、绝缘体上硅(Silicon On Insulator，SOI)衬底或绝缘体上锗(Germanium On Insulator，GOI)衬底等，所述衬底1可以为P型掺杂或N型掺杂。所述底部介质层3包括但不限于氧化硅层，所述电介质层5包括但不限于氧化硅层。
作为示例，所述存储叠层在所述垂直沟道孔的径向上由外而内依次包括阻隔层8、存储层9和隧穿层10，所述阻隔层8包括但不限于氧化硅层、氮氧化硅层、高k介质层中的至少一种，所述存储层9包括但不限于氮化硅层、氮氧化硅层、硅层中的至少一种，所述隧穿层10包括但不限于氧化硅层、氮氧化硅层中的至少一种。所述沟道层7包括但不限于多晶硅层、单晶硅层及非晶硅层中的至少一种。
作为示例，所述三维存储器还包括位于所述衬底1与所述底部介质层3之间的底部选择栅氧化层21及底部选择栅层28，所述底部选择栅氧化层21的顶面、底面及所述底部选择栅氧化层21朝向所述沟道层7的一面被所述沟道侧面引出层20所包围，所述底部选择栅层28的顶面、底面及所述底部选择栅层28朝向所述沟道层20的一面被所述底部选择栅氧化层21所包围。
作为示例，所述三维存储器还包括阵列公共源极结构，所述阵列公共源极结构在垂直方向上贯穿多个所述导电层、所述电介质层5及所述底部介质层3，并往下延伸至所述衬底1表面。
作为示例，所述阵列源极结构包括导电结构及包围于所述导电结构外侧面的隔离侧墙29，所述导电结构包括氮化钛层30、包裹于所述氮化钛层30中的介质层31(例如多晶硅等)及位于所述介质层31上方的钨层32，所述钨层32的底部及侧壁被氮化钛层30包裹，以防止钨扩散。
本实施例的三维存储器中膜层质量更高，缺陷更少，具有良好的器件性能。
综上所述，本发明的三维存储器的制作方法采用多层复合膜结构作为栅线缝隙侧壁的保护层，可以极大地减小侧壁保护层的总厚度，扩大工艺窗口，后续去除底部牺牲层得到底部横向缝隙之后，可形成沟道侧面引出层于底部横向缝隙中，并可进一步形成的底部选择栅氧化层及底部选择栅于底部横向缝隙中。本发明的三维存储器的制作难度更低，器件中缺陷更少，有助于提升器件性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种三维存储器的制作方法，其特征在于，包括以下步骤：
提供一基底结构，所述基底结构自下而上依次包括衬底、底部牺牲层、底部介质层及叠层结构，所述叠层结构包括在垂直方向上堆叠的多层栅极牺牲层，相邻所述栅极牺牲层之间设有电介质层；
形成垂直沟道结构于所述基底结构中，所述垂直沟道结构在垂直方向上贯穿所述叠层结构，并往下延伸至所述衬底中，所述垂直沟道结构包括沟道层及环绕于所述沟道层外侧面及外底面的存储叠层；
形成栅线缝隙于所述基底结构中，所述栅线缝隙在垂直方向上贯穿所述叠层结构，并往下延伸至所述底部牺牲层中；
形成侧墙保护层于所述栅线缝隙的侧壁，所述侧墙保护层包括至少三层膜层，且至少有两层膜层的材质不同；
去除所述底部牺牲层和部分所述侧墙保护层，得到底部横向缝隙，所述底部横向缝隙暴露出所述垂直沟道结构的一部分侧面。
2.根据权利要求1所述的三维存储器的制作方法，其特征在于：所述侧墙保护层包括氧化铝层。
3.根据权利要求1所述的三维存储器的制作方法，其特征在于：所述侧墙保护层按照沉积顺序依次包括第一氮化硅层、氧化硅层、第二氮化硅层及氧化铝层。
4.根据权利要求1所述的三维存储器的制作方法，其特征在于：所述侧墙保护层的总厚度范围是10nm-30nm。
5.根据权利要求1所述的三维存储器的制作方法，其特征在于：所述侧墙保护层中各层膜层的厚度范围分别是1～10nm。
6.根据权利要求1所述的三维存储器的制作方法，其特征在于，还包括以下步骤：
经由所述底部横向缝隙去除所述存储叠层的一部分以暴露出所述沟道层的一部分；
形成沟道侧面引出层于所述底部横向缝隙中，所述沟道侧面引出层与所述沟道层连接。
7.根据权利要求6所述的三维存储器的制作方法，其特征在于，所述沟道侧面引出层未填满所述底部横向缝隙，所述制作方法还包括以下步骤：
依次形成底部选择栅氧化层、底部选择栅牺牲层于所述底部横向缝隙中，
去除所述栅极牺牲层，得到多条栅极横向缝隙，并去除所述底部选择栅牺牲层，得到底部横向沟槽；
形成导电层于所述栅极横向缝隙及所述底部横向沟槽中。
8.根据权利要求1所述的三维存储器的制作方法，其特征在于：还包括形成阵列公共源极结构于所述栅线缝隙中的步骤。
9.根据权利要求1所述的三维存储器的制作方法，其特征在于，形成所述垂直沟道结构包括以下步骤：
形成垂直沟道孔于所述基底结构中，所述垂直沟道孔在垂直方向上贯穿多个所述栅极牺牲层，并往下延伸至所述衬底中；
形成所述存储叠层于所述垂直沟道孔的侧壁与底面；
形成所述沟道层于所述存储叠层表面。
10.一种三维存储器，其特征在于，包括：
衬底；
底部介质层，位于所述衬底上；
多个导电层，在垂直方向上堆叠于所述底部介质层上方，相邻所述导电层之间设有电介质层；
垂直沟道结构，在垂直方向上贯穿多个所述导电层及所述电介质层，并往下延伸至所述衬底中，所述垂直沟道结构包括沟道层及环绕于所述沟道层外侧面及外底面的存储叠层；
沟道侧面引出层，位于所述衬底与所述底部介质层之间，并在水平方向上贯穿所述存储叠层以与所述沟道层的侧面连接。
11.根据权利要求10所述的三维存储器，其特征在于，所述三维存储器还包括：
底部选择栅氧化层，位于所述衬底与所述底部介质层之间，且所述底部选择栅氧化层的顶面、底面及所述底部选择栅氧化层朝向所述沟道层的一面被所述沟道侧面引出层所包围；
底部选择栅层，位于所述衬底与所述底部介质层之间，且所述底部选择栅层的顶面、底面及所述底部选择栅层朝向所述沟道层的一面被所述底部选择栅氧化层所包围。
12.根据权利要求10所述的三维存储器，其特征在于：所述三维存储器还包括阵列公共源极结构，所述阵列公共源极结构在垂直方向上上下贯穿多个所述导电层、所述电介质层及所述底部介质层，并至少往下延伸至所述衬底表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011284246.8A CN112466887A (zh) | 2020-11-17 | 2020-11-17 | 一种三维存储器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011284246.8A CN112466887A (zh) | 2020-11-17 | 2020-11-17 | 一种三维存储器及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112466887A true CN112466887A (zh) | 2021-03-09 |
Family
ID=74837519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011284246.8A Pending CN112466887A (zh) | 2020-11-17 | 2020-11-17 | 一种三维存储器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112466887A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112614849A (zh) * | 2020-12-14 | 2021-04-06 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
| CN113345911A (zh) * | 2021-06-02 | 2021-09-03 | 长江存储科技有限责任公司 | 一种半导体器件的制备方法 |
| WO2023216303A1 (zh) * | 2022-05-13 | 2023-11-16 | 长鑫存储技术有限公司 | 半导体结构及其制造方法、存储器 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9728547B1 (en) * | 2016-05-19 | 2017-08-08 | Sandisk Technologies Llc | Three-dimensional memory device with aluminum-containing etch stop layer for backside contact structure and method of making thereof |
| US20180374866A1 (en) * | 2017-06-26 | 2018-12-27 | Sandisk Technologies Llc | Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof |
| CN110752214A (zh) * | 2019-10-28 | 2020-02-04 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| CN111276490A (zh) * | 2020-02-18 | 2020-06-12 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| CN111415942A (zh) * | 2020-05-14 | 2020-07-14 | 长江存储科技有限责任公司 | 三维存储器的形成方法 |
| CN111463219A (zh) * | 2020-04-20 | 2020-07-28 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN111627918A (zh) * | 2020-04-30 | 2020-09-04 | 长江存储科技有限责任公司 | 一种3d nand存储器及其制造方法 |
| US20200312868A1 (en) * | 2019-03-29 | 2020-10-01 | Yangtze Memory Technologies Co., Ltd. | Memory stacks having silicon nitride gate-to-gate dielectric layers and methods for forming the same |
| CN111900171A (zh) * | 2020-07-10 | 2020-11-06 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
-
2020
- 2020-11-17 CN CN202011284246.8A patent/CN112466887A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9728547B1 (en) * | 2016-05-19 | 2017-08-08 | Sandisk Technologies Llc | Three-dimensional memory device with aluminum-containing etch stop layer for backside contact structure and method of making thereof |
| US20180374866A1 (en) * | 2017-06-26 | 2018-12-27 | Sandisk Technologies Llc | Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof |
| US20200312868A1 (en) * | 2019-03-29 | 2020-10-01 | Yangtze Memory Technologies Co., Ltd. | Memory stacks having silicon nitride gate-to-gate dielectric layers and methods for forming the same |
| CN110752214A (zh) * | 2019-10-28 | 2020-02-04 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| CN111276490A (zh) * | 2020-02-18 | 2020-06-12 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| CN111463219A (zh) * | 2020-04-20 | 2020-07-28 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN111627918A (zh) * | 2020-04-30 | 2020-09-04 | 长江存储科技有限责任公司 | 一种3d nand存储器及其制造方法 |
| CN111415942A (zh) * | 2020-05-14 | 2020-07-14 | 长江存储科技有限责任公司 | 三维存储器的形成方法 |
| CN111900171A (zh) * | 2020-07-10 | 2020-11-06 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112614849A (zh) * | 2020-12-14 | 2021-04-06 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
| CN112614849B (zh) * | 2020-12-14 | 2023-11-03 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
| CN113345911A (zh) * | 2021-06-02 | 2021-09-03 | 长江存储科技有限责任公司 | 一种半导体器件的制备方法 |
| CN113345911B (zh) * | 2021-06-02 | 2023-12-15 | 长江存储科技有限责任公司 | 一种半导体器件的制备方法 |
| WO2023216303A1 (zh) * | 2022-05-13 | 2023-11-16 | 长鑫存储技术有限公司 | 半导体结构及其制造方法、存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101531800B1 (ko) | 수직 메모리 셀 | |
| US8592873B2 (en) | Semiconductor memory devices and methods of forming the same | |
| CN112185980B (zh) | 一种三维存储器及其制作方法 | |
| US10892278B2 (en) | Three-dimensional semiconductor devices | |
| CN112466887A (zh) | 一种三维存储器及其制作方法 | |
| CN112466886B (zh) | 一种三维存储器及其制作方法 | |
| CN111276490B (zh) | 一种三维存储器及其制作方法 | |
| KR20170027924A (ko) | 반도체 메모리 소자 | |
| KR20120066331A (ko) | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR20180046964A (ko) | 반도체 메모리 소자 | |
| CN109378315A (zh) | 半导体存储器件及其制造的方法 | |
| CN112185977B (zh) | 一种三维存储器及其制作方法 | |
| CN110808253A (zh) | 三维存储器结构及其制备方法 | |
| CN109037223A (zh) | 半导体存储器件及其制造方法 | |
| CN109390344A (zh) | 包括垂直结构的三维半导体器件及形成其的方法 | |
| KR20220033587A (ko) | 반도체 소자 | |
| CN112331665B (zh) | 一种三维存储器及其制作方法 | |
| CN109273456B (zh) | 三维存储器的制造方法 | |
| CN115188715A (zh) | 存储器及其形成方法 | |
| CN112768467A (zh) | 一种三维存储器及其制作方法 | |
| CN110061008B (zh) | 3d nand闪存及其制备方法 | |
| CN112331660B (zh) | 一种三维存储器及其制作方法 | |
| CN108933145B (zh) | 三维存储器 | |
| CN110808249A (zh) | 三维存储器结构及其制备方法 | |
| CN112542465B (zh) | 一种三维存储器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |