CN112331665B - 一种三维存储器及其制作方法 - Google Patents

一种三维存储器及其制作方法 Download PDF

Info

Publication number
CN112331665B
CN112331665B CN202011134486.XA CN202011134486A CN112331665B CN 112331665 B CN112331665 B CN 112331665B CN 202011134486 A CN202011134486 A CN 202011134486A CN 112331665 B CN112331665 B CN 112331665B
Authority
CN
China
Prior art keywords
layer
channel
forming
channel hole
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011134486.XA
Other languages
English (en)
Other versions
CN112331665A (zh
Inventor
吴林春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111221755.0A priority Critical patent/CN114078870A/zh
Priority to CN202011134486.XA priority patent/CN112331665B/zh
Publication of CN112331665A publication Critical patent/CN112331665A/zh
Priority to CN202180006365.3A priority patent/CN114667602A/zh
Priority to PCT/CN2021/125222 priority patent/WO2022083678A1/zh
Application granted granted Critical
Publication of CN112331665B publication Critical patent/CN112331665B/zh
Priority to US18/082,486 priority patent/US20230120885A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种三维存储器及其制作方法，该制作方法包括以下步骤：提供一基底结构；形成第一沟道孔于基底结构中；形成第二保护层于第一牺牲层被第一沟道孔所暴露的侧壁；形成第二牺牲层于第一沟道孔中；形成第一叠层结构；形成第二沟道孔于第一叠层结构中，第二沟道孔上下贯穿第一叠层结构，且第二沟道孔在底部介质层上的正投影位于第一沟道孔内；去除第二牺牲层；形成沟道结构于第一沟道孔及第二沟道孔中，沟道结构包括沟道层及环绕于沟道层外侧面及外底面的存储叠层。本发明可以提高底部牺牲层去除后核心区和虚设区的支撑能力，并提高沟道孔底部的分布均匀性，有利于改善底部牺牲层去除以后的填充工艺窗口，并避免沟道孔顶部扩大。

Description

一种三维存储器及其制作方法
技术领域
本发明属于半导体集成电路技术领域，涉及一种三维存储器及其制作方法。
背景技术
侧墙多晶硅(Side Wall Poly，简称SWP)结构可以避免3D Nand由于层数增加带来的硅 -氧化物-氮化物-氧化物(SONO)刻蚀的挑战。但是，底部多晶硅牺牲层(SAC poly)和氧化物-氮化物-氧化物(ONO)去除后，由于沟道孔径较小，核心区域与虚设(dummy)区域的支撑将面临极大的挑战。另外，当存储结构层数较高时，在形成沟道孔时，沟道孔的底部更容易变形，导致沟道孔下方的均匀性变差(沟道孔之间的间距不均匀)，从而影响多晶硅牺牲层去除以后的填充工艺窗口。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维存储器及其制作方法，用于解决现有技术中底部牺牲层去除后，核心区域与虚设区域的支撑面临极大的挑战的问题。
为实现上述目的及其他相关目的，本发明提供一种三维存储器的制作方法，包括以下步骤：
提供一基底结构，所述基底结构自下而上依次包括衬底、第一保护层、第一牺牲层、第二保护层及底部介质层；
形成第一沟道孔于所述基底结构中，所述第一沟道孔上下贯穿所述底部介质层、所述第二保护层、所述第一牺牲层及所述第一保护层，并往下延伸至所述衬底中；
形成第二保护层于所述第一牺牲层被所述第一沟道孔所暴露的侧壁；
形成第二牺牲层于所述第一沟道孔中；
形成第一叠层结构于所述底部介质层上方，所述第一叠层结构包括交替堆叠的栅极牺牲层与电介质层；
形成第二沟道孔于所述第一叠层结构中，所述第二沟道孔上下贯穿所述第一叠层结构，且所述第二沟道孔在所述底部介质层上的正投影位于所述第一沟道孔内；
去除所述第二牺牲层；
形成沟道结构于所述第一沟道孔及所述第二沟道孔中，所述沟道结构包括沟道层及环绕于所述沟道层外侧面及外底面的存储叠层。
可选地，在形成所述第二沟道孔之后且去除所述第二牺牲层之前，还包括以下步骤：
形成第三牺牲层于所述第二沟道孔中；
形成第二叠层结构于所述第一叠层结构上方，所述第一叠层结构包括交替堆叠的所述栅极牺牲层与所述电介质层；
形成第三沟道孔于所述第二叠层结构中，所述第三沟道孔上下贯穿所述第二叠层结构，且所述第三沟道孔在所述第一叠层结构上的正投影位于所述第二沟道孔内；
去除所述第三牺牲层；
并且，在去除所述第三牺牲层及所述第二牺牲层之后形成所述沟道结构时，所述沟道结构还形成于所述第三沟道孔内。
可选地，还包括以下步骤：
形成栅线缝隙，所述栅线缝隙上下贯穿所述第一叠层结构，并至少往下延伸至所述第一牺牲层中；
形成侧墙保护层于所述栅线缝隙的侧壁；
去除所述第一牺牲层，得到底部横向缝隙；
经由所述底部横向缝隙去除所述存储叠层的一部分以暴露出所述沟道层的一部分，并去除所述第一保护层与所述第二保护层；
形成底部多晶硅层于所述底部横向缝隙中；
去除所述栅极牺牲层，得到多条栅极横向缝隙；
形成导电层于所述栅极横向缝隙中；
形成阵列公共源极结构于所述栅线缝隙中。
可选地，在形成所述第一沟道孔之前，所述衬底中设有一凹槽，所述第一保护层与所述第一牺牲层填充进所述凹槽，所述栅线缝隙在所述衬底上的正投影位于所述凹槽内。
可选地，在形成所述底部多晶硅层之后以及去除所述栅极牺牲层之前，还包括形成底部外延层于所述凹槽中的步骤。
可选地，所述底部外延层自下而上依次包括N型外延硅层及N型多晶硅层。
可选地，所述三维存储器包括台阶区，在形成所述第一叠层结构之前，还包括形成环形槽于所述台阶区的步骤，所述环形槽上下贯穿所述第一牺牲层及所述第一保护层，并往下延伸至所述衬底中；在形成所述第三保护层的步骤中，所述第三保护层还形成于所述第一牺牲层被所述环形槽所暴露的侧壁；在形成所述第二牺牲层于所述第一沟道孔中的步骤中，所述第二牺牲层还形成于所述环形槽中；在去除所述第一牺牲层以得到所述底部横向缝隙的步骤中，所述第一牺牲层被所述环形槽环绕的部分未被去除。
可选地，所述环形槽呈多边形环、圆环或椭圆环。
可选地，还包括形成多个虚设沟道孔于所述台阶区的步骤。
可选地，至少有一个所述虚设沟道孔位于所述环形槽的环绕区域内和/或至少有一个所述虚设沟道孔位于所述环形槽的环绕区域外。
本发明还提供一种三维存储器，包括：
衬底；
底部多晶硅层，位于所述衬底上；
底部介质层，位于所述底部多晶硅层上；
多个导电层，堆叠于所述底部介质层上方，相邻所述导电层之间设有电介质层；
沟道结构，上下贯穿多个所述导电层及所述电介质层，并往下延伸至所述衬底中，所述沟道结构包括沟道层及环绕于所述沟道层外侧面及外底面的存储叠层，所述底部多晶硅层横向贯穿所述存储叠层以与所述沟道层连接，所述沟道结构位于所述底部介质层、所述底部多晶硅层及所述衬底中的部分的宽度大于所述沟道结构位于所述导电层中的部分的宽度；
阵列公共源极结构，上下贯穿多个所述导电层、多个所述电介质层及所述底部介质层。
可选地，所述沟道结构位于多个所述导电层及所述电介质层中的部分划分为至少两段，其中，所述沟道结构上段的宽度小于下段的宽度。
可选地，所述三维存储器包括台阶区，所述台阶区中设有环形槽结构，所述环形槽结构上下贯穿所述底部多晶硅层，并往下延伸至所述衬底中。
可选地，所述环形槽结构呈多边形环、圆环或椭圆环。
可选地，所述台阶区中设有多个虚设沟道孔结构。
可选地，至少有一个所述虚设沟道孔结构位于所述环形槽结构的环绕区域内和/或至少有一个所述虚设沟道孔位于所述环形槽结构的环绕区域外。
如上所述，本发明的三维存储器及其制作方法在沟道孔位置先做底部刻蚀，形成沟道孔的下部部分，然后将第一牺牲层侧壁氧化，孔中填充第二牺牲层，接着形成叠层结构，并形成沟道孔的上部部分，尺寸较大的沟道孔下部部分一方面可以提高底部牺牲层去除后核心区和虚设区的支撑能力，另一方面使得核心区沟道孔底部形变更少，孔的分布更均匀，有利于改善底部牺牲层去除以后的填充工艺窗口，可以直接形成底部较深的硅槽(Sigouging)，避免沟道孔刻蚀后形成硅槽过程中导致的沟道孔顶部关键尺寸扩大。另外，虚设区在底部刻蚀时可进一步环形槽，可以避免被环形槽包围的中间区域在底部牺牲层去除时被去除，从而极大地改善底部牺牲层去除时核心区和虚设区的支撑能力。
附图说明
图1显示为本发明的三维存储器的制作方法的工艺流程图。
图2显示为提供一基底结构的示意图。
图3显示为形成第一沟道孔于所述基底结构中示意图。
图4显示为形成第三保护层于所述第一牺牲层被所述第一沟道孔所暴露的侧壁示意图。
图5显示为形成第二牺牲层于所述第一沟道孔中示意图。
图6显示为去除所述底部介质层上方的所述第二牺牲层示意图。
图7显示为形成第一叠层结构于所述底部介质层上方示意图。
图8显示为形成第二沟道孔于所述第一叠层结构中示意图。
图9显示为对图8所示结构进行刻蚀后处理示意图。
图10显示为形成第三牺牲层于所述第二沟道孔中示意图。
图11显示为去除所述第一叠层结构上方的所述第三牺牲层示意图。
图12显示为形成第二叠层结构于所述第一叠层结构上方示意图。
图13显示为形成第三沟道孔于所述第二叠层结构中示意图。
图14显示为形成多晶硅衬垫层于所述第三沟道孔的侧壁表面示意图。
图15显示为对图14所示结构进行刻蚀后处理示意图。
图16显示为去除所述第二牺牲层及所述第三牺牲层示意图。
图17显示为形成沟道结构于所述第一沟道孔、所述第二沟道孔及所述第三沟道孔中示意图。
图18显示为进一步沉积覆盖层于所述叠层结构上方以覆盖所述沟道结构示意图。
图19显示为沉积侧墙保护层于所述栅线缝隙内及所述叠层结构上方示意图。
图20显示为去除所述侧墙保护层位于所述栅线缝隙底部的部分以暴露出所述第一牺牲层的至少一部分，并去除所述侧墙保护层位于所述叠层结构上方的部分示意图。
图21显示为去除所述第一牺牲层，得到底部横向缝隙示意图。
图22显示为沿着所述底部横向缝隙的侧壁去除所述存储叠层中的所述阻隔层示意图。
图23显示为去除所述侧墙保护层中的所述氧化铝层示意图。
图24显示为去除被暴露的所述存储叠层中的所述存储层及所述隧穿层示意图。
图25显示为预清洗所述底部横向缝隙的表面示意图。
图26显示为沉积底部多晶硅层于所述底部横向缝隙中示意图。
图27显示为进行回刻，去除所述栅线缝隙的侧壁及所述覆盖层的上方的多晶硅材料示意图。
图28显示为继续形成底部外延层于所述凹槽中示意图。
图29显示为进一步去除所述侧墙保护层中的所述氧化硅层示意图。
图30显示为去除所述栅极牺牲层，得到多条栅极横向缝隙示意图。
图31显示为形成导电层于所述栅极横向缝隙中示意图。
图32显示为形成隔离侧墙于所述栅线缝隙的侧壁示意图。
图33显示为去除所述隔离侧墙位于所述覆盖层上方的部分，并去除所述隔离侧墙及所述氧化铝层位于所述栅线缝隙23底部中间的部位示意图。
图34显示为形成所述阵列共源极结构的导电部分。
图35显示为所述三维存储器的平面布局图。
图36显示为图35的A-A’向剖面图。
元件标号说明
S1～S8 步骤
1 衬底
2 第一保护层
3 第一牺牲层
4 第二保护层
5 底部介质层
6 凹槽
7 第一沟道孔
8 第三保护层
9 第二牺牲层
10 栅极牺牲层
11 电介质层
12 第二沟道孔
13 第三牺牲层
14 第三沟道孔
15 多晶硅衬垫层
16 沟道层
17 阻隔层
18 存储层
19 隧穿层
20 填充材料
21 半导体接触部
22 覆盖层
23 栅线缝隙
24 第一氮化硅层
25 氧化硅层
26 第二氮化硅层
27 氧化铝层
28 底部横向缝隙
29 底部多晶硅层
30 N型外延硅层
31 N型多晶硅层
32 栅极横向缝隙
33 栅极材料层
34 氧化铝层
35 氮化钛层
36 隔离侧墙
37 氮化钛层
38 介质层
39 钨层
40 环形槽
41 虚设沟道孔
I 核心区
II 台阶区
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图36。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种三维存储器的制作方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：
S1：提供一基底结构，所述基底结构自下而上依次包括衬底、第一保护层、第一牺牲层、第二保护层及底部介质层；
S2：形成第一沟道孔于所述基底结构中，所述第一沟道孔上下贯穿所述底部介质层、所述第二保护层、所述第一牺牲层及所述第一保护层，并往下延伸至所述衬底中；
S3：形成第二保护层于所述第一牺牲层被所述第一沟道孔所暴露的侧壁；
S4：形成第二牺牲层于所述第一沟道孔中；
S5：形成第一叠层结构于所述底部介质层上方，所述第一叠层结构包括交替堆叠的栅极牺牲层与电介质层；
S6：形成第二沟道孔于所述第一叠层结构中，所述第二沟道孔上下贯穿所述第一叠层结构，且所述第二沟道孔在所述底部介质层上的正投影位于所述第一沟道孔内；
S7：去除所述第二牺牲层；
S8：形成沟道结构于所述第一沟道孔及所述第二沟道孔中，所述沟道结构包括沟道层及环绕于所述沟道层外侧面及外底面的存储叠层。
首先请参阅图2，执行步骤S1：提供一基底结构，所述基底结构自下而上依次包括衬底 1、第一保护层2、第一牺牲层3、第二保护层4及底部介质层5。
作为示例，所述衬底1包括但不限于Si衬底、Ge衬底、SiGe衬底、绝缘体上硅(Silicon On Insulator，SOI)衬底或绝缘体上锗(Germanium On Insulator，GOI)衬底等，所述衬底1可以为P型掺杂或N型掺杂；所述第一保护层2用于保护所述衬底1表面，所述第一保护层2包括但不限于氧化硅层；所述第一牺牲层3包括但不限于多晶硅层；所述第二保护层4用于保护所述底部介质层5，所述第二保护层4包括但不限于所述氮化硅层；所述底部介质层5包括但不限于氧化硅层。
作为示例，为了扩大后续形成栅线缝隙的工艺窗口，所述衬底中设有一凹槽6，所述第一保护层2及所述第一牺牲层3填充进所述凹槽6，其中，后续形成的栅线缝隙在所述衬底1 上的正投影位于所述凹槽6内。
再请参阅图3，执行步骤S2：形成第一沟道孔7于所述基底结构中，所述第一沟道孔7 上下贯穿所述底部介质层5、所述第二保护层4、所述第一牺牲层3及所述第一保护层2，并往下延伸至所述衬底1中。
作为示例，通过一个或多个湿法蚀刻和/或干法蚀刻工艺(例如深反应离子蚀刻(DRIE))形成所述第一沟道孔7。
具体的，所述第一沟道孔7作为整体沟道孔的下部部分，其尺寸大于后续形成的整体沟道孔的上部部分。本步骤中先形成尺寸较大的沟道孔下部部分，一方面可以提高底部牺牲层去除后核心区和虚设区的支撑能力，另一方面由于所述第一沟道孔7的深度远远小于整体沟道孔的深度，相对于直接形成深度很深的沟道孔的方案，本步骤具有更为精确的光刻精度与刻蚀精度，可以使得核心区沟道孔底部形变更少，孔的分布更均匀，有利于改善底部牺牲层去除以后的填充工艺窗口。另外可以直接形成底部较深的硅槽(Si gouging)，即所述凹槽6，可以避免沟道孔刻蚀后形成硅槽过程中导致的沟道孔顶部关键尺寸扩大。
再请参阅图4，执行步骤S3：形成第三保护层8于所述第一牺牲层3被所述第一沟道孔 7所暴露的侧壁。
作为示例，采用热氧化法形成所述第三保护层8，所述第三保护层8包括氧化硅层。所述第三保护层8用于保护所述第一牺牲层3被所述第一沟道孔7所暴露的侧壁。
再请参阅图5及图6，执行步骤S4：形成第二牺牲层9于所述第一沟道孔7中。
作为示例，如图5所示，采用化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积法(ALD)中的至少一种形成所述第二牺牲层9于所述第一沟道孔7中，然后如图6所示，采用化学机械抛光法去除所述底部介质层5上方的所述第二牺牲层9。所述第二牺牲层9 包括但不限于多晶硅层。
再请参阅图7，执行步骤S5：形成第一叠层结构于所述底部介质层5上方，所述第一叠层结构包括交替堆叠的栅极牺牲层10与电介质层11。
作为示例，采用化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积法(ALD)中的至少一种形成所述栅极牺牲层10与所述电介质层11，所述栅极牺牲层10包括但不限于氮化硅层，所述电介质层11包括但不限于氧化硅层。
再请参阅图8，执行步骤S6：形成第二沟道孔12于所述第一叠层结构中，所述第二沟道孔12上下贯穿所述第一叠层结构，且所述第二沟道孔12在所述底部介质层5上的正投影位于所述第一沟道孔7内。
作为示例，通过一个或多个湿法蚀刻和/或干法蚀刻工艺(例如深反应离子蚀刻(DRIE))形成所述第二沟道孔12。
本实施例中，如图9所示，还包括进行刻蚀后处理(PET)的步骤。
需要指出的是，若除去所述第一沟道孔的深度之外，整体沟道孔的剩余部分通过一步制作难度较小，则继续执行后续步骤S7，也就是说整体沟道孔通过两步制造，整体沟道孔由所述第一沟道孔7及所述第二沟道孔12组合而成。而若除去所述第一沟道孔的深度之外，整体沟道孔的剩余部分通过一步制作难度较大，可将该整体沟道孔的剩余部分分为至少两步制造，即整体沟道孔通过三步制造，整体沟道孔由所述第一沟道孔7、所述第二沟道孔12及后续形成的第三沟道孔甚至更多沟道孔组合而成。以整体沟道孔通过三步制造为例，在形成所述第二沟道孔12之后，继续执行以下步骤：
(1)如图10所示，采用化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积法(ALD)中的至少一种形成第三牺牲层13于所述第二沟道孔12中，并如图11所示，采用化学机械抛光法去除所述第一叠层结构上方的所述第三牺牲层13。所述第三牺牲层13包括但不限于多晶硅层。
(2)如图12所示，采用与形成所述第一叠层结构基本相同的方法形成第二叠层结构于所述第一叠层结构上方，所述第一叠层结构包括交替堆叠的所述栅极牺牲层10与所述电介质层11。
(3)如图13所示，通过一个或多个湿法蚀刻和/或干法蚀刻工艺(例如深反应离子蚀刻 (DRIE))形成第三沟道孔14于所述第二叠层结构中，所述第三沟道孔14上下贯穿所述第二叠层结构，且所述第三沟道孔14在所述第一叠层结构上的正投影位于所述第二沟道孔12内。
本实施例中，如图14所示，进一步形成多晶硅衬垫层15于所述第三沟道孔14的侧壁表面以保护所述第三沟道孔14的侧壁，并如图15所示，进行刻蚀后处理。
(4)如图16所示，采用湿法蚀刻工艺和/或干法蚀刻工艺去除所述第三牺牲层13。
需要指出的是，所述第一沟道孔7、所述第二沟道孔12及所述第三沟道孔14在理想情况下共轴线，但是由于实际工艺的限制，所述第一沟道孔7、所述第二沟道孔12及所述第三沟道孔14的中心轴线也可能不重合，此处不应过分限制本发明的保护范围。
作为示例，所述第一沟道孔7的孔径大于所述第二沟道孔12的孔径，所述第二沟道孔 12的孔径大于所述第三沟道孔14的孔径。
再请参阅图16，执行步骤S7：采用湿法蚀刻工艺和/或干法蚀刻工艺去除所述第二牺牲层9。
具体的，如前所述，若整体沟道孔通过两步制造，则此处所述第二牺牲层9单独去除。而若整体沟道孔通过三步制造，则此处所述第二牺牲层9可在去除所述第三牺牲层13的过程中一并去除。
具体的，在去除所述第二牺牲层9和/或所述第三牺牲层13的过程中，所述多晶硅衬垫层15一并被去除。
再请参阅图17，执行步骤S8：形成沟道结构于所述第一沟道孔7及所述第二沟道孔中 12，所述沟道结构包括沟道层16及环绕于所述沟道层外侧面及外底面的存储叠层。
本实施例中，所述沟道结构还形成于所述第三沟道孔14内。
具体的，形成所述垂直沟道结构包括以下步骤：
步骤S8-1：采用化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积法(ALD)中的至少一种形成所述存储叠层于沟道孔的侧壁与底面。所述存储叠层在沟道孔的径向上由外而内依次包括阻隔层17、存储层18和隧穿层19，所述阻隔层17包括但不限于氧化硅层、氮氧化硅层、高k介质层中的至少一种，所述存储层18包括但不限于氮化硅层、氮氧化硅层、硅层中的至少一种，所述隧穿层19包括但不限于氧化硅层、氮氧化硅层中的至少一种。
步骤S8-2：采用化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积法(ALD)中的至少一种形成所述沟道层16于所述存储叠层表面。所述沟道层16包括但不限于多晶硅层、单晶硅层及非晶硅层中的至少一种。
作为示例，可进一步沉积填充材料20(氧化硅或其它电介质材料)于沟道孔的剩余空间中，以完全或部分填充沟道孔，并可进一步形成半导体接触部21于沟道孔的上部，所述半导体接触部18的材质包括但不限于多晶硅，其与所述沟道层16连接。为了保护所述垂直沟道结构，如图18所示，可进一步沉积覆盖层22(例如氧化硅层)于所述叠层结构上方以覆盖所述沟道结构。
进一步的，还包括以下步骤：
请参阅图18，采用湿法蚀刻工艺和/或干法蚀刻工艺(例如，DRIE)形成栅线缝隙23，所述栅线缝隙23上下贯穿所述第一叠层结构，并至少往下延伸至所述第一牺牲层3中。本实施例中，所述栅线缝隙23还上下贯穿所述覆盖层22及所述第二叠层结构。
具体的，由于所述衬底1中设有所述凹槽6，扩大了形成所述栅线缝隙23的工艺窗口，所述栅线缝隙23的底部不仅可以停留在所述衬底1的顶面上方，也可以停留在所述衬底1的顶面下方。
请参阅图19-图20，形成侧墙保护层于所述栅线缝隙3的侧壁，以保护所述叠层结构被所述栅线缝隙暴露的侧壁在后续蚀刻工艺中不被损伤。
具体的，如图19所示，先沉积所述侧墙保护层于所述栅线缝隙内及所述叠层结构上方，其中，所述侧墙保护层可以是多层复合层，以在后续的多次刻蚀工艺中不被完全去除，持续发挥所述叠层结构侧壁的保护作用。本实施例中，所述侧墙保护层在所述栅线缝隙的径向上由外而内依次包括第一氮化硅层24、氧化硅层25、第二氮化硅层26及氧化铝层27。当然，在其它实施例中，所述侧墙保护层的组成可以根据需要进行调整，此处不应过分限制本发明的保护范围。
如图20所示，去除所述侧墙保护层位于所述栅线缝隙23底部的部分以暴露出所述第一牺牲层3的至少一部分，并去除所述侧墙保护层位于所述叠层结构上方的部分。
请参阅图21，采用湿法蚀刻工艺和/或干法蚀刻工艺去除所述第一牺牲层3，得到底部横向缝隙28。
请参阅图22至图24，经由所述底部横向缝隙28去除所述存储叠层的一部分以暴露出所述沟道层16的一部分，并去除所述第一保护层2与所述第二保护层4。
作为示例，如图22所示，首先沿着所述底部横向缝隙28的侧壁去除所述存储叠层中的所述阻隔层17，其中，所述第三保护层8及所述第一保护层2同步去除，然后如图23所示，去除所述侧墙保护层中的所述氧化铝层27，再如图24所示，继续去除被暴露的所述存储叠层中的所述存储层18及所述隧穿层19(如图11所示)，其中，所述第二保护层4同步去除，所述侧墙保护层中的所述第一氮化硅层24位于所述底部介质层5以下的部分及所述第二氮化硅层26也同步去除。
请参阅图25，预清洗所述底部横向缝隙28的表面，在此过程中，所述侧墙保护层突出于所述底部横向缝隙中的部分一并被去除。
请参阅图26及图27，采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积法(ALD)或其它合适的工艺沉积所述底部多晶硅层29于所述底部横向缝隙28中，在此过程中，所述栅线缝隙23的侧壁及所述覆盖层22的上方也会沉积有多晶硅材料(如图26所示)。然后进行回刻，去除所述栅线缝隙23的侧壁及所述覆盖层22的上方的多晶硅材料(如图27所示)。
作为示例，若所述衬底1中形成有所述凹槽6，则在上述回刻步骤中，同时去除所述凹槽6的侧壁与底面的多晶硅材料。
作为示例，请参阅图28，继续形成底部外延层于所述凹槽6中。本实施例中，所述底部外延层自下而上依次包括括N型外延硅层30及N型多晶硅层31。
请参阅图29，进一步去除所述侧墙保护层中的所述氧化硅层25。
请参阅图30，采用湿法蚀刻工艺和/或干法蚀刻工艺去除所述栅极牺牲层，得到多条栅极横向缝隙32。
请参阅图31，形成导电层于所述栅极横向缝隙32中。
具体的，采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积法(ALD) 或其它合适的工艺依次沉积粘附层与栅极材料层33于所述栅极横向缝隙32中作为所述导电层，所述粘附层包括但不限于高k介电材料层(例如氧化铝)、TiN层、Ti层、Ta层及TaN 层中的至少一种，所述栅极材料层33包括但不限于钨层。本实施例中，所述粘附层选用氧化铝层34及氮化钛层35。
请参阅图32至图34，形成阵列公共源极结构于所述栅线缝隙23中。
作为示例，如图32所示，先形成隔离侧墙36于所述栅线缝隙23的侧壁，然后如图33所示，去除所述隔离侧墙36位于所述覆盖层22上方的部分，并去除所述隔离侧墙36及所述氧化铝层34位于所述栅线缝隙23底部中间的部位以暴露出所述底部多晶硅层29(或所述底部外延层)，再如图34所示，形成所述阵列共源极结构的导电部分。作为示例，所述阵列共源极结构的导电部分包括氮化钛层37、包裹于所述氮化钛层37中的介质层38(例如多晶硅等)及位于所述介质层38上方的钨层39，所述钨层39的底部及侧壁被氮化钛层37包裹，以防止钨扩散。
至此，制作得到了一种三维存储器，本实施例的三维存储器的制作方法在沟道孔位置先做底部刻蚀，形成沟道孔的下部部分，然后将第一牺牲层侧壁氧化，孔中填充第二牺牲层，接着形成叠层结构，并形成沟道孔的上部部分，尺寸较大的沟道孔下部部分一方面可以提高底部牺牲层去除后核心区和虚设区的支撑能力，另一方面使得核心区沟道孔底部形变更少，孔的分布更均匀，有利于改善底部牺牲层去除以后的填充工艺窗口，可以直接形成底部较深的硅槽(Si gouging)，避免沟道孔刻蚀后形成硅槽过程中导致的沟道孔顶部关键尺寸扩大。
实施例二
本实施例与实施例一采用基本相同的技术方案，不同之处在于，本实施例中在形成所述第一叠层结构之前，还包括形成环形槽于所述三维存储器的台阶区的步骤。
请参阅图35及图36，其中，图35显示为所述三维存储器的平面布局图，图36显示为图35的A-A’向剖面图。
具体的，所述三维存储器划分为核心区I与台阶区II，本实施例中，在形成所述第一叠层结构之前，还包括形成环形槽40于所述台阶区II的步骤，所述环形槽40上下贯穿所述第一牺牲层3及所述第一保护层2，并往下延伸至所述衬底1中；在形成所述第三保护层8的步骤中，所述第三保护层8还形成于所述第一牺牲层3被所述环形槽40所暴露的侧壁，在形成所述第二牺牲层9于所述第一沟道孔7中的步骤中，所述第二牺牲层9还形成于所述环形槽40中；在去除所述第一牺牲层3以得到所述底部横向缝隙的步骤中，所述第一牺牲层3被所述环形槽40环绕的部分未被去除。
作为示例，所述环形槽40呈多边形环、圆环、椭圆环或其他合适的图形。
作为示例，还包括形成多个虚设沟道孔41于所述台阶区II的步骤。
作为示例，至少有一个所述虚设沟道孔位于所述环形槽40的环绕区域内和/或至少有一个所述虚设沟道孔位于所述环形槽40的环绕区域外。
本实施例的三维存储器的制作方法在底部刻蚀时于虚设区(位于台阶区中)进一步形成环形槽，可以避免被环形槽包围的中间区域在底部牺牲层去除时被去除，从而可以极大地改善底部牺牲层去除时核心区和虚设区的支撑能力。
实施例三
本实施例中提供一种三维存储器，请参阅图34，显示为该三维存储器的剖面结构示意图，包括衬底1、底部多晶硅层29、底部介质层5、多个导电层、沟道结构及阵列公共源极结构，其中，所述底部多晶硅层29位于所述衬底1上；多个所述导电层堆叠于所述底部介质层5上方，相邻所述导电层之间设有电介质层11；所述沟道结构上下贯穿多个所述导电层及所述电介质层11，并往下延伸至所述衬底1中，所述沟道结构包括沟道层16及环绕于所述沟道层外侧面及外底面的存储叠层，所述底部多晶硅层29横向贯穿所述存储叠层以与所述沟道层 16连接，所述沟道结构位于所述底部介质层5、所述底部多晶硅层29及所述衬底1中的部分的宽度大于所述沟道结构位于所述导电层中的部分的宽度；所述阵列公共源极结构上下贯穿多个所述导电层、多个所述电介质层11及所述底部介质层5。
作为示例，所述沟道结构位于多个所述导电层及所述电介质层11中的部分划分为至少两段，其中，所述沟道结构上段的宽度小于下段的宽度。
作为示例，所述衬底1包括但不限于Si衬底、Ge衬底、SiGe衬底、绝缘体上硅(Silicon On Insulator，SOI)衬底或绝缘体上锗(Germanium On Insulator，GOI)衬底等，所述衬底1可以为P型掺杂或N型掺杂。
作为示例，所述电介质层11包括但不限于氧化硅层，所述导电层包括粘附层与栅极材料层33，所述粘附层包括但不限于高k介电材料层(例如氧化铝)、TiN层、Ti层、Ta层及TaN层中的至少一种，所述栅极材料层33包括但不限于钨层。本实施例中，所述粘附层选用氧化铝层34及氮化钛层35。
作为示例，所述存储叠层在沟道孔的径向上由外而内依次包括阻隔层17、存储层18和隧穿层19，所述阻隔层17包括但不限于氧化硅层、氮氧化硅层、高k介质层中的至少一种，所述存储层18包括但不限于氮化硅层、氮氧化硅层、硅层中的至少一种，所述隧穿层19包括但不限于氧化硅层、氮氧化硅层中的至少一种。所述沟道层16包括但不限于多晶硅层、单晶硅层及非晶硅层中的至少一种。
作为示例，请参阅图35及图36，其中，图36显示为所述三维存储器的平面布局图，图 36显示为图35的A-A’向剖面图。
具体的，所述三维存储器划分为核心区I与台阶区II，本实施例中，所述台阶区II中设有环形槽结构，所述环形槽结构上下贯穿所述底部多晶硅层29，并往下延伸至所述衬底1中。
具体的，所述环形槽结构包括环形槽40，所述环形槽40的内壁设有第三保护层8，所述环形槽40中填充有第二牺牲层9。
作为示例，所述环形槽40呈多边形环、圆环、椭圆环或其他合适的图形。
作为示例，所述台阶区II中设有多个虚设沟道孔结构，所述虚设沟道孔结构包括虚设沟道孔41及填充于所述虚设沟道孔41内的介质。
作为示例，至少有一个所述虚设沟道孔结构位于所述环形槽结构的环绕区域内和/或至少有一个所述虚设沟道孔位于所述环形槽结构的环绕区域外。
本实施例的三维存储器中，沟道孔无论是上部还是下部均具有很高的分布均匀度，底部多晶硅层的填充也具有很高的均匀度，台阶区的环形槽结构有助于提高器件的结构稳定性。
综上所述，本发明的三维存储器及其制作方法在沟道孔位置先做底部刻蚀，形成沟道孔的下部部分，然后将第一牺牲层侧壁氧化，孔中填充第二牺牲层，接着形成叠层结构，并形成沟道孔的上部部分，尺寸较大的沟道孔下部部分一方面可以提高底部牺牲层去除后核心区和虚设区的支撑能力，另一方面使得核心区沟道孔底部形变更少，孔的分布更均匀，有利于改善底部牺牲层去除以后的填充工艺窗口，可以直接形成底部较深的硅槽(Sigouging)，避免沟道孔刻蚀后形成硅槽过程中导致的沟道孔顶部关键尺寸扩大。另外，虚设区在底部刻蚀时可进一步环形槽，可以避免被环形槽包围的中间区域在底部牺牲层去除时被去除，从而极大地改善底部牺牲层去除时核心区和虚设区的支撑能力。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种三维存储器的制作方法，其特征在于，包括以下步骤：
提供一基底结构，所述基底结构自下而上依次包括衬底、第一保护层、第一牺牲层、第二保护层及底部介质层；
形成第一沟道孔于所述基底结构中，所述第一沟道孔上下贯穿所述底部介质层、所述第二保护层、所述第一牺牲层及所述第一保护层，并往下延伸至所述衬底中；
形成第三保护层于所述第一牺牲层被所述第一沟道孔所暴露的侧壁；
形成第二牺牲层于所述第一沟道孔中；
形成第一叠层结构于所述底部介质层上方，所述第一叠层结构包括交替堆叠的栅极牺牲层与电介质层；
形成第二沟道孔于所述第一叠层结构中，所述第二沟道孔上下贯穿所述第一叠层结构，且所述第二沟道孔在所述底部介质层上的正投影位于所述第一沟道孔内；
去除所述第二牺牲层；
形成沟道结构于所述第一沟道孔及所述第二沟道孔中，所述沟道结构包括沟道层及环绕于所述沟道层外侧面及外底面的存储叠层。
2.根据权利要求1所述的三维存储器的制作方法，其特征在于，在形成所述第二沟道孔之后且去除所述第二牺牲层之前，还包括以下步骤：
形成第三牺牲层于所述第二沟道孔中；
形成第二叠层结构于所述第一叠层结构上方，所述第二叠层结构包括交替堆叠的所述栅极牺牲层与所述电介质层；
形成第三沟道孔于所述第二叠层结构中，所述第三沟道孔上下贯穿所述第二叠层结构，且所述第三沟道孔在所述第一叠层结构上的正投影位于所述第二沟道孔内；
去除所述第三牺牲层；
并且，在去除所述第三牺牲层及所述第二牺牲层之后形成所述沟道结构时，所述沟道结构还形成于所述第三沟道孔内。
3.根据权利要求1或2所述的三维存储器的制作方法，其特征在于，还包括以下步骤：
形成栅线缝隙，所述栅线缝隙上下贯穿所述第一叠层结构，并至少往下延伸至所述第一牺牲层中；
形成侧墙保护层于所述栅线缝隙的侧壁；
去除所述第一牺牲层，得到底部横向缝隙；
经由所述底部横向缝隙去除所述存储叠层的一部分以暴露出所述沟道层的一部分，并去除所述第一保护层与所述第二保护层；
形成底部多晶硅层于所述底部横向缝隙中；
去除所述栅极牺牲层，得到多条栅极横向缝隙；
形成导电层于所述栅极横向缝隙中；
形成阵列公共源极结构于所述栅线缝隙中。
4.根据权利要求3所述的三维存储器的制作方法，其特征在于，在形成所述第一沟道孔之前，所述衬底中设有一凹槽，所述第一保护层与所述第一牺牲层填充进所述凹槽，所述栅线缝隙在所述衬底上的正投影位于所述凹槽内。
5.根据权利要求4所述的三维存储器的制作方法，其特征在于，在形成所述底部多晶硅层之后以及去除所述栅极牺牲层之前，还包括形成底部外延层于所述凹槽中的步骤。
6.根据权利要求5所述的三维存储器的制作方法，其特征在于，所述底部外延层自下而上依次包括N型外延硅层及N型多晶硅层。
7.根据权利要求3所述的三维存储器的制作方法，其特征在于，所述三维存储器包括台阶区，在形成所述第一叠层结构之前，还包括形成环形槽于所述台阶区的步骤，所述环形槽上下贯穿所述第一牺牲层及所述第一保护层，并往下延伸至所述衬底中；在形成所述第三保护层的步骤中，所述第三保护层还形成于所述第一牺牲层被所述环形槽所暴露的侧壁；在形成所述第二牺牲层于所述第一沟道孔中的步骤中，所述第二牺牲层还形成于所述环形槽中；在去除所述第一牺牲层以得到所述底部横向缝隙的步骤中，所述第一牺牲层被所述环形槽环绕的部分未被去除。
8.根据权利要求7所述的三维存储器的制作方法，其特征在于，所述环形槽呈多边形环、圆环或椭圆环。
9.根据权利要求7所述的三维存储器的制作方法，其特征在于，还包括形成多个虚设沟道孔于所述台阶区的步骤。
10.根据权利要求9所述的三维存储器的制作方法，其特征在于，至少有一个所述虚设沟道孔位于所述环形槽的环绕区域内和/或至少有一个所述虚设沟道孔位于所述环形槽的环绕区域外。
11.一种三维存储器，其特征在于，所述三维存储器是采用如权利要求1-10任意一项所述的三维存储器的制作方法制作得到，所述三维存储器包括：
衬底；
底部多晶硅层，位于所述衬底上；
底部介质层，位于所述底部多晶硅层上；
多个导电层，堆叠于所述底部介质层上方，相邻所述导电层之间设有电介质层；
沟道结构，上下贯穿多个所述导电层及所述电介质层，并往下延伸至所述衬底中，所述沟道结构包括沟道层及环绕于所述沟道层外侧面及外底面的存储叠层，所述底部多晶硅层横向贯穿所述存储叠层以与所述沟道层连接，所述沟道结构位于所述底部介质层、所述底部多晶硅层及所述衬底中的部分的宽度大于所述沟道结构位于所述导电层中的部分的宽度；
阵列公共源极结构，上下贯穿多个所述导电层、多个所述电介质层及所述底部介质层。
12.根据权利要求11所述的三维存储器，其特征在于，所述沟道结构位于多个所述导电层及所述电介质层中的部分划分为至少两段，其中，所述沟道结构上段的宽度小于下段的宽度。
13.根据权利要求11所述的三维存储器，其特征在于，所述三维存储器包括台阶区，所述台阶区中设有环形槽结构，所述环形槽结构上下贯穿所述底部多晶硅层，并往下延伸至所述衬底中。
14.根据权利要求13所述的三维存储器，其特征在于，所述环形槽结构呈多边形环、圆环或椭圆环。
15.根据权利要求13所述的三维存储器，其特征在于，所述台阶区中设有多个虚设沟道孔结构。
16.根据权利要求15所述的三维存储器，其特征在于，至少有一个所述虚设沟道孔结构位于所述环形槽结构的环绕区域内和/或至少有一个所述虚设沟道孔位于所述环形槽结构的环绕区域外。
CN202011134486.XA 2020-10-21 2020-10-21 一种三维存储器及其制作方法 Active CN112331665B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202111221755.0A CN114078870A (zh) 2020-10-21 2020-10-21 一种三维存储器及其制作方法
CN202011134486.XA CN112331665B (zh) 2020-10-21 2020-10-21 一种三维存储器及其制作方法
CN202180006365.3A CN114667602A (zh) 2020-10-21 2021-10-21 三维存储器及其制作方法
PCT/CN2021/125222 WO2022083678A1 (zh) 2020-10-21 2021-10-21 三维存储器及其制作方法
US18/082,486 US20230120885A1 (en) 2020-10-21 2022-12-15 Three-dimensional memory and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011134486.XA CN112331665B (zh) 2020-10-21 2020-10-21 一种三维存储器及其制作方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111221755.0A Division CN114078870A (zh) 2020-10-21 2020-10-21 一种三维存储器及其制作方法

Publications (2)

Publication Number Publication Date
CN112331665A CN112331665A (zh) 2021-02-05
CN112331665B true CN112331665B (zh) 2021-11-09

Family

ID=74311147

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202011134486.XA Active CN112331665B (zh) 2020-10-21 2020-10-21 一种三维存储器及其制作方法
CN202111221755.0A Pending CN114078870A (zh) 2020-10-21 2020-10-21 一种三维存储器及其制作方法
CN202180006365.3A Pending CN114667602A (zh) 2020-10-21 2021-10-21 三维存储器及其制作方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202111221755.0A Pending CN114078870A (zh) 2020-10-21 2020-10-21 一种三维存储器及其制作方法
CN202180006365.3A Pending CN114667602A (zh) 2020-10-21 2021-10-21 三维存储器及其制作方法

Country Status (3)

Country Link
US (1) US20230120885A1 (zh)
CN (3) CN112331665B (zh)
WO (1) WO2022083678A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331665B (zh) * 2020-10-21 2021-11-09 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN113345909B (zh) * 2021-05-31 2022-07-15 长江存储科技有限责任公司 三维存储器、三维存储器的制备方法及存储系统
WO2023082100A1 (zh) * 2021-11-10 2023-05-19 长江存储科技有限责任公司 三维存储器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109727981A (zh) * 2019-01-31 2019-05-07 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN111418064A (zh) * 2018-06-27 2020-07-14 桑迪士克科技有限责任公司 包含部分离散电荷存储元件的三维反向平面nand存储器装置和其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470260B (zh) * 2015-12-03 2018-09-18 中国科学院微电子研究所 三维半导体器件及其制造方法
KR102608173B1 (ko) * 2016-03-11 2023-12-01 에스케이하이닉스 주식회사 메모리 장치 및 이의 제조 방법
CN111785731A (zh) * 2020-06-18 2020-10-16 长江存储科技有限责任公司 三维存储器及制备方法、电子设备
CN112331665B (zh) * 2020-10-21 2021-11-09 长江存储科技有限责任公司 一种三维存储器及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111418064A (zh) * 2018-06-27 2020-07-14 桑迪士克科技有限责任公司 包含部分离散电荷存储元件的三维反向平面nand存储器装置和其制造方法
CN109727981A (zh) * 2019-01-31 2019-05-07 长江存储科技有限责任公司 3d nand存储器及其形成方法

Also Published As

Publication number Publication date
US20230120885A1 (en) 2023-04-20
CN112331665A (zh) 2021-02-05
CN114078870A (zh) 2022-02-22
WO2022083678A1 (zh) 2022-04-28
CN114667602A (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
US11233067B2 (en) Vertical memory device
CN112331665B (zh) 一种三维存储器及其制作方法
TWI480982B (zh) 垂直記憶體單元
US9343475B2 (en) Vertical memory devices and methods of manufacturing the same
US11700725B2 (en) Memory device and method for fabricating the same
CN109742084B (zh) 电子设备、三维存储器及其制作方法
KR20130027823A (ko) 수직형 메모리 장치의 제조 방법
CN112185980A (zh) 一种三维存储器及其制作方法
CN110808253A (zh) 三维存储器结构及其制备方法
CN110047803A (zh) 制造半导体器件的方法和通过该方法制造的半导体器件
CN111223869A (zh) 制造竖直存储器装置的方法
US20130302968A1 (en) Memory device and method for manufacturing memory device
US20180166529A1 (en) Semiconductor memory devices and methods of fabricating the same
CN112466886A (zh) 一种三维存储器及其制作方法
JP2011138883A (ja) 半導体装置及びその製造方法
CN112466887A (zh) 一种三维存储器及其制作方法
TWI557850B (zh) 記憶元件及其製造方法
CN110718501B (zh) 间隙填充方法以及使用该方法制造半导体器件的方法
CN110808249B (zh) 三维存储器结构及其制备方法
CN112331660B (zh) 一种三维存储器及其制作方法
CN112786607B (zh) 三维存储器结构及其制备方法
CN112614848A (zh) 三维存储器结构及其制备方法
US20230328955A1 (en) Method for manufacturing semiconductor structure, semiconductor structure and semiconductor memory
US11588035B2 (en) Semiconductor devices
KR101132363B1 (ko) 반도체 메모리 소자 및 그 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant