CN113345911A - 一种半导体器件的制备方法 - Google Patents
一种半导体器件的制备方法 Download PDFInfo
- Publication number
- CN113345911A CN113345911A CN202110612944.4A CN202110612944A CN113345911A CN 113345911 A CN113345911 A CN 113345911A CN 202110612944 A CN202110612944 A CN 202110612944A CN 113345911 A CN113345911 A CN 113345911A
- Authority
- CN
- China
- Prior art keywords
- thickness
- insulating layer
- layer
- interlayer insulating
- interlayer dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000010410 layer Substances 0.000 claims abstract description 298
- 239000011229 interlayer Substances 0.000 claims abstract description 167
- 238000005530 etching Methods 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 230000000149 penetrating effect Effects 0.000 claims abstract description 16
- 230000000903 blocking effect Effects 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 13
- 230000005641 tunneling Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Abstract
本发明公开了一种半导体器件的制备方法，先在衬底上交替堆叠层间绝缘层和层间介质层形成以叠层结构，然后形成垂直贯穿叠层结构的沟道结构，再去除层间介质层形成凹槽，最后去除部分层间绝缘层，并在凹槽内填充栅极导体层。其中，在形成沟道结构之前，增加了层间绝缘层的厚度且减小了层间介质层的厚度，因此可以降低形成沟道结构的刻蚀工艺难度，且可以减小层间介质层导致的晶圆应力。另外，在最后去除了增加的层间绝缘层后，还能保证最终叠层结构中层间绝缘层和层间介质层的厚度为各自所需的厚度。
Description
技术领域
本发明总体上涉及电子器件，并且更具体的，涉及一种半导体器件的制备方法。
背景技术
NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器。在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的存储器结构。
随着3D NAND的堆栈层数增加，对沟道孔的蚀刻难度越来越大。现有技术在3DNAND device仿真端定义各层厚度后，每个制程只考虑到单道工艺来满足最终要求。例如，氮化硅/氧化硅堆叠时的厚度即为最终所需的厚度，而氮化硅的厚度比氧化硅大很多，氮化硅较多会增加沟道孔的刻蚀难度，且导致晶圆应力较大。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，旨在降低沟道孔的刻蚀难度，且减小晶圆应力。
本发明提供一种半导体器件的制备方法，包括：
提供衬底；
在所述衬底上交替堆叠层间绝缘层和层间介质层，以形成叠层结构，所述层间绝缘层的厚度等于第一初始厚度，所述层间介质层的厚度等于第二初始厚度；
形成垂直贯穿所述叠层结构的沟道结构；
去除所述层间介质层，以形成凹槽；
去除部分所述层间绝缘层，以使所述层间绝缘层的厚度等于第一特定厚度，所述第一特定厚度与所述第一初始厚度相差第一预设厚度；
在所述凹槽内填充栅极导体层，所述栅极导体层的厚度等于第二特定厚度，所述第二特定厚度与所述第二初始厚度相差所述第一预设厚度。
进一步优选的，形成垂直贯穿所述叠层结构的沟道结构的步骤，包括：
形成垂直贯穿所述叠层结构的沟道孔；
在所述沟道孔中依次形成阻挡绝缘层、电荷俘获层、隧穿绝缘层和沟道层，所述阻挡绝缘层的厚度等于第三初始厚度。
进一步优选的，去除部分所述层间绝缘层的步骤，还包括：同时去除部分所述阻挡绝缘层，以使所述阻挡绝缘层的厚度等于第三特定厚度，所述第三特定厚度与所述第三初始厚度相差第二预设厚度。
进一步优选的，所述层间绝缘层与所述阻挡绝缘层的刻蚀比大于1。
进一步优选的，所述第二预设厚度小于所述第一预设厚度的二分之一。
进一步优选的，在去除所述层间介质层的步骤之前，还包括：形成垂直贯穿所述叠层结构的栅线缝隙。
进一步优选的，去除部分所述层间绝缘层的步骤，包括：通过所述栅线缝隙刻蚀所述层间绝缘层的表面和所述阻挡绝缘层的表面，所述层间绝缘层的刻蚀深度为所述第一预设厚度的二分之一，所述阻挡绝缘层的刻蚀深度为所述第二预设厚度。
进一步优选的，去除所述层间介质层的步骤，包括：通过所述栅线缝隙刻蚀所述层间介质层，以去除所述层间介质层形成所述凹槽。
进一步优选的，所述第一特定厚度小于所述第二特定厚度。
进一步优选的，所述第一预设厚度小于等于厚度阈值。
进一步优选的，所述叠层结构包括第一叠层结构和第二叠层结构，所述第二叠层结构包括位于所述第一叠层结构上的第一子叠层结构、及位于所述第一子叠层结构上的第二子叠层结构；
形成所述叠层结构的步骤，包括：
在所述衬底上形成所述第一叠层结构，所述第一叠层结构包括交替堆叠的所述层间绝缘层和所述层间介质层；
通入掺杂气体，在所述第一叠层结构上交替沉积特定层数的所述层间绝缘层和所述层间介质层，以形成第一子叠层结构；
在所述第一子叠层结构上形成第二子叠层结构，所述第二子叠层结构包括交替堆叠的所述层间绝缘层和所述层间介质层，所述第一子叠层结构中所述层间介质层的硬度小于所述第二子叠层结构中所述层间介质层的硬度。
本发明的有益效果是：本发明提供一种半导体器件的制备方法，先在衬底上交替堆叠层间绝缘层和层间介质层形成叠层结构，形成垂直贯穿叠层结构的沟道结构，再去除层间介质层形成凹槽，最后去除部分层间绝缘层，并在凹槽内填充栅极导体层。在堆叠时，层间绝缘层的厚度等于第一初始厚度，层间介质层的厚度为第二初始厚度，且去除部分层间绝缘层后其厚度等于第一特定厚度，填充栅极导体层后其厚度等于第二特定厚度，因此可以保证最终叠层结构中层间绝缘层和层间介质层的厚度为最终所需厚度。其中第一初始厚度比第一特定厚度多第一预设厚度，第二初始厚度比第二特定厚度少第一预设厚度，即在形成沟道结构之前，叠层结构中的层间绝缘层的厚度增加了第一预设厚度，层间介质层的厚度减小了第一预设厚度，因此可以降低形成沟道结构的刻蚀工艺难度，且可以减小层间介质层导致的晶圆应力。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1是本发明第一实施例提供的半导体器件的制备方法的流程示意图；
图2a-2d是本发明第一实施例提供的半导体器件在制备过程中的剖面结构示意图；
图3是本发明第二实施例提供的半导体器件的制备方法的流程示意图；
图4a-4d是本发明第二实施例提供的半导体器件在制备过程中的剖面结构示意图；
图5是图4a中的半导体器件的俯视结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，虽然这里可使用术语第一、第二等描述各种组件，但这些组件不应受限于这些术语。这些术语用于使一个组件区别于另一个组件。例如，第一组件可以称为第二组件，类似地，第二组件可以称为第一组件，而不背离本发明的范围。
应当理解，当称一个组件在另一个组件“上”、“连接”另一个组件时，它可以直接在另一个组件上或者连接另一个组件，或者还可以存在插入的组件。其他的用于描述组件之间关系的词语应当以类似的方式解释。
如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层具有顶侧和底侧，其中层的底侧相对靠近衬底，而顶侧相对远离衬底。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶面和底面之间或在顶面和底面处的任何一组水平平面之间。层可以水平、垂直和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、上方和/或其下具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导电层和触点层(其中形成有触点、互连线以及一个或多个电介质层。
如本文所使用的，术语“半导体器件”是指一种在横向定向的衬底上具有垂直定向的阵列结构的半导体器件，使得阵列结构相对于衬底在垂直方向上延伸；“垂直”是指垂直于衬底的方向。
需要说明的是，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更复杂。
请参阅图1，图1是本发明第一实施例提供的半导体器件的制备方法的流程示意图。请同时参阅图2a-2d，图2a-2d是本发明第一实施例提供的半导体器件在制备过程中的剖面结构示意图。
首先请参见图1中的步骤S1-S4和图2a。
步骤S1：提供衬底11。
在本实施例中，衬底11为半导体衬底，例如可以为硅(Si)、锗(Ge)、SiGe衬底、绝缘体上硅(Silicon On Insulator，SOI)或绝缘体上锗(Germanium On Insulator，GOI)等。在其他实施例中，该半导体衬底还可以为包括其他元素半导体或者化合物半导体的衬底，还可以为叠层结构，例如Si/SiGe等。
步骤S2：在所述衬底11上交替堆叠层间绝缘层121和层间介质层122，以形成叠层结构12，所述层间绝缘层121的厚度等于第一初始厚度(T1+T0)，所述层间介质层122的厚度等于第二初始厚度(T2-T0)。
在本实施例中，层间绝缘层121可以为氧化硅，层间介质层122可以为氮化硅，层间绝缘层121和层间介质层122具有不同的刻蚀选择性。层间绝缘层121和层间介质层122的沉积方法可以采用但不限于化学气相沉积(Chemical Vapor Deposition,CVD)、原子层沉积(Atom Layer Deposition,ALD)，物理气相沉积(Physical Vapor Deposition,PVD)如热氧化、蒸发、溅射等各种方法。
其中，层间绝缘层121沉积第一初始厚度(T1+T0)，层间介质层122沉积第二初始厚度(T2-T0)，因此该叠层结构12的厚度＝N1×(T1+T0)+N2×
(T2-T0)，其中N1为层间绝缘层121的层数，N2为层间介质层122的层数。优选的，各层的层间绝缘层121的厚度相同，且各层的层间介质层122的厚度相同。
步骤S3：形成垂直贯穿所述叠层结构12的沟道结构13。
在本实施例中，可以在叠层结构12上旋涂光刻胶，通过曝光显示等步骤形成图案化的光刻胶层，光刻胶图案可以由掩模板确定；然后根据光刻胶图案对叠层结构12进行刻蚀形成沟道孔130，刻蚀的工艺窗口由沟道孔130的直径决定，刻蚀方法可以是干法蚀刻，也可以是湿法蚀刻；接着在沟道孔130中依次沉积阻挡绝缘层131、电荷俘获层132、隧穿绝缘层133和沟道层134，以及填充在沟道孔130的绝缘层。
其中，阻挡绝缘层131和隧穿绝缘层133的示例性材料为氧化硅，电荷俘获层132的示例性材料为氮化硅，形成氧化硅-氮化硅-氧化硅(ONO)结构。沟道层134的示例性结构为多晶硅，但可以理解这些层可以选择其他材料。阻挡绝缘层131可以包括高K氧化层；电荷俘获层132可以是浮置栅极结构，例如包括多晶硅；沟道层134的材料可以包括单晶硅、单晶锗等半导体材料。
步骤S4：形成垂直贯穿所述叠层结构12的栅线缝隙14。
在本实施例中，可以利用相同的刻蚀方法刻蚀叠层结构12，形成垂直贯穿叠层结构12的栅线缝隙14，栅线缝隙14可以用于后续层间介质层122和层间绝缘层121的刻蚀，最后可以在栅线缝隙14中形成阵列共源极(图中未示出)。步骤S4完成后的结构如图2a所示。
请参见图1中的步骤S5-S7和图2b-2d。
步骤S5：通过所述栅线缝隙14刻蚀所述层间介质层122，以去除所述层间介质层122形成凹槽1221。
在本实施例中，栅线缝隙14沿垂直于图中剖面的方向延伸，由于层间绝缘层121和层间介质层122具有刻蚀选择性，所以刻蚀液从栅线缝隙14进入可以将整层的层间介质层122完全刻蚀掉形成凹槽1221，而层间绝缘层121保留。步骤S4完成后的结构如图2b所示，凹槽1221的宽度与图2a中层间介质层122的厚度相等且等于第二初始厚度(T2-T0)。
步骤S6：去除部分所述层间绝缘层121，以使所述层间绝缘层121的厚度等于第一特定厚度T1，所述第一特定厚度T1与所述第一初始厚度(T1+T0)相差第一预设厚度T0。
在本实施例中，可以采用步骤S5的方法对层间绝缘层121进行刻蚀。该刻蚀方法是各向同性的，因此会对层间绝缘层121露出的所有表面同时进行刻蚀。通过控制刻蚀工艺的时间和速率可以控制刻蚀的深度。当刻蚀的深度为T0的二分之一时，层间绝缘层121的厚度会减小T0，因此层间绝缘层121在部分刻蚀后的厚度为第一特定厚度T1，即第一特定厚度T1与第一初始厚度(T1+T0)相差第一预设厚度T0。步骤S6完成后的结构如图2c所示，由于层间绝缘层121的厚度减小了T0，因此凹槽1221的宽度增加了T0，所以图2c中凹槽1221的宽度等于T2。
优选的，第一预设厚度T0可以小于或等于一个厚度阈值(例如3nm)，实验表明3nm是一个合适的厚度阈值。研究发现当第一预设厚度T0过大时，需要刻蚀的深度要更大才能使最终层间绝缘层121的厚度为第一特定厚度T1。而当需要刻蚀的深度越大时，各层的层间绝缘层121的刻蚀会非常不均匀，这会导致不同层的层间绝缘层121的厚度不同。
步骤S7：在所述凹槽1221内填充栅极导体层123，所述栅极导体层123的厚度等于第二特定厚度T2，所述第二特定厚度T2与所述第二初始厚度(T2-T0)相差所述第一预设厚度T0。
在本实施例中，填充材料可以从栅线缝隙14进入到凹槽1221中形成栅极导体层123，步骤S7完成后的结构如图2d所示。由于图2c中凹槽1221的宽度为T2，因此栅极导体层123的第二特定厚度也为T2。其中，栅极导体层123可以包括金属，诸如钨(W)，还可以包括多晶硅或者金属硅化物，例如从钴(Co)、镍(Ni)、铪(Hf)、铂(Pt)、W和钛(Ti)中选择的金属硅化物。
在本实施例中，第一特定厚度T1为最终叠层结构12中层间绝缘层121的所需厚度，第二特定厚度T2为最终叠层结构12中层间介质层122的所需厚度，而层间绝缘层121和层间介质层122各自所需的厚度与实际工艺和结构有关。
优选的，层间绝缘层121的第一特定厚度T1小于栅极导体层123的第二特定厚度T2。例如，T1＝25nm，T2＝35nm，若第一预设厚度T0＝3nm，则在步骤S2后层间绝缘层121的厚度为28nm，层间介质层122的厚度为32nm，在步骤S7后层间绝缘层121的厚度为25nm，栅极导体层123的厚度35nm。
本发明第一实施例提供的半导体器件的制备方法中，在沟道孔130的刻蚀工艺之前，形成叠层结构12时将层间绝缘层121的厚度增加了第一预设厚度T0，且将层间介质层122的厚度减小了第一预设厚度T0。且在形成沟道结构13之后，通过去除部分层间绝缘层121的工艺，使层间绝缘层121的厚度再减小第一预设厚度T0，层间介质层122的厚度再增加第一预设厚度T0。由于层间介质层122的材质较硬，且会造成较大应力，因此本实施例通过减少层间介质层122同时增加层间绝缘层121可以减小晶圆的应力。而且由于层间绝缘层121的材质相对于层间介质层122较软，这样在刻蚀叠层结构12形成沟道孔130时，刻蚀难度更小。另外，通过层间绝缘层121的部分去除工艺，可以保证最终叠层结构12中层间绝缘层121和层间介质层122的厚度为最终所需厚度(T1和T2)。
在第一实施例中，叠层结构12为单堆栈结构。在另一实施例中，当叠层结构12为双堆栈结构时(即包括第一叠层结构和位于所述第一叠层结构上的第二叠层结构)，由于叠层结构12的层数较多，因此第一叠层结构和第二叠层结构需要分开形成，沟道结构13需要分两次形成。
另一实施例与第一实施例的区别在于叠层结构12和沟道结构13的制备方法。具体的，形成所述叠层结构12和沟道结构13的步骤，包括：1)在所述衬底11上形成所述第一叠层结构，所述第一叠层结构包括交替堆叠的所述层间绝缘层121和所述层间介质层122；2)形成垂直贯穿第一叠层结构的第一沟道孔，并在所述第一沟道孔中填充牺牲层；3)通入掺杂气体，在所述第一叠层结构上交替沉积特定层数的所述层间绝缘层121和所述层间介质层122，以形成第一子叠层结构；4)在所述第一子叠层结构上形成第二子叠层结构，所述第二子叠层结构包括交替堆叠的所述层间绝缘层121和所述层间介质层122，所述第一子叠层结构中所述层间介质层122的硬度小于所述第二子叠层结构中所述层间介质层122的硬度，第一子叠层结构和第二子叠层结构组成第二叠层结构；5)形成垂直贯穿所述第二叠层结构的第二沟道孔，所述第二沟道孔与所述第一沟道孔连通；6)去除所述第一沟道孔中的牺牲层，并在所述第一沟道孔和第二沟道孔中依次形成阻挡绝缘层131、电荷俘获层132、隧穿绝缘层133和沟道层134。其中第一子叠层结构中层间绝缘层121的层数和层间介质层122的层数都为特定层数，“特定层数”可以是一层、两层或三层或更多层，也就是说第一子叠层结构位于第二叠层结构底部，也可以说第一子叠层结构位于第二沟道孔的底部。
在另一实施例提供的半导体器件的制备方法中，在形成第二叠层结构时，通入掺杂气体交替沉积层间绝缘层121和层间介质层122，形成位于第二叠层结构底部的第一子叠层结构，后续形成第二子叠层结构时采用普通的沉积工艺(不通入掺杂气体)，这样可以使所述第一子叠层结构中所述层间介质层122的硬度小于所述第二子叠层结构中层间介质层122的硬度，从而第二叠层结构的底部相对较软。由于在刻蚀贯穿第二叠层结构的第二沟道孔时，刻蚀的深度越深，刻蚀的难度越大，会导致第二沟道孔出现很多缺陷进而导致第二沟道孔与第一沟道孔出现对准偏差，因此采用特殊调整工艺(通入掺杂气体)将第二沟道孔底部的层间介质层122软化，这样在刻蚀第二沟道孔时可以降低第二沟道孔底部的刻蚀难度，进而改善第二沟道孔和第一沟道孔的对准偏差。
请参阅图3，图3是本发明第二实施例提供的半导体器件的制备方法的流程示意图。请同时参阅图4a-4d，图4a-4d是本发明第二实施例提供的半导体器件在制备过程中的剖面结构示意图。为了便于理解，第二实施例与第一实施例相同的结构使用相同标号。
首先请参见图3中的步骤S100-S500和图4a。
步骤S100：提供衬底11。
步骤S200：在所述衬底11上交替堆叠层间绝缘层121和层间介质层122，以形成叠层结构12，所述层间绝缘层121的厚度等于第一初始厚度(T1+T0)，所述层间介质层122的厚度等于第二初始厚度(T2-T0)。
步骤S300：形成垂直贯穿所述叠层结构12的沟道孔130。
在本实施例中，步骤S100-S300中衬底11、叠层结构12和沟道孔130的具体形成工艺可以参照第一实施例。
步骤S400：在所述沟道孔130中依次形成阻挡绝缘层131、电荷俘获层132、隧穿绝缘层133和沟道层134，所述阻挡绝缘层131的厚度等于第三初始厚度(W1+W0)。
在本实施例中，阻挡绝缘层131、电荷俘获层132、隧穿绝缘层133和沟道层134的形成方法可以参照第一实施例。与第一实施例不同的是，在沉积阻挡绝缘层131时，阻挡绝缘层131的厚度＝第三初始厚度(W1+W0)。其中，W1为最终结构中阻挡绝缘层131与栅极导体层接触处所需的厚度，这与实际工艺和结构有关，W0为阻挡绝缘层131相对于最终结构所增加的厚度。
需要注意的是，由于阻挡绝缘层131的厚度增加了W0，若要保持沟道孔130内其他层的厚度不变，在步骤S300形成沟道孔130时，沟道孔130的直径需要增加2W0。请参阅图5，图5是图4a中的半导体器件的俯视结构示意图，沟道孔130的半径扩大了W0，直径扩大了2W0，则沟道孔130的刻蚀工艺窗口可以增加2W0，进而可以减小工艺调试难度。其中，W0是根据第一预设厚度T0来确定的。
步骤S500：形成垂直贯穿所述叠层结构的栅线缝隙14。
请参见图3中的步骤S600和图4b。
步骤S600：通过所述栅线缝隙14刻蚀所述层间介质层122，以去除所述层间介质层122形成凹槽1221。
在本实施例中，步骤S500与第一实施例中的步骤S4相同，步骤S600与第一实施例中的步骤S5相同，在此不再赘述。
请参见图3中的步骤S700和图4c。
步骤S700：通过所述栅线缝隙14刻蚀所述层间绝缘层121的表面和所述阻挡绝缘层131的表面，所述层间绝缘层121的刻蚀深度为所述第一预设厚度T0的二分之一，所述阻挡绝缘层131的刻蚀深度为所述第二预设厚度W0。
具体的，通过所述栅线缝隙14刻蚀所述层间绝缘层121的表面和所述阻挡绝缘层131的表面，所述层间绝缘层121的刻蚀深度为所述第一预设厚度T0的二分之一，所述阻挡绝缘层131的刻蚀深度为所述第二预设厚度W0。由于图4b中层间绝缘层121的厚度＝T1+T0，阻挡绝缘层131的厚度＝W1+W0，因此刻蚀完后图4c中层间绝缘层121的厚度为第一特定厚度T1，阻挡绝缘层131在凹槽1221处的厚度为第三特定厚度W1，进而层间绝缘层121和在凹槽1221处的阻挡绝缘层131还是能够保证最终各自所需的厚度(T1和W1)。其中，第一特定厚度T1与第一初始厚度(T1+T0)相差第一预设厚度T0，第三特定厚度W1与第三初始厚度(W1+W0)相差第二预设厚度W0。
在本实施例中，层间绝缘层121和阻挡绝缘层131的结晶度不同，导致两者的刻蚀速率不同。研究发现，层间绝缘层121和阻挡绝缘层131的刻蚀比大于1。理论上，层间绝缘层121和阻挡绝缘层131的刻蚀比为2～3:1，而实际研究发现刻蚀比更小。
其中，第二预设厚度W0小于所述第一预设厚度T0的二分之一。当第一预设厚度T0为3nm时，第二预设厚度W0则小于1.5nm。实际研究发现，当层间绝缘层121的刻蚀深度为1.5nm时，阻挡绝缘层131损失(刻蚀)的厚度为1nm，因此第二预设厚度W0可以为1nm，进而沟道孔130的刻蚀工艺窗口可以增加2nm。
请参见图3中的步骤S800和图4d。
步骤S800：在所述凹槽1221内填充栅极导体层123，所述栅极导体层123的厚度等于所述第二特定厚度T2，所述第二特定厚度T2与所述第二初始厚度(T2-T0)相差所述第一预设厚度T0。
在本实施例中，步骤S800与第一实施例中的步骤S7相同，在此不再赘述。
本发明第二实施例提供的半导体器件的制备方法中，一方面在刻蚀沟道孔130之前，通过减小层间介质层122增加层间绝缘层121，来减小晶圆应力且降低沟道孔130的刻蚀难度。后续通过增加层间绝缘层121的部分去除工艺，使层间绝缘层121和层间介质层122保证最终所需厚度(T1和T2)。另一方面通过多沉积第二预设厚度W0的阻挡绝缘层131，且在层间绝缘层121的部分去除工艺过程中，同时去除多沉积的阻挡绝缘层131，使阻挡绝缘层131与栅极导体层123接触处的厚度保证最终所需厚度(W1)。由于阻挡绝缘层131可以多沉积第二预设厚度W0，因此沟道孔130的直径可以扩大2倍的W0，即沟道孔130的刻蚀工艺窗口可以增加2W0。
以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (11)
1.一种半导体器件的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上交替堆叠层间绝缘层和层间介质层，以形成叠层结构，所述层间绝缘层的厚度等于第一初始厚度，所述层间介质层的厚度等于第二初始厚度；
形成垂直贯穿所述叠层结构的沟道结构；
去除所述层间介质层，以形成凹槽；
去除部分所述层间绝缘层，以使所述层间绝缘层的厚度等于第一特定厚度，所述第一特定厚度与所述第一初始厚度相差第一预设厚度；
在所述凹槽内填充栅极导体层，所述栅极导体层的厚度等于第二特定厚度，所述第二特定厚度与所述第二初始厚度相差所述第一预设厚度。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，形成垂直贯穿所述叠层结构的沟道结构的步骤，包括：
形成垂直贯穿所述叠层结构的沟道孔；
在所述沟道孔中依次形成阻挡绝缘层、电荷俘获层、隧穿绝缘层和沟道层，所述阻挡绝缘层的厚度等于第三初始厚度。
3.根据权利要求2所述的半导体器件的制备方法，其特征在于，去除部分所述层间绝缘层的步骤，还包括：同时去除部分所述阻挡绝缘层，以使所述阻挡绝缘层的厚度等于第三特定厚度，所述第三特定厚度与所述第三初始厚度相差第二预设厚度。
4.根据权利要求3所述的半导体器件的制备方法，其特征在于，所述层间绝缘层与所述阻挡绝缘层的刻蚀比大于1。
5.根据权利要求3所述的半导体器件的制备方法，其特征在于，所述第二预设厚度小于所述第一预设厚度的二分之一。
6.根据权利要求3所述的半导体器件的制备方法，其特征在于，在去除所述层间介质层的步骤之前，还包括：形成垂直贯穿所述叠层结构的栅线缝隙。
7.根据权利要求6所述的半导体器件的制备方法，其特征在于，去除部分所述层间绝缘层的步骤，包括：通过所述栅线缝隙刻蚀所述层间绝缘层的表面和所述阻挡绝缘层的表面，所述层间绝缘层的刻蚀深度为所述第一预设厚度的二分之一，所述阻挡绝缘层的刻蚀深度为所述第二预设厚度。
8.根据权利要求6所述的半导体器件的制备方法，其特征在于，去除所述层间介质层的步骤，包括：通过所述栅线缝隙刻蚀所述层间介质层，以去除所述层间介质层形成所述凹槽。
9.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第一特定厚度小于所述第二特定厚度。
10.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第一预设厚度小于等于厚度阈值。
11.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述叠层结构包括第一叠层结构和第二叠层结构，所述第二叠层结构包括位于所述第一叠层结构上的第一子叠层结构、及位于所述第一子叠层结构上的第二子叠层结构；
形成所述叠层结构的步骤，包括：
在所述衬底上形成所述第一叠层结构，所述第一叠层结构包括交替堆叠的所述层间绝缘层和所述层间介质层；
通入掺杂气体，在所述第一叠层结构上交替沉积特定层数的所述层间绝缘层和所述层间介质层，以形成第一子叠层结构；
在所述第一子叠层结构上形成第二子叠层结构，所述第二子叠层结构包括交替堆叠的所述层间绝缘层和所述层间介质层，所述第一子叠层结构中所述层间介质层的硬度小于所述第二子叠层结构中所述层间介质层的硬度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110612944.4A CN113345911B (zh) | 2021-06-02 | 2021-06-02 | 一种半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110612944.4A CN113345911B (zh) | 2021-06-02 | 2021-06-02 | 一种半导体器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113345911A true CN113345911A (zh) | 2021-09-03 |
| CN113345911B CN113345911B (zh) | 2023-12-15 |
Family
ID=77473010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110612944.4A Active CN113345911B (zh) | 2021-06-02 | 2021-06-02 | 一种半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113345911B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120276702A1 (en) * | 2011-04-27 | 2012-11-01 | Yang Jun-Kyu | Method of manufacturing semiconductor device |
| US20130292757A1 (en) * | 2012-05-02 | 2013-11-07 | Seiichi Aritome | Semiconductor device and method of manufacturing the same |
| US20150155297A1 (en) * | 2013-11-29 | 2015-06-04 | Dae-hong Eom | Methods of fabricating semiconductor devices having double-layered blocking insulating layers |
| US20160247813A1 (en) * | 2015-02-24 | 2016-08-25 | Macronix International Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN109003981A (zh) * | 2018-07-12 | 2018-12-14 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110071112A (zh) * | 2019-03-29 | 2019-07-30 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110797343A (zh) * | 2019-10-12 | 2020-02-14 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
| CN111690411A (zh) * | 2020-06-22 | 2020-09-22 | 长江存储科技有限责任公司 | 硅刻蚀液和半导体结构的刻蚀方法 |
| US20210020650A1 (en) * | 2019-07-16 | 2021-01-21 | Macronix International Co., Ltd. | Three-dimensional memory device and manufacturing method thereof |
| CN112466887A (zh) * | 2020-11-17 | 2021-03-09 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| CN112466886A (zh) * | 2020-11-10 | 2021-03-09 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| CN112885837A (zh) * | 2021-03-22 | 2021-06-01 | 长江存储科技有限责任公司 | 三维存储器和制备三维存储器的方法 |
-
2021
- 2021-06-02 CN CN202110612944.4A patent/CN113345911B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120276702A1 (en) * | 2011-04-27 | 2012-11-01 | Yang Jun-Kyu | Method of manufacturing semiconductor device |
| US20130292757A1 (en) * | 2012-05-02 | 2013-11-07 | Seiichi Aritome | Semiconductor device and method of manufacturing the same |
| US20150155297A1 (en) * | 2013-11-29 | 2015-06-04 | Dae-hong Eom | Methods of fabricating semiconductor devices having double-layered blocking insulating layers |
| US20160247813A1 (en) * | 2015-02-24 | 2016-08-25 | Macronix International Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN109003981A (zh) * | 2018-07-12 | 2018-12-14 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110071112A (zh) * | 2019-03-29 | 2019-07-30 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| US20210020650A1 (en) * | 2019-07-16 | 2021-01-21 | Macronix International Co., Ltd. | Three-dimensional memory device and manufacturing method thereof |
| CN110797343A (zh) * | 2019-10-12 | 2020-02-14 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
| CN111690411A (zh) * | 2020-06-22 | 2020-09-22 | 长江存储科技有限责任公司 | 硅刻蚀液和半导体结构的刻蚀方法 |
| CN112466886A (zh) * | 2020-11-10 | 2021-03-09 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| CN112466887A (zh) * | 2020-11-17 | 2021-03-09 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| CN112885837A (zh) * | 2021-03-22 | 2021-06-01 | 长江存储科技有限责任公司 | 三维存储器和制备三维存储器的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113345911B (zh) | 2023-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10347654B1 (en) | Three-dimensional memory device employing discrete backside openings and methods of making the same | |
| EP3420595B1 (en) | Within-array through-memory-level via structures | |
| CN113889480A (zh) | 三维存储器器件及其制造方法 | |
| CN111527605B (zh) | 三维存储器件及其制造方法 | |
| US20170047334A1 (en) | Three-dimensional memory devices containing memory block bridges | |
| TWI769757B (zh) | 鐵電記憶體元件及其形成方法 | |
| CN110088906B (zh) | 三维存储器件中的高k电介质层及其形成方法 | |
| KR102428045B1 (ko) | 물결 모양의 워드 라인을 포함하는 3차원 평면 nand 메모리 디바이스 및 그 제조 방법 | |
| US10847524B2 (en) | Three-dimensional memory device having double-width staircase regions and methods of manufacturing the same | |
| KR20140027960A (ko) | 3d 수직 nand 및 전방과 후방측 가공에 의한 이의 제작방법 | |
| WO2021118621A1 (en) | Three-dimensional nor array including active region pillars and method of making the same | |
| US11133252B2 (en) | Three-dimensional memory device containing horizontal and vertical word line interconnections and methods of forming the same | |
| US20220254798A1 (en) | Three-dimensional memory array including dual work function floating gates and method of making the same | |
| US20200286907A1 (en) | Three-dimensional memory device with mobility-enhanced vertical channels and methods of forming the same | |
| US10658381B1 (en) | Memory die having wafer warpage reduction through stress balancing employing rotated three-dimensional memory arrays and method of making the same | |
| KR20210082275A (ko) | 스플릿 메모리 셀들을 포함하는 3차원 메모리 디바이스 및 그 형성 방법 | |
| TW202121656A (zh) | 三維記憶體元件中的具有設置於基底內的導電部分的接觸結構及其形成方法 | |
| TWI462152B (zh) | 使用基底遮罩形成金屬矽化物的方法 | |
| TW202107684A (zh) | 具有彎折的背面字元線的三維記憶體元件 | |
| CN113345911B (zh) | 一种半导体器件的制备方法 | |
| CN113196483B (zh) | 三维存储器件及其形成方法 | |
| US11387142B1 (en) | Semiconductor device containing bit lines separated by air gaps and methods for forming the same | |
| US20210351200A1 (en) | Multi-division staircase structure of three-dimensional memory device and method for forming the same | |
| CN114420700A (zh) | 一种半导体器件及其制备方法 | |
| US20220328512A1 (en) | Three-dimensional memory device with off-center or reverse slope staircase regions and methods for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |