CN113196483B - 三维存储器件及其形成方法 - Google Patents

三维存储器件及其形成方法 Download PDF

Info

Publication number
CN113196483B
CN113196483B CN202180000824.7A CN202180000824A CN113196483B CN 113196483 B CN113196483 B CN 113196483B CN 202180000824 A CN202180000824 A CN 202180000824A CN 113196483 B CN113196483 B CN 113196483B
Authority
CN
China
Prior art keywords
support structure
support structures
support
memory device
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180000824.7A
Other languages
English (en)
Other versions
CN113196483A (zh
Inventor
许宗珂
袁彬
王香凝
张强威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202310732541.2A priority Critical patent/CN116782655A/zh
Publication of CN113196483A publication Critical patent/CN113196483A/zh
Application granted granted Critical
Publication of CN113196483B publication Critical patent/CN113196483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了一种三维(3D)存储器件。在示例中，该3D存储器件包括阶梯和穿过阶梯的多个支撑结构组。多个支撑结构组被布置在第一方向上，并且支撑结构组中的每个组包括三个支撑结构，其中，三个支撑结构的投影在平行于第一方向的平面中形成三角形形状。

Description

三维存储器件及其形成方法
背景技术
本公开涉及三维(3D)存储器件和用于形成3D存储器件的方法，所述3D存储器件具有改进的稳定性的导电层并且更不易于受到字线触点与支撑结构之间的重叠的影响。
通过改进工艺技术、电路设计、编程算法和制作工艺使平面存储单元缩小到了更小的尺寸。但是，随着存储单元的特征尺寸接近下限，平面工艺和制作技术变得更具挑战性且成本更高。因此，平面存储单元的存储密度接近上限。
3D存储架构能够解决平面存储单元中的密度限制。3D存储架构包括存储阵列以及用于控制往返于存储阵列的信号的外围器件。
发明内容
提供了具有改进的支撑结构和字线触点的设计的3D存储器件以及用于形成3D存储器件的方法的实施方式。
在一个示例中，3D存储器件包括阶梯和穿过阶梯的多个支撑结构组。所述多个支撑结构组在第一方向上布置。支撑结构组中的每个组包括三个支撑结构，其中，三个支撑结构的投影在平行于第一方向的平面中形成三角形形状。
在另一个示例中，3D存储器件包括：在阶梯上在第一方向上按行对准的多个触点；以及在第一方向上按多个行对准的多个支撑结构。该行触点和该多行支撑结构在垂直于第一方向的第二方向上彼此分开。触点中的每个被支撑结构组围绕，并且支撑结构组包括三个支撑结构，其中，三个支撑结构的投影在平行于第一方向的平面中形成三角形形状。
在其他的示例中，用于形成3D存储器件的方法包括：形成在衬底上方交错的多个第一层和多个第二层的堆叠结构；以及在堆叠结构的阶梯区中形成阶梯。该阶梯包括多个台阶。该方法还包括：在阶梯中形成多个支撑结构组；以及在台阶中的相应的台阶上形成触点。多个支撑结构组均包括三个支撑结构，其中，三个支撑结构的投影在平行于第一方向的平面中形成三角形形状。
附图说明
并入本文并形成说明书的一部分的附图说明了本公开的实施方式并与说明书一起进一步用以解释本公开的原理，并使相关领域中的技术人员能够制作和使用本公开。
图1示出了具有支撑结构和字线触点的3D存储器件的顶视图。
图2A示出了根据本公开的一些实施方式的具有支撑结构和字线触点的示例性3D存储器件的顶视图。
图2B示出了根据本公开的一些实施方式的具有支撑结构和字线触点的另一示例性3D存储器件的顶视图。
图2C示出了根据本公开的一些实施方式的具有支撑结构和字线触点的另一示例性3D存储器件的顶视图。
图3A示出了根据本公开的一些实施方式的示例性3D存储器件的布局。
图3B示出了根据本公开的一些实施方式的具有支撑结构和字线触点的示例性3D存储器件的截面图。
图3C示出了根据本公开的实施方式的具有支撑结构和字线触点的示例性3D存储器件的电子显微镜(EM)图像。
图4A-4D示出了根据本公开的一些实施方式的在示例性制作工艺的各个阶段处的3D存储器件的截面图。
图5示出了根据本公开的一些实施方式的用于形成具有支撑结构和字线触点的3D存储器件的示例性制作工艺的流程图。
将参考附图描述本公开的实施方式。
具体实施方式
尽管讨论了具体构造和布置，但是应当理解这只是为了说明性目的。相关领域中的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其他构造和布置。对相关领域中的技术人员将显而易见的是，也可以将本公开用于各种各样的其他应用当中。
通常，可以至少部分地根据上下文中的使用来理解术语。例如，至少部分地根据上下文，本文所使用的术语“一个或多个”可以用于描述单数意义上的任何特征、结构、或特性，或者可以用于描述复数意义上的特征、结构、或特性的组合。类似地，至少部分地根据上下文，诸如“一个”或“所述”的术语可以同样被理解为表达单数用法或表达复数用法。另外，至少部分地根据上下文，术语“基于”可以被理解为不一定旨在传达一组排他的因素，并且可以代替地允许存在不一定清楚描述的附加因素。
如本文所用，阶梯是指一组表面，该组表面包括至少两个水平表面(例如，沿x-y平面)和至少两个(例如，第一和第二)垂直表面(例如，沿z方向)，从而使每个水平表面邻接至从水平表面的第一边缘向上延伸的第一垂直表面，并且邻接至从水平表面的第二边缘向下延伸的第二垂直表面。“台阶”或“梯级”是指在一组邻接表面的高度上的垂直移位。在本公开中，术语“台阶”和术语“梯级”是指阶梯的一个级(level)，并且可互换使用。在本公开当中，水平方向可以指平行于衬底(例如，提供用于在衬底之上形成结构的制作平台的衬底)的顶表面的方向(例如，x方向或y方向)，并且垂直方向可以指垂直于结构的顶表面的方向(例如，z方向)。
在各种电子产品中广泛使用的NAND闪速存储器件呈现非易失性、低重量、低功耗和良好性能。当前，平面NAND闪速存储器件已经达到了其存储极限。为了进一步增加存储容量并且减少每位的存储成本，已经提出了3D NAND存储器件。现有的3D NAND存储器件常常包括若干级(或者导体/电介质层对)以及多个沟道结构。导电层充当字线，其通过字线触点导电连接至外围电路。存储单元形成在沟道结构和导电层的相交处。随时用于更高存储的级数的增加，由于导电层的重量和分布更多的应力被引入到3D NAND存储器件当中，从而引起现有支撑结构变形，例如，弯曲。有时，沟道结构甚至由于应力而变形。为了减少导电层中的应力，在3D NAND存储器件中形成支撑结构，例如，虚设沟道。例如，支撑结构常常形成在3D NAND存储器件的阶梯区中，以平衡导电层中的应力。
然而，在3D NAND存储器件中，支撑结构的密度(例如，单位面积中的支撑结构的数量)常常未能足够高到为导电层提供期望支撑。因此，字线仍然易于受到弯曲影响，并且支撑结构可能横向移位，尤其是在x方向(例如，阶梯中的台阶所延伸的横向方向)上。支撑结构可能不期望地偏离其意图位置。因此，横向平面中的偏离/移位可能导致支撑结构与形成在绝缘结构中的用于形成字线触点的开口重叠。也就是说，至少一些开口可能完全或部分地落在支撑结构上。由于绝缘结构和支撑结构常常包括类似或相同的(一种或多种)材料，因而常常充当用于开口的蚀刻停止层的导电层可能无法停止重叠区域中的开口的蚀刻。因此，支撑结构可能受到蚀刻。对支撑结构的损害可能削弱应力平衡。在沉积导电材料以填充开口时，可能发生短路。
图1示出了3D存储器件100中的阶梯区的顶视图。如图1中所示，在阶梯区中的相邻栅极线狭缝106之间形成多个字线触点102和多个支撑结构104，阶梯在阶梯区中被形成为在x方向上延伸。每个字线触点102被六个支撑结构104围绕，六个支撑结构在横向平面(例如，x-y平面)中形成六边形形状。在其意图位置处，字线触点102在x方向上与一些支撑结构104对准。在六个支撑结构104中，在x方向上，处于相应字线触点102的两侧上的两个支撑结构104之间的距离D00在约570nm到约700nm的范围内，并且两个相邻支撑结构104之间的距离D01约为335nm。在y方向上，两个相邻支撑结构104之间的距离约为335nm到约420nm。支撑结构104的密度可能未能足够高到为导电层提供期望支撑。而且，导电层中的应力可能导致六个支撑结构104彼此具有相对移动，从而导致六边形发生变形，例如，六个支撑结构104在横向平面中不均匀地移动。也就是说，作为移位的结果，六边形可能无法保持其形状。变形后的形状可能加剧导电层中的应力的不平衡。支撑结构104常常偏离其意图位置，并且可能横向(例如，在x方向上)移位。字线触点102在形成时可能与支撑结构104重叠，从而对支撑结构104造成损害，或甚至引起短路。可能发生3D存储器件100中的良率损失。
有助于这一问题的现有解决方案将计算支撑结构和字线触点之间的重叠窗口，并执行仿真来验证重叠窗口的宽度。之后，校正用于对支撑结构进行图案化的掩模，以补救支撑结构的移位，由此减少字线触点和支撑结构之间的重叠。这种方法由于长学习周期的原因，可能耗费不期望的长时间才能完成。必须改进支撑结构和字线触点的设计。
本公开提供了3D存储器件(例如，3D NAND存储器件)，其改进了阶梯区中的支撑结构和触点(例如，字线触点)的设计。使用所公开的设计/布局，对于落在阶梯上的每个触点，将形成围绕每个触点的支撑结构组。与相关3D存储器件不同，支撑结构组在横向平面中布置成几何稳定的形状。几何稳定的形状是指即使支撑结构组在横向平面中移位时仍然能够保持其本身的形状。例如，在导电层的应力下，支撑结构组如果在横向平面中移位则能够均匀移动并且仍然保持意图形状。布置成几何稳定的形状的支撑结构能够改进导电层中的支撑/应力平衡。在一些实施方式中，几何稳定的形状包括三角形形状，例如，等腰三角形形状、等边三角形形状或者非等腰三角形形状。在一些实施方式中，几何稳定的形状包括四边形形状，例如，矩形形状或方形。
而且，使用所公开的设计/布局，触点均被形成为被支撑结构组围绕。与相关的3D存储器件不同，组中没有支撑结构在x方向上与相应的触点对准。在一些实施方式中，触点在x方向上按行对准，并且相应组中的支撑结构按平行于触点的行的单独行对准。所述行彼此交错，例如，彼此分开，并且在横向平面中不相交。触点到相应组中的支撑结构的距离足够大，以防止在x方向上的触点与支撑结构之间的任何重叠，即使支撑结构组在横向平面中发生了移位。与此同时，在横向平面中，触点与相应组中的支撑结构之间的距离以及任何两个接触结构之间的距离是期望小的，从而支撑结构的密度比相关3D存储器件更高。可以向导电层提供改进的应力平衡。
图2A-2C均示出了根据一些实施方式的包括阶梯区中的支撑结构和触点(例如，字线触点)的3D存储器件(即，200、201和202)的布局/设计的顶视图。在图2A-2C中，x方向表示阶梯台阶所延伸的横向方向(例如，字线方向)，并且y方向表示与x方向垂直的横向方向(例如，位线方向)。3D存储器件中的每个可以包括在x方向上横向延伸的多条栅极线狭缝206。在一些实施方式中，可以在每条栅极线狭缝206中形成源极接触结构。两条相邻栅极线狭缝206之间的触点可以通过导电层(例如，字线)导电连接至相应3D存储器件的存储块中的存储单元以实施各种控制操作。为了便于说明，作为示例，在图2A-2C的每个中示出了均处于一对栅极线狭缝206之间的两个相邻指状部。
在一些实施方式中，与相关3D存储器件相比，3D存储器件200、201和202中的每个中的支撑结构具有更高的密度。更高的密度可以至少部分地由围绕触点的支撑结构的布置确定。在一些实施方式中，触点被支撑结构组围绕，支撑结构组期望地接近触点并且接近组中的另一支撑结构，使得支撑结构组可以为导电层提供改进的(例如，更大的和/或更均匀的)支撑。在一些实施方式中，与相关3D存储器件相比，支撑结构组不太易于在横向平面中受到移位的影响。
与此同时，在横向平面(例如，x-y平面)中，组中的相邻支撑结构的几何中心(例如，相邻支撑结构在x-y平面上的投影的几何中心)之间的连线可以形成几何稳定的形状，其被定义为即使支撑结构组经历移位/移动仍然保持其本身的形状。例如，如果支撑结构组由于应力而在横向平面中移位/移动，那么组中的支撑结构可以均匀移动，例如，朝相同的(一个或多个)方向移动相同距离，从而使形状在横向平面中得以保持。在一些实施方式中，组中的支撑结构在应力下在x方向上均匀移动，同时保持由这些支撑结构形成的形状。在一些实施方式中，支撑结构在x方向和/或y方向上均具有约100nm到约300nm的横向尺寸，例如100nm、150nm、200nm、250nm或300nm。在一些实施方式中，触点在x方向和/或y方向上均具有约70nm到约190nm的横向尺寸，例如70nm、100nm、130nm、160nm或190nm。
图2A示出了根据一些实施方式的3D存储器件200中的支撑结构和触点的布置。如图2A中所示，3D存储器件200可以包括在3D存储器件200的阶梯区中的两条相邻栅极线狭缝206之间的多个支撑结构204和多个触点202。触点202可以在x方向上按行R0彼此对准。在一些实施方式中，触点202可以在x方向上被均匀隔开。每个触点202被支撑结构204的组围绕。在一些实施方式中，在横向平面(例如，x-y平面)中，支撑结构204的组可以布置成三角形形状。三角形形状可以包括等边三角形形状、等腰三角形形状和/或非等腰三角形形状。如图2A中所示，在x方向上，没有支撑结构204位于相邻触点202之间(例如，没有支撑结构204与触点202对准)。即使支撑结构204在x方向上从其意图位置移位/移动，触点202也不会在x方向上与任何支撑结构204重叠。
在一些实施方式中，如图2A中所示，支撑结构204的组包括三个支撑结构204，它们围绕相应的触点202形成等腰三角形形状。在横向平面中，每个组的第一支撑结构204-1可以在x方向上按照第一行R1对准，并且每个组的第二支撑结构204-2和第三支撑结构204-3可以在x方向上按照第二行R2对准。例如，在横向平面中，第一支撑结构204-1和第二支撑结构204-2的几何中心之间的距离可以等于第一支撑结构204-1和第三支撑结构204-3的几何中心之间的距离。第二支撑结构204-2和第三支撑结构204-3之间的距离可以等于或者可以不等于第一支撑结构204-1和第二支撑结构204-2之间的距离。在一些实施方式中，行R0、R1和R2可以在y方向上彼此交错(例如，彼此隔开)，从而行R0、R1和R2彼此平行，并且行R0处于行R1和R2之间。在一些实施方式中，在y方向上，行R0具有等于行R1和R2中的每个的距离。在一些实施方式中，3D存储器件300还包括不在支撑结构204的组中并且不是几何稳定形状的一部分的多个支撑结构208。支撑结构208可以位于支撑结构204的组之间，并且可以在x方向上按(即与行R0平行并且交错的)行对准。在一些实施例中，指状部中的支撑结构(例如，208和204)可以与相邻指状部中的对应支撑结构对准。例如，在y方向上，相邻指状部中的第一支撑结构204-1可以彼此对准，相邻指状部中的第二支撑结构204-2可以彼此对准，相邻指状部中的第三支撑结构204-3可以彼此对准，相邻指状部中的支撑结构208可以彼此对准。由于栅极线狭缝206在x方向上不是连续延伸的而是可以具有彼此断开的多个部分，因而这样的布置可以防止支撑结构208被形成在栅极线狭缝206的相邻部分之间(例如，在制作偏差的情况中)，从而影响阶梯中的导电性。
在一些实施例中，在x方向上，支撑结构208可以不与第一支撑结构204-1(例如，行R1)对准。换言之，支撑结构208可以在x方向上与第一支撑结构204-1错开。在一些实施例中，支撑结构208还可以不与第二支撑结构204-2或第三支撑结构204-3(例如，行R2)对准。这样的布置可以避免支撑结构208的临界尺寸(208-CD)与支撑结构204的CD(204-CD)在x方向上合并。布置还可以减小支撑结构208与第二/第三支撑结构204-2/204-3之间的距离，从而进一步改进对阶梯的支撑。在一些实施例中，支撑结构208与最近的第一支撑结构204-1(例如，行R1)之间的在y方向上的距离d1可以大于或等于CD-208的一半并且小于或等于CD-208，即(208-CD)/2≤d1≤208-CD。在一些实施例中，支撑结构208与最近的第二/第三支撑结构204-2/204-3(例如，行R2)之间的在y方向上的距离d2可以大于或等于CD-208的一半并且小于或等于CD-208，即(208-CD)/2≤d2≤208-CD。在一些实施例中，支撑结构208与最近的第一支撑结构204-1之间的在x方向上的距离d3可以大于或等于CD-208的1.5倍并且小于或等于CD-208的2.5倍，即1.5×208-CD≤d3≤2.5×208-CD。
在一些实施方式中，组中的两个最远的支撑结构204之间的距离在约350nm到约500nm的范围内。组中的两个最远的支撑结构204可以指在横向平面中具有最大距离的两个支撑结构204，并且这两个支撑结构204之间的距离可以被定义为两个支撑结构204的两条最远的边界的中点之间的距离。在一些实施方式中，组中的两个最远的支撑结构204之间的距离小于或等于约430nm。在示例中，第一、第二和第三支撑结构204-1、204-2和204-3可以在横向平面中形成等腰三角形形状。第一支撑结构204-1与第二支撑结构204-2(或者第三支撑结构204-3)之间的距离D11可以表示组中的两个最远的支撑结构204之间的距离。在一些实施方式中，将D11定义为第一支撑结构204-1的外边界的中点(例如，在正y方向上)与第二支撑结构204-2的外边界的中点(例如，在负x方向上)之间的距离。类似地，还可以将D11定义为第一支撑结构204-1的外边界的中点(例如，在正y方向上)与第三支撑结构204-3的外边界的中点(例如，在正x方向上)之间的距离。在一些实施方式中，D11小于或等于约430nm。在一些实施方式中，第二支撑结构204-2的外边界(例如，在负x方向上)与第三支撑结构204-3的外边界(例如，在正x方向上)之间的距离D12小于或等于约430nm。在一些实施方式中，D11等于D12，并且均在约300nm到约360nm的范围内。例如，D11等于D12，并且均等于约330nm。
在一些实施方式中，组中的两个支撑结构204之间的最小距离在约300nm到约450nm的范围内。最小距离被定义为两个支撑结构204的最近的点/边界之间的距离。在一些实施方式中，最小距离小于或等于约430nm。在示例中，距离D13可以表示第一支撑结构204-1和第二支撑结构204-2(或第三支撑结构204-3)的两个最近的点之间的距离，并且距离D14可以是第二支撑结构204-2和第三支撑结构204-3的两个最近的点之间的距离。在一些实施方式中，D13等于D14，并且均小于或等于约430nm。在一些实施方式中，D13和D14均在约300nm到约400nm的范围内。在一些实施方式中，D13和D14均在约330nm到约390nm的范围内。在一些实施方式中，D13和D14均等于约360nm。在一些实施方式中，在横向平面中，触点202与组中的支撑结构204的最近的点/边界之间的距离D15在约150nm到约300nm的范围内，例如，从约150nm到约260nm。
图2B示出了根据一些实施方式的3D存储器件201中的支撑结构和触点的另一种布置。如图2B中所示，3D存储器件201可以包括处于两条相邻栅极线狭缝206之间的多个支撑结构214和多个触点202。触点202可以在x方向上按照行R0彼此对准。在一些实施方式中，触点202可以在x方向上被均匀隔开。每个触点202可以被支撑结构214的组围绕。在一些实施方式中，在横向平面(例如，x-y平面)中，支撑结构214的组可以布置成四边形形状。四边形形状可以包括矩形形状和/或方形形状。如图2B中所示，在x方向上，没有支撑结构214位于相邻触点202之间(例如，没有支撑结构214与触点202对准)。即使支撑结构214在x方向上从其意图位置移位/移动，触点202也不会在x方向上与任何支撑结构214重叠。
在一些实施方式中，如图2B中所示，支撑结构214的组包括四个支撑结构214，它们围绕相应的触点202形成矩形形状。在横向平面中，每个组的第一支撑结构214-1和第二支撑结构214-2可以在x方向上按照第一行R1对准，并且每个组的第三支撑结构214-3和第四支撑结构214-4可以在x方向上按照第二行R2对准。例如，在横向平面中，第一支撑结构214-1和第三支撑结构214-3的几何中心之间的距离可以等于第二支撑结构214-2和第四支撑结构214-4的几何中心之间的距离，并且第一支撑结构214-1和第二支撑结构214-2的几何中心之间的距离可以等于第三支撑结构214-3和第四支撑结构214-4的几何中心之间的距离。在一些实施方式中，第一支撑结构214-1和第二支撑结构214-2的几何中心之间的距离、第二支撑结构214-2和第三支撑结构214-3的几何中心之间的距离、第三支撑结构214-3和第四支撑结构214-4的几何中心之间的距离、以及第四支撑结构214-4和第一支撑结构214-1的几何中心之间的距离可以彼此相等，并且该四边形形状具有方形形状。在一些实施方式中，行R0、R1和R2可以在y方向上彼此交错，从而行R0、R1和R2彼此平行，并且行R0处于行R1和R2之间。在一些实施方式中，在y方向上，行R0具有与行R1和R2中的每个相等的距离。
在一些实施方式中，组中的两个最远的支撑结构214之间的距离在约350nm到约500nm的范围内。组中的两个最远的支撑结构214可以指在横向平面中具有最大距离的两个支撑结构214，并且这两个支撑结构214之间的距离可以被定义为两个支撑结构214的最近的点之间的距离。在一些实施方式中，组中的两个最远的支撑结构214之间的距离小于或等于约430nm。在示例中，第一、第二、第三和第四支撑结构214-1、214-2、214-3和214-4可以在横向平面中形成矩形形状。第一支撑结构214-1与第三支撑结构214-3之间的距离D21(或者矩形形状的对角线距离)可以表示组中的两个最远的支撑结构214之间的距离。在一些实施方式中，将D21定义为第三支撑结构214-3的外边界和第一支撑结构214-1的最近的点之间的距离。类似地，还可以将D21定义为第二支撑结构214-2和第四支撑结构214-4的最近的点之间的距离。在一些实施方式中，D21小于或等于约430nm。
在一些实施方式中，组中的两个支撑结构214之间的最小距离在约250nm到约400nm的范围内，例如，从约250nm到约380nm。该最小距离被定义为两个支撑结构214的最近的点/边界之间的距离。在一些实施方式中，最小距离小于或等于约430nm。在一些实施方式中，第一支撑结构214-1和第四支撑结构214-4的最近的边界之间的距离D22小于或等于约310nm，并且第四支撑结构214-4和第三支撑结构214-3的最近的边界之间的距离D23小于或等于约310nm。在一些实施方式中，支撑结构214的组形成了方形形状，并且D22等于D23。在一些实施方式中，D22和D23均可以在约290nm到约330nm的范围内。在示例中，D21可以等于约400nm，并且D22和D23均可以等于约290nm。在一些实施方式中，在横向平面中，触点202与组中的支撑结构214的最近的点/边界之间的距离D24在约150nm到约260nm的范围内，例如，从约150nm到约260nm。
在3D存储器件200和201中，触点和支撑结构可以在阶梯区中具有相同的布置。例如，在由不同对栅极线狭缝206限定的区中，触点被相同数量的支撑结构围绕，这些支撑结构在阶梯区的横向平面中形成相同形状。图2C示出了根据一些实施方式的3D存储器件203中的支撑结构和触点的另一种布置。如图2C中所示，3D存储器件203可以包括处于由栅极线狭缝206限定的第一区226和第二区228中的多个支撑结构224和多个触点222。在一些实施方式中，第一区226中的触点222均被三个支撑结构224的组围绕，三个支撑结构224的组在横向平面中形成三角形形状，这与3D存储器件200中的类似。在一些实施方式中，没有触点222形成在第二区228中，并且支撑结构224可以形成多个组，每个组均包括在横向平面中形成四边形形状的四个支撑结构。在一些其他实施方式中，没有触点222形成在第一区226中。在一些实施方式中，触点222形成在第二区228中，使得每个触点222被四个支撑结构224的组围绕，这与3D存储器件201中的类似。在一些实施方式中，触点222形成在第一区226和第二区228中的每个中。例如，第一区226中的触点222可以被三个支撑结构224的组围绕，其与3D存储器件200中的类似；并且第二区228中的触点222可以被三个支撑结构224的组围绕，其与3D存储器件201中的类似。
在各种实施方式中，在没有触点被形成为被三个/四个支撑结构224的组围绕时，支撑结构224可以仍然具有与针对3D存储器件200和201描述的布置相同或类似的布置，并且这里不再重复对其的详细描述。应当指出，第一区226和第二区228均可以表示3D存储器件203的阶梯区中的能够在其中形成触点和/或支撑结构的任何适当的区。第一区226和第二区228可以彼此相邻或者彼此隔开。第一区226和第二区228的具体位置应当服从于相应3D存储器件的设计，并且不应受本公开的实施方式的限制。
应当指出，本公开的图2A-2C仅示出了指状部中的最少行的支撑结构，以示出支撑结构的布置，但是不表示指状部中的支撑结构的实际数量/行。例如，行R1-R3可以在指状部中在y方向上重复一次或多次。也就是说，可以在指状部中在y方向上布置一个或多个组(例如，204或214)。在一些实施例中，每个支撑结构(例如，204-1)可以与同一指状部中的另一组中的对应结构(例如，204-1)对准。指状部中的支撑结构的实际行数不应受到本公开的实施例的限制。
图3A示出了根据一些实施方式的3D存储器件300的布局的顶视图。图2A-2C中描绘的3D存储器件200、201和203均可以是3D存储器件300的示例。如图3A中所示，3D存储器件300可以包括核心区301、一对阶梯区303-1和303-2、以及一对其他区305-1和305-2。核心区301也可以指在其中形成存储单元的器件区域。阶梯区303-1和303-2可以与核心区301相邻，并且均在x方向上处于核心区的相应侧上。3D存储器件200、201和203均可以形成在阶梯区304-1和/或304-2中。核心区301以及阶梯区306-1和306-2可以形成3D存储器件300中的管芯。其他区305-1和305-2均可以在x方向上与阶梯区303-1和303-2中的相应的一个相邻。其他区305-1和305-2可以包括在管芯之间的切割道和用于混杂功能的其他区域。
图3B示出了根据一些实施方式的3D存储器件300的沿A-A’方向的截面图。为了便于示出，还在图2A中示出了A-A’方向以作为示例。应当指出，图3B仅旨在示出本公开中描述的支撑结构、触点、阶梯和存储单元的结构，而非意在限制这些结构的数量和确切位置。这些结构在横向平面中的布置与在3D存储器件200、201和203中描绘的布置类似，并且这里将不再重复对其的详细描述。
如图3B中所示，3D存储器件300包括衬底302、处于衬底302之上的堆叠结构304和处于堆叠结构304之上的绝缘结构318，使得堆叠结构304位于绝缘结构318中。堆叠结构304可以包括彼此交错的多个导电层306和多个电介质层308，从而形成多个导体/电介质层对。3D存储器件300可以包括核心区和与核心区相邻的阶梯区。在核心区中，3D存储器件300可以包括沿垂直方向(例如，z方向)穿过堆叠结构304延伸到衬底302中的多个沟道结构310。在阶梯区中，堆叠结构304可以包括具有在x方向上横向延伸的多个台阶312的阶梯。3D存储器件300可以包括在阶梯和绝缘结构318中延伸的多个支撑结构314。3D存储器件300还可以包括在绝缘结构318中延伸的多个触点316，这些触点均落在相应的台阶312上并且与相应的导电层306接触。在一些实施方式中，堆叠结构304可以是存储堆叠层，其中，通过沟道结构310和导电层306的相交形成多个存储单元。堆叠结构304中的导体/电介质层对的数量(例如，32、64、96或128)确定3D存储器件300中的存储单元的数量。
衬底302可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)或者任何其他适当的材料。在一些实施方式中，衬底302是通过研磨、蚀刻、化学机械抛光(CMP)或其任何组合被减薄的减薄衬底(例如，半导体层)。
在核心区中，沟道结构310均可以垂直地在3D存储器件300中的衬底302上方延伸。沟道结构310可以具有基本圆柱形的形状并且可以包括存储膜、半导体层，并且在一些实施方式中包括电介质核心。半导体沟道可以形成在半导体层中。在一些实施方式中，存储膜包括电介质材料，并且半导体层包括半导体材料。在一些实施方式中，半导体层包括硅，例如非晶硅、多晶硅或单晶硅。在一些实施方式中，存储膜是包括隧穿层、存储层(又称为“电荷捕获层”)和阻隔层的复合层。可选地，半导体沟道的沟道孔的其余空间可以部分地或者全部地填充有包括电介质材料(例如，氧化硅)的电介质核心。根据一些实施方式，电介质核心、半导体层、隧穿层、存储层和阻隔层从柱的中心朝向外表面按照此顺序沿径向布置。隧穿层可以包括氧化硅、氮氧化硅或其任何组合。存储层可以包括氮化硅、氮氧化硅、硅或其任何组合。阻隔层可以包括氧化硅、氮氧化硅、高介电常数(高k)电介质或其任何组合。在一个示例中，存储层可以包括氧化硅/氮氧化硅(或氮化硅)/氧化硅(ONO)的复合层。
在一些实施方式中，沟道结构310还包括在沟道结构310的下部部分中(例如，在下端处)的半导体插塞(例如，外延部分)。如文中所使用的，在衬底302被放置在3D存储器件300的最低平面中时，部件(例如，沟道结构310)的“上端”是在垂直方向上更远离衬底302的一端，并且部件(例如，沟道结构310)的“下端”是在垂直方向上更靠近衬底302的一端。半导体插塞可以包括从衬底302外延生长或者沉积在衬底302上的半导体材料，例如，硅。应当理解，在一些实施方式中，半导体插塞包括单晶硅即与衬底302相同的材料。换言之，半导体插塞可以包括从衬底302生长的外延生长半导体层。半导体插塞也可以包括不同于衬底302的材料，并且可以是外延生长或沉积的。在一些实施方式中，半导体插塞包括硅、锗和硅锗中的至少一种。半导体插塞可以导电连接至半导体沟道，并且可以充当3D存储器件300的源极结构的一部分。
在一些实施方式中，沟道结构310还包括在沟道结构310的上部部分中(例如，在上端处)的漏极结构(例如，沟道插塞)。漏极结构可以与半导体沟道的上端接触，并且可以导电连接至半导体沟道。漏极结构可以包括半导体材料(例如，多晶硅)或导电材料(例如，金属)。在一些实施方式中，漏极结构包括填充有作为粘合层的Ti/TiN或Ta/TaN以及作为导体材料的钨的开口。
堆叠结构304中的导电层306和电介质层308在3D存储器件300中沿垂直方向交替布置。除了顶部和底部导电层306之外，每个导电层306与一对电介质层308相邻，反之亦然。为了便于描述，如图3B中所示，每个电介质层308和下层导电层306一起被称为导体/电介质层对。导电层306可以包括导电材料，包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂的硅、硅化物或其任何组合。每个导电层306可以包括被粘合层围绕的栅电极(栅极线)和栅极电介质层。导电层306的栅电极可以作为字线横向延伸，从而结束在阶梯处。电介质层308可以包括电介质材料，包括但不限于氧化硅、氮化硅、氮氧化硅或其任何组合。
在阶梯区中，例如，堆叠结构304可以具有包括在阶梯区中沿x/y方向横向延伸的多个台阶312的阶梯。每个台阶312可以包括一个或多个导体/电介质层对。在绝缘结构318中延伸的触点316可以与相应台阶312的顶部导电层306接触并导电连接。触点316可以包括导电材料，包括但不限于W、Co、Cu、Al、多晶硅、掺杂的硅、硅化物或其任何组合。绝缘结构318可以包括电介质材料，包括但不限于氧化硅、氮化硅、氮氧化硅或其任何组合。
形成在阶梯区中延伸的多个支撑结构314。支撑结构314可以在x-z平面中具有圆柱/柱形形状。支撑结构314可以沿垂直方向在绝缘结构318和阶梯中延伸。支撑结构314的下表面可以与衬底302的上表面接触和/或处于衬底302的上表面以下。在一些实施方式中，支撑结构314包括适当的电介质材料，例如，氧化硅、氮化硅和/或氮氧化硅。在一些实施方式中，触点316和支撑结构314的布置可以是在图2A-2C中描述的布局中的任何一种。
尽管图3B中未示出，但是3D存储器件300可以具有多个源极接触结构，它们均具有处于相应的栅极线狭缝中的电介质间隔部和源极触点。源极接触结构可以在堆叠结构304中垂直并且横向延伸，并且可以充当相应的3D存储器件的源极的一部分。源极触点可以包括适当的导电材料，例如W、Al、Co、Cu、多晶硅、硅化物或其组合。电介质间隔部包括适当的电介质材料，例如氧化硅、氮化硅、氮氧化硅或其组合。
3D存储器件300可以是单片式3D存储器件的一部分。术语“单片式”是指3D存储器件的部件(例如，外围器件和存储阵列器件)形成在单个衬底上。对于单片3D存储器件而言，由于外围器件处理和存储阵列器件处理的错综复杂，制造面临额外的限制。例如，存储阵列器件(例如，NAND沟道结构)的制造受到与已经形成在或者将要形成在同一衬底上的外围器件相关联的热预算的限制。
替代地，3D存储器件300可以是非单片式3D存储器件的一部分，其中，部件(例如，外围器件和存储阵列器件)可以单独地形成在不同的衬底上，并且之后按照例如面对面的方式接合。在一些实施方式中，存储阵列器件衬底(例如，衬底302)留作接合的非单片式3D存储器件的衬底，并且使外围器件(包括用于促进3D存储器件300的操作的任何适当的数字、模拟和/或混合信号外围电路，例如页缓冲器、解码器和锁存器；未示出)翻转并朝下面向存储阵列器件(例如，NAND存储串)，以用于混合接合。应当理解，在一些实施方式中，存储阵列器件衬底(例如，衬底302)被翻转并且朝下面向外围器件(未示出)以用于混合接合，使得在接合的非单片式3D存储器件中，存储阵列器件处于外围器件上方。存储阵列器件衬底(例如，衬底302)可以是减薄衬底(其并非接合的非单片式3D存储器件的衬底)，并且可以在减薄的存储阵列器件衬底的背面上形成非单片式3D存储器件的后道工序(BEOL)互连。
图3C示出了与3D存储器件200相同的实际3D存储器件的EM图像。实际3D存储器件可能因图案化工艺而具有结构尺寸和形状的变化。例如，形成用于形成触点和支撑结构的开口的图案化/蚀刻工艺可能使开口在横向平面中具有圆形形状。如图3C中所示，每个触点202在横向平面中被三个支撑结构204的组围绕，其中，三个支撑结构204形成三角形形状。触点202和支撑结构204的尺寸可以相对于所设计的尺寸变化。例如，触点202和支撑结构204的横向尺寸均可以相对于所设计的尺寸偏离约±30％(例如，±5％、±10％、±15％、±20％、±25％或±30％)的百分比。在一些实施方式中，组中的支撑结构204之间的距离以及接触结构202与支撑结构204之间的距离也可以相对于所设计的值变化约30％(例如，±5％、±10％、±15％、±20％、±25％或±30％)的百分比。然而，这些变化对触点202和周围的支撑结构204的设计的相对位置将具有微乎其微的影响或者没有影响。即使触点202和周围的支撑结构204在x方向上彼此移位，如图3C中通过箭头所示的，也不会在触点202和周围的支撑结构204之间发生重叠。
图4A-4D示出了根据一些实施方式的形成3D存储器件的制作工艺。图5示出了用于形成3D存储器件的方法500的流程图。可以采用方法500来形成图2A-2C中所示的3D存储器件200、201和203。应当理解，方法500中所示的操作并不具有排他性，并且也可以在所示操作中的任何操作之前、之后或之间执行其他操作。此外，操作中的一些可以是同时执行的或者可以是按照不同于图5中所示的顺序执行的。
在该工艺的开始处，在操作502和504处，形成在衬底上方交错的多个第一材料层和多个第二材料层的堆叠结构，并且在阶梯区中形成阶梯。图4A示出了对应的结构。
如图4A中所示，形成在衬底402上方交错的多个第一材料层和多个第二材料层。第一材料层和第二材料层可以包括不同的材料。堆叠结构404可以形成在3D存储器件的核心区和阶梯区中。可以对阶梯区中的堆叠结构404图案化，以形成在x方向上横向延伸的阶梯。第一材料层可以被图案化以形成多个第一层406，并且第二材料层可以被图案化以形成多个第二层408。阶梯可以包括多个台阶410，台阶410均包括一个或多个级/台阶(例如，第一/第二层对)。
交错的第一材料层和第二材料层可以是通过在衬底402之上交替地沉积第一材料层和第二材料层直至达到期望的层数而形成的。第一材料层和第二材料层可以具有相同或不同的厚度。在一些实施方式中，第一材料层包括牺牲材料，例如，氮化硅，并且第二材料层包括电介质材料，例如，氧化硅。在一些实施方式中，第一材料层包括导电材料，例如，多晶硅，并且第二材料层包括电介质材料，例如，氧化硅。第一材料层和第二材料层的沉积均可以包括化学气相沉积(CVD)、物理气相沉积(PVD)和原子层沉积(ALD)中的一种或多种。
可以在3D存储器件的阶梯区中形成包括多个台阶410的阶梯。阶梯可以是通过使用蚀刻掩模(例如，在堆叠结构404之上的图案化PR层)反复地对堆叠结构404图案化而形成的，堆叠结构404包括由交错的第一材料层和第二材料层形成的多个第一/第二材料层对。在一些实施方式中，一个或多个第一/第二材料层对可以形成一个级/阶梯。在阶梯的形成期间，对PR层进行修整(例如，从堆叠结构404的边缘递增并且向内进行蚀刻，常常从所有方向)，并PR层用作用于蚀刻堆叠结构404的暴露部分的蚀刻掩模。修整的PR的量可以与阶梯的尺寸直接相关(例如，作为决定因素)。可以使用适当的蚀刻(例如，各向同性干法蚀刻和/或湿法蚀刻)获得PR层的修整。可以形成一个或多个PR层并且依次对其进行修整，以用于阶梯的形成。在PR层的修整之后，可以使用适当的蚀刻剂对每个第一/第二材料对进行蚀刻，以去除第一材料层和下层第二材料层两者的一部分。堆叠结构404的蚀刻可以包括适当的干法蚀刻和/或湿法蚀刻。蚀刻后的第一材料层和第二材料层可以形成多个第一层406和第二层408。之后可以去除PR层。
重新参考图5，在形成阶梯之后，方法500进行至操作506，在操作506中，在阶梯区中形成多个支撑结构。图4B和图4C示出了对应的结构。
如图4B和图4C中所示，可以在阶梯区中形成多个开口416，并且可以在开口416中形成多个支撑结构418。在一些实施方式中，可以在3D存储器件的核心区中形成沿垂直方向(例如，z方向)在堆叠结构404中延伸的多个沟道结构414。沟道结构414可以具有存储膜和半导体层。存储膜可以包括阻隔层、存储层和隧穿层。在一些实施方式中，沟道结构414包括电介质核心。阻隔层、存储层、隧穿层、半导体层和电介质核心(如果有的话)可以从沟道结构414的侧壁朝向中心向内布置。在一些实施方式中，在每个沟道结构414的底部处(例如，在凹陷区中)形成半导体插塞。在一些实施方式中，在每个沟道结构414的上部部分中形成漏极结构。半导体层可以与半导体插塞和漏极结构接触并且导电连接。
在一些实施方式中，可以在3D存储器件的核心区中形成在z方向上延伸到衬底402中的多个沟道孔。可以通过外延生长工艺和/或沉积工艺在沟道孔中形成半导体插塞。在一些实施方式中，首先沉积存储膜，以覆盖每个沟道孔的侧壁和外延部分的顶表面。可以使用诸如ALD、CVD、PVD、任何其他适当的工艺或其任何组合的一种或多种薄膜沉积工艺按此顺序顺次沉积阻隔层、存储层和隧穿层，以形成存储膜。之后，可以在存储膜之上和外延部分上方沉积半导体层。于是可以使用诸如ALD、CVD、PVD、任何其他适当的工艺或其任何组合的一种或多种薄膜沉积工艺在隧穿层上沉积半导体层。在一些实施方式中，可以通过在沉积半导体层之后沉积电介质材料而在沟道孔的剩余空间中填充电介质核心。在一些实施方式中，可以通过CMP、研磨、湿法蚀刻和/或干法蚀刻去除存储膜、半导体层和电介质核心的在堆叠结构404的顶表面上以及每个沟道孔的上部部分中的部分，从而在沟道孔的上部部分中形成凹陷。之后，可以通过由诸如CVD、PVD、ALD、电镀、无电镀或其任何组合的一种或多种薄膜沉积工艺将导电材料(例如金属)沉积到凹陷中来形成漏极结构。由此形成了沟道结构414。可选地，执行平面化工艺(例如，干法/湿法蚀刻和/或CMP)来去除堆叠结构404的上表面上的任何多余的材料。
在堆叠结构404之上形成绝缘结构412，使得堆叠结构404位于绝缘结构412中。绝缘结构412可以是通过使用诸如CVD、PVD、ALD或其组合的适当的沉积方法在存储堆叠层之上沉积电介质材料(例如，氧化硅)而形成的。
可以在阶梯区中形成在阶梯和绝缘结构412中延伸的开口416。可以使用蚀刻掩模对堆叠结构404图案化，以形成开口416。在一些实施方式中，蚀刻掩模可以包括具有与图2A-2C中所示的支撑结构的尺寸和/或位置相同或类似的图案。在各种实施方式中，开口416可以或可以不与衬底402接触。在一些实施方式中，开口416的底表面处于衬底402的上表面以下。可以执行适当的蚀刻工艺(例如，干法蚀刻和/或湿法蚀刻)，从而在绝缘结构412和堆叠结构404中形成开口416。
可以执行适当的沉积方法(例如，CVD、PVD、ALD或其组合)，以沉积电介质材料来填充开口416。在一些实施方式中，电介质材料包括氧化硅。可选地，在沉积工艺之后，可以执行平面化工艺、CMP和/或凹陷蚀刻，以去除堆叠结构404之上的任何多余的材料。可以形成支撑结构418。
重新参考图5，在形成支撑结构之后，方法500进行至操作508，在操作508中，形成落在阶梯上的多个触点。图4D示出了对应的结构。
如图4D中所示，形成在绝缘结构412中延伸的多个触点420。触点420均可以落在相应台阶的导电层407上。在一些实施方式中，可以执行栅极替代工艺，以形成多个导电层407。如果第一层406包括导电材料(例如，多晶硅)，那么不执行栅极替代，并且每个第一层406可以形成导电层407。如果第一层406包括牺牲材料(例如，氮化硅)，那么可以执行栅极替代工艺，以形成多个导电层407。在一些实施方式中，形成在x方向和z方向上延伸且与衬底402接触的栅极线狭缝(图4A-4D中未示出)。栅极线狭缝可以是通过使用适当的蚀刻工艺(例如，干法蚀刻和/或湿法蚀刻)去除堆叠结构404的一部分而形成的。为了形成导电层407，可以使用各向同性蚀刻工艺(例如，湿法蚀刻)通过栅极线狭缝去除第一层406以形成多个横向凹陷。之后，可以沉积导电材料(例如，W)以填满横向凹陷，从而在横向凹陷中形成多个导电层407。相应地，如图4D中所示，可以形成具有交错的多个导电层407和第二层408(例如，电介质层)的存储堆叠层。导电材料的沉积可以包括任何适当的沉积方法，例如CVD、PVD、ALD或其组合。
栅极线狭缝可以是通过使用适当的蚀刻工艺(例如，干法蚀刻和/或湿法蚀刻)去除堆叠结构404的一部分而形成的。可以在栅极线狭缝中沉积适当的电介质材料(例如，氧化硅)作为电介质间隔部。可以在电介质间隔部中沉积适当的导电材料(例如，W)，以形成源极触点。因而，可以在栅极线狭缝中形成源极接触结构。电介质材料和导电材料的沉积均可以包括任何适当的沉积方法，例如CVD、PVD、ALD或其组合。
可以在阶梯区中形成在绝缘结构412中延伸的用于形成触点420的开口。可以使用蚀刻掩模对绝缘结构412图案化以形成开口。在一些实施方式中，蚀刻掩模可以包括具有与图2A-2C中所示的触点的尺寸和/或位置相同或类似的图案。在一些实施方式中，导电层407充当用于开口的蚀刻停止层。在一些实施方式中，开口的底表面与导电层407接触。可以执行适当的蚀刻工艺(例如，干法蚀刻和/或湿法蚀刻)，从而在绝缘结构412中形成开口。可以执行适当的沉积方法(例如，CVD、PVD、ALD或其组合)，以沉积导电材料(例如，W)来填充开口。可选地，在沉积工艺之后，可以执行平面化工艺、CMP和/或凹陷蚀刻，以去除堆叠结构404之上的任何多余的材料。可以形成触点420。
本公开提供了一种3D存储器件。3D存储器件包括阶梯和穿过阶梯的多个支撑结构组。所述多个支撑结构组在第一方向上布置。支撑结构组中的每个包括三个支撑结构，其中，三个支撑结构的投影在平行于第一方向的平面中形成三角形形状。
在一些实施方式中，组中的每个组的第一支撑结构在第一方向上对准。
在一些实施方式中，组中的每个组的第二支撑结构和第三支撑结构在第一方向上对准。
在一些实施方式中，组中的每个组中的两个最远的支撑结构之间的距离在约350nm到约500nm的范围内。
在一些实施方式中，组中的每个组中的两个支撑结构之间的最小距离在约300nm到约400nm的范围内。
在一些实施方式中，3D存储器件还包括均被相应的组围绕的多个触点。所述多个触点在第一方向上对准，并且远离相应组中的支撑结构中的每个。
在一些实施方式中，触点中的每个到组中的支撑结构之间的距离在约150nm到约300nm的范围内。
在一些实施方式中，三角形形状包括等腰形状。
在一些实施方式中，3D存储器件还包括处于相邻支撑结构组之间的第四支撑结构。在与第一方向垂直的第二方向上，第四支撑结构与相应组中的三个支撑结构中的每个之间的距离大于或等于第四支撑结构的临界尺寸的一半，并且小于或等于第四支撑结构的临界尺寸。
在一些实施方式中，在第一方向上，第四支撑结构与相应组中的三个支撑结构中的每个之间的另一距离大于或等于第四支撑结构的临界尺寸的1.5倍，并且小于或等于第四支撑结构的临界尺寸的2倍。
在一些实施方式中，第一方向是栅极线狭缝所延伸的方向。
在一些实施方式中，多个支撑结构组在两个相邻栅极线狭缝之间在第一方向上按照一对行布置。
在一些实施方式中，多个支撑结构组布置在第一指状部和与第一指状部相邻的第二指状部中，并且第一指状部中的相应组中的三个支撑结构中的每个在与第一方向垂直的第二方向上与在第二指状部中的另一组中的对应支撑结构对准。
本公开提供了一种3D存储器件。该3D存储器件包括：在阶梯上在第一方向上按行对准的多个触点；以及在第一方向上按照多行布置的多个支撑结构。该行触点和多行支撑结构在垂直于第一方向的第二方向上彼此分开。触点中的每个被支撑结构组围绕，并且支撑结构组包括三个支撑结构，其中，三个支撑结构的投影在平行于第一方向的平面中形成三角形形状。
在一些实施方式中，每个支撑结构组中的第一支撑结构位于两个相邻行的支撑结构中的一行中。在一些实施方式中，每个支撑结构组中的第二支撑结构和第三支撑结构位于两个相邻行的支撑结构中的另一行中。
在一些实施方式中，触点中的每个到组中的支撑结构之间的最小距离在约150nm到约300nm的范围内。
在一些实施方式中，组中的每个组中的两个最远的支撑结构之间的距离在约350nm到约500nm的范围内。
在一些实施方式中，3D存储器件还包括处于相邻支撑结构组之间的第四支撑结构。在与第一方向垂直的第二方向上，第四支撑结构与相应组中的三个支撑结构中的每个之间的距离大于或等于第四支撑结构的临界尺寸的一半，并且小于或等于第四支撑结构的临界尺寸。
在一些实施方式中，在第一方向上，第四支撑结构与相应组中的三个支撑结构中的每个之间的另一距离大于或等于第四支撑结构的临界尺寸的1.5倍，并且小于或等于第四支撑结构的临界尺寸的2倍。
本公开还提供了一种用于形成3D存储器件的方法。该方法包括：形成在衬底上方交错的多个第一层和多个第二层的堆叠结构；以及在堆叠结构的阶梯区中形成阶梯。阶梯包括多个台阶。该方法还包括：在阶梯中形成多个支撑结构组；以及在台阶中的相应的台阶上形成触点。多个支撑结构组均包括三个支撑结构，其中，三个支撑结构的投影在平行于第一方向的平面中形成三角形形状。
在一些实施方式中，多个触点在第一方向上按行对准。在一些实施方式中，多个支撑结构在第一方向上按照多个行布置。在一些实施方式中，该行触点和所述多行支撑结构在垂直于第一方向的第二方向上彼此分开。
在一些实施方式中，多个触点均被相应的支撑结构组围绕。
可以容易地针对各种应用来修改和/或适应具体实施方式的前文描述。因此，基于文中提供的教导和指导，这样的适应和修改旨在落在所公开的实施方式的等同物的意义和范围内。
上文借助于说明指定的功能及其关系的实施方式的功能构建块描述了本公开的实施方式。为了描述的方便起见，任意地定义了这些功能构建块的边界。可以定义替代边界，只要适当地执行指定功能及其关系。
本公开的广度和范围不应当由任何上述示例性实施方式限制，而应当仅根据所附权利要求及其等同物来定义。

Claims (20)

1.一种三维(3D)存储器件，包括阶梯、穿过所述阶梯的多个支撑结构组以及均被相应的支撑结构组围绕的多个触点，其中：
所述多个支撑结构组被布置在第一方向上，
所述支撑结构组中的每个组包括三个支撑结构，其中，所述三个支撑结构的投影在平行于所述第一方向的平面中形成三角形形状，并且
其中，所述多个触点在所述第一方向上对准，并且，所述多个触点中的每个位于相应的支撑结构组的三个支撑结构形成的三角形内。
2.根据权利要求1所述的3D存储器件，其中，所述组中的每个组的第一支撑结构在所述第一方向上对准。
3.根据权利要求2所述的3D存储器件，其中，所述组中的每个组的第二支撑结构和第三支撑结构在所述第一方向上对准。
4.根据权利要求1-3中的任何一项所述的3D存储器件，其中，所述组中的每个组中的两个最远的支撑结构之间的距离在约350nm到约500nm的范围内。
5.根据权利要求4所述的3D存储器件，其中，所述组中的每个组中的所述两个支撑结构之间的最小距离在约300nm到约400nm的范围内。
6.根据权利要求1所述的3D存储器件，其中，所述触点中的每个到所述组中的支撑结构之间的距离在约150nm到约300nm的范围内。
7.根据权利要求1-3中的任何一项所述的3D存储器件，其中，所述三角形形状包括等腰形状。
8.根据权利要求1-3中的任何一项所述的3D存储器件，还包括在相邻支撑结构组之间的第四支撑结构，其中，在与所述第一方向垂直的第二方向上，所述第四支撑结构与所述相应的支撑结构组中的所述三个支撑结构中的每个支撑结构之间的距离大于或等于所述第四支撑结构的临界尺寸的一半，并且小于或等于所述第四支撑结构的所述临界尺寸。
9.根据权利要求8所述的3D存储器件，其中，在所述第一方向上，所述第四支撑结构与所述相应的支撑结构组中的所述三个支撑结构中的每个支撑结构之间的另一距离大于或等于所述第四支撑结构的所述临界尺寸的1.5倍，并且小于或等于所述第四支撑结构的所述临界尺寸的2倍。
10.根据权利要求1-3中的任何一项所述的3D存储器件，其中，所述第一方向是栅极线狭缝所延伸的方向。
11.根据权利要求10所述的3D存储器件，其中，所述多个支撑结构组在两个相邻栅极线狭缝之间在所述第一方向上按照一对行布置。
12.根据权利要求1-3中的任何一项所述的3D存储器件，其中，所述多个支撑结构组布置在第一指状部和与所述第一指状部相邻的第二指状部中，并且第一指状部中的相应组中的所述三个支撑结构中的每个支撑结构在与所述第一方向垂直的第二方向上与所述第二指状部中的另一组中的对应支撑结构对准。
13.一种三维(3D)存储器件，包括：
多个触点，所述多个触点在阶梯上在第一方向上按行对准；以及
多个支撑结构，所述多个支撑结构在所述第一方向上按照多行对准，其中：
所述行的所述触点和所述多行的所述支撑结构在垂直于所述第一方向的第二方向上彼此分开；
所述触点中的每个被支撑结构组围绕；并且
所述支撑结构组包括三个支撑结构，其中，所述三个支撑结构的投影在平行于所述第一方向的平面中形成三角形形状，并且所述触点中的每个位于相应的支撑结构组的三个支撑结构形成的三角形内。
14.根据权利要求13所述的3D存储器件，其中
每个支撑结构组中的第一支撑结构位于两个相邻行的支撑结构中的一行中；并且
每个支撑结构组中的第二支撑结构和第三支撑结构位于所述两个相邻行的支撑结构中的另一行中。
15.根据权利要求13或14所述的3D存储器件，其中，所述触点中的每个到所述组中的支撑结构之间的最小距离在约150nm到约300nm的范围内。
16.根据权利要求13或14所述的3D存储器件，其中，所述组中的每个组中的两个最远的支撑结构之间的距离在约350nm到约500nm的范围内。
17.根据权利要求14所述的3D存储器件，还包括在相邻支撑结构组之间的第四支撑结构，其中，在与所述第一方向垂直的第二方向上，所述第四支撑结构与所述相应的支撑结构组中的所述三个支撑结构中的每个支撑结构之间的距离大于或等于所述第四支撑结构的临界尺寸的一半，并且小于或等于所述第四支撑结构的所述临界尺寸。
18.根据权利要求17所述的3D存储器件，其中，在所述第一方向上，所述第四支撑结构与所述相应的支撑结构组中的所述三个支撑结构中的每个支撑结构之间的另一距离大于或等于所述第四支撑结构的所述临界尺寸的1.5倍，并且小于或等于所述第四支撑结构的所述临界尺寸的2倍。
19.一种用于形成三维(3D)存储器件的方法，包括：
形成在衬底上方交替的多个第一层和多个第二层的堆叠结构；
在所述堆叠结构的阶梯区中形成阶梯，所述阶梯包括多个台阶；
在所述阶梯中形成多个支撑结构组；以及
在所述台阶中的相应的台阶上形成触点，其中，
所述多个支撑结构组均包括三个支撑结构，其中，所述三个支撑结构的投影在平行于第一方向的平面中形成三角形形状，并且
其中，每个所述触点均被相应的支撑结构组围绕，并且每个所述触点位于所述相应的支撑结构组的三个支撑结构形成的三角形内。
20.根据权利要求19所述的方法，其中
所述多个触点在所述第一方向上按行对准；
多个支撑结构在所述第一方向上按照多行布置；并且
所述行的所述触点和所述多行的所述支撑结构在垂直于所述第一方向的第二方向上彼此分开。
CN202180000824.7A 2021-03-15 2021-03-15 三维存储器件及其形成方法 Active CN113196483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310732541.2A CN116782655A (zh) 2021-03-15 2021-03-15 三维存储器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/080731 WO2022193053A1 (en) 2021-03-15 2021-03-15 Three-dimensional memory devices and methods for forming the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310732541.2A Division CN116782655A (zh) 2021-03-15 2021-03-15 三维存储器件及其形成方法

Publications (2)

Publication Number Publication Date
CN113196483A CN113196483A (zh) 2021-07-30
CN113196483B true CN113196483B (zh) 2023-07-21

Family

ID=76977024

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202180000824.7A Active CN113196483B (zh) 2021-03-15 2021-03-15 三维存储器件及其形成方法
CN202310732541.2A Pending CN116782655A (zh) 2021-03-15 2021-03-15 三维存储器件及其形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310732541.2A Pending CN116782655A (zh) 2021-03-15 2021-03-15 三维存储器件及其形成方法

Country Status (3)

Country Link
US (1) US11950419B2 (zh)
CN (2) CN113196483B (zh)
WO (1) WO2022193053A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022096716A (ja) * 2020-12-18 2022-06-30 キオクシア株式会社 不揮発性半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111602244A (zh) * 2020-04-24 2020-08-28 长江存储科技有限责任公司 具有漏极选择栅切割结构的三维存储器件及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102002802B1 (ko) * 2012-09-05 2019-07-23 삼성전자주식회사 반도체 장치
US10008510B2 (en) * 2015-03-31 2018-06-26 Toshiba Memory Corporation Semiconductor memory device
US10115632B1 (en) * 2017-04-17 2018-10-30 Sandisk Technologies Llc Three-dimensional memory device having conductive support structures and method of making thereof
CN107994031B (zh) * 2017-11-16 2020-12-18 长江存储科技有限责任公司 一种3d nand制造方法
KR102518371B1 (ko) * 2018-02-02 2023-04-05 삼성전자주식회사 수직형 메모리 장치
KR102631939B1 (ko) * 2018-02-07 2024-02-02 삼성전자주식회사 3차원 반도체 메모리 장치
CN113675206B (zh) * 2018-10-11 2024-05-17 长江存储科技有限责任公司 垂直存储器件
US10937801B2 (en) * 2019-03-22 2021-03-02 Sandisk Technologies Llc Three-dimensional memory device containing a polygonal lattice of support pillar structures and contact via structures and methods of manufacturing the same
US10854629B2 (en) * 2019-03-28 2020-12-01 Sandisk Technologies Llc Three-dimensional memory device containing asymmetric, different size support pillars and method for making the same
CN111211130B (zh) * 2020-01-16 2023-01-10 长江存储科技有限责任公司 3d存储器件及其制造方法
WO2022021428A1 (en) * 2020-07-31 2022-02-03 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices with supporting structure for staircase region
CN112466885B (zh) * 2020-11-25 2021-10-26 长江存储科技有限责任公司 三维存储器及其制作方法
CN112490247B (zh) * 2020-12-01 2022-10-04 长江存储科技有限责任公司 一种三维存储器及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111602244A (zh) * 2020-04-24 2020-08-28 长江存储科技有限责任公司 具有漏极选择栅切割结构的三维存储器件及其形成方法

Also Published As

Publication number Publication date
CN113196483A (zh) 2021-07-30
WO2022193053A1 (en) 2022-09-22
CN116782655A (zh) 2023-09-19
US11950419B2 (en) 2024-04-02
US20220293627A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
TWI692086B (zh) 三維記憶體元件及其形成方法
CN109844955B (zh) 用于减小三维存储器件中的应力的结构和方法
TWI704602B (zh) 具有源極結構的三維記憶體裝置和用於形成三維記憶體裝置的方法
CN111602244B (zh) 具有漏极选择栅切割结构的三维存储器件及其形成方法
KR20200135869A (ko) 3차원 메모리 소자에서의 계단 형성
US20200303398A1 (en) Three-dimensional memory device containing a polygonal lattice of support pillar structures and contact via structures and methods of manufacturing the same
TWI717861B (zh) 具有源極結構的立體記憶裝置和其形成方法
TWI722611B (zh) 具有源極結構的三維記憶體裝置和其形成方法
CN111403390B (zh) 一种半导体结构及其制作方法和三维存储器件
JP2022537238A (ja) 支持構造を伴う三次元メモリデバイスを形成するための方法、およびその結果もたらされる三次元メモリデバイス
TWI732487B (zh) 具有鄰接源極接觸點結構的三維記憶體元件及其形成方法
TWI725718B (zh) 三維記憶體元件中的具有設置於基底內的導電部分的接觸結構及其形成方法
CN113196483B (zh) 三维存储器件及其形成方法
TWI726688B (zh) 具有源極結構的三維記憶體元件及其形成方法
TWI757019B (zh) 具有支撐結構的三維記憶體元件及其形成方法
US20210351200A1 (en) Multi-division staircase structure of three-dimensional memory device and method for forming the same
KR102669053B1 (ko) 드레인 선택 게이트 컷 구조체를 구비한 3차원 메모리 소자 및 그 형성 방법
CN113345911A (zh) 一种半导体器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant