CN112490247B - 一种三维存储器及其制备方法 - Google Patents

Abstract

本申请公开了一种三维存储器及其制备方法，三维存储器包括具有交替堆叠的栅极层和层间绝缘层的叠层结构，叠层结构包括台阶区。该三维存储器还包括：字线接触结构，在台阶区内穿过叠层结构延伸至栅极层，并具有导电层和围绕导电层的绝缘阻隔层。三维存储器的制备方法包括：在台阶区形成穿过叠层结构并延伸至栅极层的字线接触孔；在字线接触孔的内侧壁形成绝缘阻隔层；以及在字线接触孔的剩余空间内形成连接至栅极层的导电层。

Description

一种三维存储器及其制备方法

技术领域

本申请涉及半导体设计及制备领域，更具体地，涉及一种三维存储器及其制备方法。

背景技术

在现有三维存储器的制备工艺中，随着叠层结构数量的大幅增加，通常采用双堆叠技术或多堆叠技术来制备三维存储器。随着三维存储器中沿垂直方向堆叠的存储单元层数越来越多，在采用台阶结构时，叠层结构中台阶区的栅级层和绝缘层之间的应力对字线接触孔造成挤压，从而导致字线接触孔容易受损的问题。

为了解决上述问题，在上述双堆叠或多堆叠工艺中，可以在字线接触孔周围设置一个或多个虚拟沟道孔，以对字线接触孔起到保护支撑作用。图1示出了现有技术中台阶区的栅线缝隙221、虚拟沟道孔300与字线接触孔400之间的理论布局图。从图1中可以看出，栅线缝隙221可以分割成多条栅线缝隙线，多个字线接触孔400和多个虚拟沟道孔300分布于相邻的栅线缝隙线之间。为了加强虚拟沟道孔300的保护支撑作用，字线接触孔400和虚拟沟道孔300可以设置为如图1所示的三角形结构，其中，虚拟沟道孔300位于三角形顶点处，以将字线接触孔400围绕在中心形成稳定的支撑，多个这样的三角形结构重复排列最终可以形成三角形阵列排布，以进一步解决台阶区的字线接触孔400容易受损的问题。其中多个字线接触孔400和多个虚拟沟道孔300的大小仅为示意，实际应用中，多个字线接触孔400和多个虚拟沟道孔300尺寸可以相等也可以不等。

然而在实际应用中，由于内部应力分布等原因，栅线缝隙221中的部分栅线缝隙线的关键尺寸可能会被撑大，而将虚拟沟道孔300朝向字线接触孔400的方向挤压。图2示出了现有技术中台阶区的栅线缝隙221、虚拟沟道孔300与字线接触孔400之间的实际布局图。从图2中可以看出，栅线缝隙221的关键尺寸的变化对虚拟沟道孔300的挤压作用极可能导致字线接触孔400与虚拟沟道孔300的重叠，这种高重叠风险会造成漏电流的问题，从而影响三维存储器的电性能，使其可靠性劣化。

因此，需要解决字线接触孔和虚拟沟道孔重叠带来的漏电流问题，从而提高三维存储器的电性能或良率。

发明内容

为了解决或部分解决现有技术中存在的上述问题中的至少一个，本申请提供了一种制备三维存储器的方法以及相应的三维存储器。

本申请的一方面提供了一种制备三维存储器的方法，所述三维存储器包括具有交替堆叠的栅极层和层间绝缘层的叠层结构，所述叠层结构包括台阶区，所述方法可以包括：在台阶区形成穿过叠层结构并延伸至栅极层的字线接触孔；在字线接触孔的剩余空间内形成连接至栅极层的导电层。

在本申请的一个实施方式中，绝缘阻隔层包括由不完全相同的材料构成的多层。

在本申请的一个实施方式中，绝缘阻隔层的材料选自由氧化硅、氧化铝、氧化铪、氧化镧、氧化钇、氧化钽及其任意组合组成的组。

在本申请的一个实施方式中，在形成导电层之前，还包括：在绝缘阻隔层的远离内侧壁的表面上形成黏合层。

在本申请的一个实施方式中，黏合层的材料选自由钛、氮化钛、钽、氮化钽及其任意组合组成的组。

在本申请的一个实施方式中，在形成黏合层之前，所述方法还包括：在绝缘阻隔层上形成牺牲保护层；以及去除绝缘阻隔层和牺牲保护层位于字线接触孔底部的部分，以暴露栅极层。

在本申请的一个实施方式中，在形成黏合层之前，所述方法还包括：去除绝缘阻隔层上的牺牲保护层。

在本申请的一个实施方式中，形成连接至栅极层的导电层包括：使用导电材料填充字线接触孔的剩余空间。

在本申请的一个实施方式中，导电材料选自由钨、铜、银、铂、铁、钴及其任意组合组成的组。

在本申请的一个实施方式中，所述方法还包括：在台阶区形成贯穿叠层结构的虚拟沟道孔，其中，虚拟沟道孔以预定间距排列在字线接触孔周围。

本申请的另一个方面提供了一种三维存储器，可以包括由栅极层和层间绝缘层交替堆叠形成的叠层结构，叠层结构包括台阶区，其特征在于，三维存储器还包括：字线接触结构，在所述台阶区内穿过所述叠层结构延伸至所述栅极层，并具有导电层和围绕所述导电层的绝缘阻隔层。

在本申请的一个实施方式中，字线接触结构还包括位于所述绝缘阻隔层和所述导电层之间的黏合层。

在本申请的一个实施方式中，绝缘阻隔层包括由不完全相同的材料构成的多层。

相比于现有技术，本申请提出的这种三维存储器及其制备方法具有以下技术效果中的至少之一：

1)降低了字线接触孔和虚拟沟道孔重叠引起的漏电流风险，提高三维存储器的性能及良率。

2)仅对字线接触孔的结构进行优化，而无需改变现有栅线缝隙和虚拟沟道孔以及掩模的设计，工艺过程易于实现，且成本较低。

附图说明

通过参照以下附图对非限制性实施方式所作出的详细描述，本申请的其它特征、目的和优点将会变得更为显而易见。本申请的实施方式在附图的图示中以示例性的方式而非限制性的方式示出，在附图中，相同的附图标记指示类似的元件。其中：

图1是现有技术中台阶区的栅线缝隙、虚拟沟道孔与字线接触孔之间的理论布局图；

图2是现有技术中台阶区的栅线缝隙、虚拟沟道孔与字线接触孔之间的实际布局图；

图3是根据本申请的一个实施方式的制备三维存储器的方法的流程图；

图4至图8分别是根据本申请的一个实施方式的制备三维存储器的方法的工艺示意图；以及

图9是根据本申请的一个实施方式的三维存储器中的字线接触结构的示意图。

具体实施方式

为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。

在附图中，为了便于说明，已稍微调整了元素的大小、尺寸和形状。附图仅为示例而并非严格按比例绘制。另外，在本申请中，各步骤处理描述的先后顺序并不必然表示这些处理在实际操作中出现的顺序，除非有明确其它限定或者能够从上下文推导出的除外。

还应理解的是，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。

除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。

需要说明的是，在不冲突的情况下，本申请中的实施方式及实施方式中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。

下面将参考附图并结合实施方式来详细说明本申请。

本申请一方面提供了一种制备三维存储器的方法1000，图3示出了方法1000的整体流程图。如图3所示，制备三维存储器的方法1000可包括以下步骤：

S1：设置衬底100，并在衬底100上交替堆叠层间绝缘层210和栅极层220形成叠层结构200，所形成的叠层结构200包括台阶区(图4)；

S2：在台阶区形成穿过叠层结构200并延伸至所述栅极层220的字线接触孔400(图5)；

S3：在字线接触孔400的内侧壁形成绝缘阻隔层410(图6A至图6D)；

S4：在绝缘阻隔层410的远离内侧壁的表面上形成黏合层420(图7)；以及

S5：在字线接触孔400的剩余空间内形成连接至栅极层220的导电层430(图8)。

下面将结合图4至图8详细说明上述制备方法1000中的各步骤的具体工艺。

图4为根据本申请的一个实施方式提供的衬底100和包括台阶区的叠层结构200的局部截面示意图。

如图4所示，首先设置衬底100，并在衬底100上交替堆叠层间绝缘层210和栅极层220以形成叠层结构200，所形成的叠层结构200包括台阶区(步骤S1)。在本申请的各种实施方式中，衬底100可以例如是，单晶硅(Si)衬底、单晶锗(Ge)衬底、硅锗(GeSi)衬底、碳化硅(SiC)衬底，或者绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底，或者包括其它元素半导体或化合物半导体的衬底，诸如GaAs、InP或SiC等。衬底100还可以是叠层的结构，例如Si/SiGe等；或其它外延结构，例如绝缘体上锗硅(SGOI)等。

在衬底100上形成叠层结构200可以通过一个或多个沉积工艺来实现。其中，沉积工艺包括但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其任何组合。叠层结构200可包括交替堆叠的多个层间绝缘层210和多个栅极层220。层间绝缘层210和栅极层220的层数不限于图4中所示的层数，而可以根据需要另外设置，例如，32层、64层、128层等。层间绝缘层210可以是氧化物层，例如氧化硅(SiO_X)等。

再次参考图4，叠层结构200可包括处于中部核心区域的核心存储区(未示出)和处于边缘区域的台阶区。核心存储区中形成有垂直于衬底100的阵列存储单元串(未示出)，台阶区用于形成栅极层220上的接触部分以从栅极层220中引出电流。

应当注意的是，为了简明清晰地阐述本申请，本文仅以包括单个子叠层的叠层结构200为例对工艺过程进行说明，本领域技术人员应当理解的是，叠层结构200还可包括多个子叠层，即叠层结构200可由单个子叠层形成也可由多个子叠层依次堆叠形成。换言之，叠层结构200可以由包括台阶区的多个子叠层依次堆叠形成。

图5为根据本申请的一个实施方式形成字线接触孔400之后存储器结构的局部截面示意图。

如图5所示，在步骤S2中形成的字线接触孔400是穿过台阶区并延伸至栅极层220的通孔。在一些实施方式中，可采用诸如深离子反应刻蚀(RIDE)的刻蚀工艺一次形成延伸至栅极层220的字线接触孔400。在一些实施方式中，可以采用湿法刻蚀，例如使用磷酸作为刻蚀剂，通过一次刻蚀形成垂直穿过栅极层220的通孔。在另一些实施方式中，也可在字线接触孔400到达栅极层220之前停止上述蚀刻工艺，执行后续的冲压工艺以进一步将字线接触孔400延伸至栅极层220，以避免刻蚀字线接触孔400时产生的过刻蚀问题。

在本申请的一个示例性实施方式中，步骤S2还可以进一步包括：在台阶区形成贯穿叠层结构200的一个或多个虚拟沟道孔300，虚拟沟道孔300可以以预定间隔分布在字线接触孔400周围，从而通过虚拟沟道孔300为叠层结构200和字线接触孔400提供支撑和保护。应当理解的是，虚拟沟道并不同于位于核心存储区中用于形成阵列存储单元串的导电沟道，虚拟沟道实际上并不用作存储单元，而仅仅起到支撑保护的作用。虚拟沟道孔300内可以包括由绝缘材料(诸如氧化硅等)形成的填充层。形成虚拟沟道孔300的工艺流程，可以包括但不限于：对叠层结构200进行光刻和刻蚀形成虚拟沟道孔300；对虚拟沟道孔300进行湿法清洗；用绝缘材料(诸如氧化硅等)填充虚拟沟道孔300。

由于各种原因，在实际应用中栅线缝隙221中的部分栅线缝隙线的关键尺寸可能会被撑大，而将为叠层结构200和字线接触孔400提供支撑的虚拟沟道孔300向两侧挤压，从而导致字线接触孔400与虚拟沟道孔300存在较高的重叠风险，进而造成漏电流问题，严重影响三维存储器的电性能。因此，可以通过优化字线接触孔400的结构设计，来降低字线接触孔400和虚拟沟道孔300的重叠风险，从而提高三维存储器的电性能。图6至图8示出了形成这种具有新结构的字线接触孔400的工艺流程。

图6A为根据本申请的一个实施方式在字线接触孔400的内侧壁形成绝缘阻隔层410后所形成结构的局部截面示意图。

参考图6A，在本申请的一个实施方式中，在字线接触孔400的内侧壁形成绝缘阻隔层410(步骤S3)。其中，绝缘阻隔层410可以由高介电常数材料制成，可以包括但不限于氧化硅、氧化铝、氧化铪、氧化镧、氧化钇和/或氧化钽。例如，采用氧化铝形成绝缘阻隔层410。形成氧化铝(Al₂O₃)的铝源可为三甲基铝(TMA)、氯化铝(AlCl₃)等，氧源可为水(H₂O)、臭氧(O₃)等。在本申请的另一个实施方式中，可通过一种或多种薄膜沉积工艺在字线接触孔400的内侧壁形成绝缘阻隔层410，该工艺包括但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其任何组合。例如，可以通过原子层沉积工艺形成绝缘阻隔层410。

在字线接触孔400的内侧壁形成绝缘阻隔层410，可降低三维存储器产生漏电流风险的作用原理在于：首先，绝缘阻隔层410由高介电常数材料制成，可阻隔导电层430电荷扩散，避免了漏电流的产生。其次，由于在后续填充字线接触孔400的剩余空间内形成导电层430的步骤(参见图8)中会产生氟残留物，而氟残留物容易侵蚀周围其它部件或层间绝缘层，导致三维存储器产生漏电流，严重时甚至可能导致存储器件无法正常工作。绝缘阻隔层410可阻隔导电层430中的氟残留物。再次，形成阻隔绝缘层410的同时，加强了字线接触孔400内侧壁的致密度，从而进一步防止字线接触孔400中的电荷扩散和氟残留物对三维存储器中其它部件的侵蚀。

在本申请的一个示例性实施方式中，可采用不完全相同的高介电常数材料在字线接触孔400的内侧壁制备多个子层，以形成绝缘阻隔层410，从而进一步加强阻隔电荷扩散和防止氟残留物侵蚀的效果。

然而，可以理解的是，在上述阻隔绝缘层410的沉积工艺过程中将会在字线接触孔400与栅极层220接触的底部形成阻隔绝缘层，从而影响导电层430与栅极层220之间的导通。因此，在字线接触孔400的内侧壁形成绝缘阻隔层410的步骤S3之后还可包括以下步骤：

S3-1：在绝缘阻隔层410上形成牺牲保护层440；

S3-2：去除绝缘阻隔层410和牺牲保护层440位于字线接触孔400底部的部分，以暴露栅极层220；以及

S3-3：去除牺牲保护层440。

图6B为根据本申请的一个示例性实施方式在绝缘阻隔层410上形成牺牲保护层440后所形成结构的局部截面示意图。

参考图6B，为了对字线接触孔400内侧壁的绝缘阻隔层410形成保护，防止后续处理对其造成破坏，可以在绝缘阻隔层410上形成牺牲保护层440(步骤S3-1)。例如，可以通过多晶硅沉积工艺来形成牺牲保护层440。

图6C为根据本申请的一个示例性实施方式的去除字线接触孔400底部的绝缘阻隔层410和牺牲保护层440后所形成结构的局部截面示意图。

参考图6C，去除绝缘阻隔层410和牺牲保护层440位于字线接触孔400底部的部分，以暴露栅极层220(步骤S3-2)，以使后续形成的导电层430与栅极层220更好地导通，从而形成正常工作的电路回路。去除的方式可以包括但不限于刻蚀。例如，可采用诸如深离子反应刻蚀(RIDE)的刻蚀工艺，或可采用湿法刻蚀(诸如使用磷酸作为刻蚀剂)。

图6D为根据本申请的一个示例性实施方式去除附着在绝缘阻隔层410上的牺牲保护层440后所形成结构的局部截面示意图。

参考图6D，在去除绝缘阻隔层410和牺牲保护层440的部分的步骤完成之后，可以去除形成在绝缘阻隔层410上的牺牲保护层440(步骤S3-3)。例如，可以通过干法刻蚀或湿法刻蚀工艺中的一种去除牺牲保护层440。

图7为根据本申请的一个实施方式的在绝缘阻隔层410的表面上形成黏合层420后所形成结构的局部截面示意图。

参考图7，在步骤S4中，在绝缘阻隔层410的远离字线接触孔400内侧壁的表面上形成黏合层420。由于导电层430相对于绝缘阻隔层410附着力较低，因此在半导体工艺中通常在导电层430与绝缘阻隔层410之间增加黏合层420。在本申请的一个实施方式中，可以采用钛、氮化钛、钽、氮化钽、及其任意组合来形成黏合层420。例如，黏合层420可以采用钛和氮化钛的复合物(Ti/TiN)形成。在本申请的另一个实施方式中，形成黏合层420的工艺可以由例如化学气相沉积或原子层沉积实现。

现在以通过物理气相沉积(PVD)工艺使用氮化钽(TaN)或氮化钛(TiN)作为材料形成黏合层420为例，对黏合层420的制备过程进行详细地说明。具体地，可以在真空腔体中通入惰性气体，在金属靶材和待沉积区域上施加高压直流电，由于辉光放电所产生的电子会碰撞并激发惰性气体产生等离子体，具有高动能的等离子体轰击所述金属靶材的表面，使金属粒子以气相态溅射沉积在待沉积区域的表面而形成薄膜，在轰击所述金属靶材数秒后，通入氮气(N₂)以形成氮化物，即氮化钽(TaN)或氮化钛(TiN)。当使用Ti/TiN作为黏合层420的材料时，形成Ti/TiN的反应原料可采用但不限于氯化钛(TiCl₄)和氨气(NH₃)等材料。可选地，为进一步降低接触电阻，在沉积黏合层420之前，还可以形成一层较薄(厚度约为几百埃)的钽(Ta)金属层或钛(Ti)金属层。

本领域技术人员可以理解的是，字线接触孔内侧壁已设置有可有效地防止导电层中的电荷扩散的绝缘阻隔层，且基于导电层的材料，所述黏合层也可以省略。在省略黏合层的情况下，可在绝缘阻隔层的表面上直接形成导电层。

图8为根据本申请的一个实施方式的使用导电材料填充字线接触孔400的剩余空间以形成导电层430后所形成结构的局部截面示意图。

参考图8，在步骤S5中，使用导电材料填充字线接触孔400的剩余空间，以在字线接触孔400内形成导电层430。在本申请的一个实施方式中，导电层430可以采用钨、铜、银、铂、铁和钴中的至少一种或其合金来形成。在本申请的另一个实施方式中，在黏合层420上通过原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其任何组合形成导电层430。

现在以采用金属钨形成导电层430为例，来对导电层430的制备过程进行详细地说明。在作为成核过程的初始阶段通入还原物(例如，甲矽烷SiH₄、乙硼烷B₂H₆、氢气等)与钨源(例如，六氟化钨WF₆等)进行反应，形成薄钨层和氢气，该薄钨层可以作为后续大量沉积金属钨152的种子层；在成核过程完成后，开始沉积阶段，可主要通过氢气(H₂)还原六氟化钨(WF₆)以沉积金属钨152。此处以氢气(H₂)作为还原物进行说明主要是由于氢气分子的半径比甲矽烷(SiH₄)的半径小，因此可以得到对等角度的沉积，以及较好的台阶覆盖率和填充性能，但是本申请的实施方式不限于此。

在本申请的另一个实施方式中，该方法还可以包括：在栅极层220形成电路结构，使电路结构经由字线接触孔400与外部电路和存储阵列中的至少一个电连接。

本申请提供的三维存储器制备方法能够为三维存储器提供改进的字线接触结构，从而降低字线接触孔和虚拟沟道孔重叠引起的漏电流风险，提高三维存储器的性能及良率。同时，本申请仅针对字线接触孔的结构进行了优化，在实施上述制备方法时无需改变现有栅线缝隙和虚拟沟道孔以及掩模的设计，工艺过程易于实现，且成本较低。

本申请另一方面提供了一种三维存储器。再次参考图8，根据本申请的一个实施方式，三维存储器可以包括：叠层结构200，由栅极层220和层间绝缘层210交替堆叠形成，并包括台阶区；字线接触结构401，设置于在台阶区内穿过叠层结构200延伸至栅极层220的字线接触孔400内。字线接触结构401具有包括绝缘阻隔层410、黏合层420和导电层430的多层结构，其中，黏合层420围绕导电层430，并且绝缘阻隔层410围绕黏合层420。

图9是根据本申请的一个实施方式的三维存储器中的字线接触结构401的多层结构示意图。

现参照图9，详细说明字线接触结构401的具体结构。如图9所示，字线接触结构401可以包括在字线接触孔400的内侧壁上依次形成的绝缘阻隔层410、黏合层420和导电层430。

字线接触结构401可以包括设置于字线接触孔400内侧壁的绝缘阻隔层410，绝缘阻隔层410起到防止产生漏电流的作用。在本申请的一个示例性实施方式中，绝缘阻隔层410可由高介电常数材料制成，以更好地防止产生漏电流。绝缘阻隔层410的介电材料可以包括但不限于氧化硅、氧化铝、氧化铪、氧化镧、氧化钇和/或氧化钽。例如，可采用氧化铝作为绝缘阻隔层410的材料。

在本申请的一个示例性实施方式中，绝缘阻隔层410可包括由不完全相同的材料构成的多个子层，以进一步加强防止漏电流的效果。

本申请所提出的三维存储器通过在字线接触结构401中增加绝缘阻隔层410的设计，可有效地降低三维存储器产生漏电流的风险。首先，绝缘阻隔层410由高介电常数材料制成，可阻隔导电层430电荷扩散，避免了漏电流的产生。其次，导电层430中会有氟残留物，而氟残留物容易侵蚀周围其它部件或层间绝缘层，导致三维存储器产生漏电流，严重时甚至可能导致存储器件无法正常工作。绝缘阻隔层410可阻隔导电层430中的氟残留物，防止导电层430中氟残留物对三维存储器中其它部件的侵蚀。再次，形成阻隔绝缘层410的同时，加强了字线接触孔400内侧壁的致密度，而进一步防止字线接触孔400中的电荷扩散和氟残留物对三维存储器中其它部件的侵蚀。

字线接触结构401可以包括黏合层420，黏合层420形成在绝缘阻隔层410的远离内侧壁的表面上。由于导电层430与绝缘阻隔层410之间附着力较低，加入黏合层420有助于形成紧密结构。在本申请的一个示例性实施方式中，黏合层420可以采用钛、氮化钛、钽、氮化钽、及其任意组合来形成。例如，黏合层420可以采用钛和氮化钛的复合物(Ti/TiN)来形成。

本领域技术人员可以理解的是，字线接触结构中已设置有可防止导电层中的电荷扩散的绝缘阻隔层，且基于导电层的材料，黏合层也可以省略。在省略黏合层的情况下，可在绝缘阻隔层的表面上直接形成导电层。

字线接触结构401可以包括导电层430，导电层430由导电材料在字线接触结构401的剩余空间形成，以将栅极层220引出从而与外部电路连接。在本申请的一个示例性实施方式中，导电层430可以用钨、铜、银、铂、铁、钴中的至少一种或其合金来形成。例如，可以用钨作为导电材料填充字线接触孔400来形成。

在本申请的另一个实施方式中，三维存储器结构还可以包括：设置于台阶区的贯穿叠层结构的虚拟沟道。虚拟沟道以预定间距排列在字线接触结构401周围，以进一步地支撑保护字线接触结构401。

在本申请的另一个实施方式中，三维存储器结构还可以包括：在栅极层220形成的电路结构，所述电路结构可以经由字线接触结构401与外部电路和存储阵列中的至少一个电连接。

在本申请的另一个实施方式中，三维存储器中的叠层结构200还可以由多个子叠层交替堆叠而成。

由于在上文中描述制备方法1000时涉及的内容和结构可完全或部分地适用于在这里描述的三维存储器，因此与其相关或相似的内容不再赘述。

尽管在此描述了三维存储器的示例性制备方法和结构，但可以理解，一个或多个特征可以从该三维存储器的结构中被省略、替代或者增加。此外，所举例的各层及其材料仅仅是示例性的。

如上的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明。应理解的是，以上仅为本申请的具体实施方式，并不用于限制本申请。凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等均应包含在本申请的保护范围之内。

Claims (13)

1.一种制备三维存储器的方法，所述三维存储器包括具有交替堆叠的栅极层和层间绝缘层的叠层结构，所述叠层结构包括台阶区，其特征在于，所述方法包括：

在所述台阶区形成穿过所述叠层结构并延伸至所述栅极层的字线接触孔，其中，所述台阶区中的每个台阶包括一个所述栅极层；

在所述字线接触孔的内侧壁形成绝缘阻隔层，所述绝缘阻隔层包括由不完全相同的高介电常数材料构成的多层；以及

在所述字线接触孔的剩余空间内形成连接至所述栅极层的导电层。

2.根据权利要求1所述的方法，其特征在于，所述绝缘阻隔层的材料选自由氧化铝、氧化铪、氧化镧、氧化钇、氧化钽及其任意组合组成的组。

3.根据权利要求1所述的方法，其特征在于，在形成所述导电层之前，还包括：

在所述绝缘阻隔层的远离所述内侧壁的表面上形成黏合层。

4.根据权利要求3所述的方法，其特征在于，所述黏合层的材料选自由钛、氮化钛、钽、氮化钽及其任意组合组成的组。

5.根据权利要求3所述的方法，其特征在于，在形成所述黏合层之前，所述方法还包括：

在所述绝缘阻隔层上形成牺牲保护层；以及

去除所述绝缘阻隔层和所述牺牲保护层位于所述字线接触孔底部的部分，以暴露所述栅极层。

6.根据权利要求5所述的方法，在形成所述黏合层之前，所述方法还包括：

去除所述绝缘阻隔层上的所述牺牲保护层。

7.根据权利要求1所述的方法，其特征在于，形成连接至所述栅极层的导电层包括：

使用导电材料填充所述字线接触孔的剩余空间。

8.根据权利要求1所述的方法，其特征在于，所述的方法还包括：

在所述台阶区形成贯穿所述叠层结构的虚拟沟道孔，其中，所述虚拟沟道孔以预定间距排列在所述字线接触孔周围。

9.一种三维存储器，包括由栅极层和层间绝缘层交替堆叠形成的叠层结构，所述叠层结构包括台阶区，其特征在于，所述三维存储器还包括：

字线接触结构，所述字线接触结构在所述台阶区内穿过所述叠层结构延伸至所述栅极层，并具有导电层和围绕所述导电层的绝缘阻隔层，其中，所述台阶区中的每个台阶包括一个所述栅极层，以及所述绝缘阻隔层包括由不完全相同的高介电常数材料形成的多层。

10.根据权利要求9所述的三维存储器，其特征在于，所述字线接触结构还包括位于所述绝缘阻隔层和所述导电层之间的黏合层。

11.根据权利要求9所述的三维存储器，其特征在于，所述绝缘阻隔层的材料选自由氧化铝、氧化铪、氧化镧、氧化钇、氧化钽及其任意组合组成的组。

12.根据权利要求10所述的三维存储器，其特征在于，所述黏合层的材料选自由钛、氮化钛、钽、氮化钽及其任意组合组成的组。

13.根据权利要求9所述的三维存储器，其特征在于，所述三维存储器还包括：

虚拟沟道，设置于所述台阶区并贯穿所述叠层结构，并且所述虚拟沟道以预定间距排列在所述字线接触结构周围。

Images