CN109920791B - 一种3d nand存储器件及其制造方法 - Google Patents

一种3d nand存储器件及其制造方法 Download PDF

Info

Publication number
CN109920791B
CN109920791B CN201910198433.5A CN201910198433A CN109920791B CN 109920791 B CN109920791 B CN 109920791B CN 201910198433 A CN201910198433 A CN 201910198433A CN 109920791 B CN109920791 B CN 109920791B
Authority
CN
China
Prior art keywords
layer
filling
forming
manufacturing
radicals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910198433.5A
Other languages
English (en)
Other versions
CN109920791A (zh
Inventor
肖莉红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110390050.5A priority Critical patent/CN113113418A/zh
Priority to CN201910198433.5A priority patent/CN109920791B/zh
Publication of CN109920791A publication Critical patent/CN109920791A/zh
Application granted granted Critical
Publication of CN109920791B publication Critical patent/CN109920791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请提供一种3D NAND存储器件及其制造方法，在形成台阶结构后，先至少在台阶结构上形成台阶覆盖层，再至少在台阶覆盖层上形成填充层，台阶覆盖层选用能阻挡填充层内的自由基扩散至堆叠层的材料。这样，可以在填充层和台阶结构之间形成自由基的阻挡层，即使在填充层中存在H根和OH根的自由基，释放后的H根和OH根的自由基也会被台阶覆盖层阻挡，不会扩散到台阶结构中，因此不会对台阶结构造成侵蚀，实现了对台阶结构进行保护，从而提高器件性能。

Description

一种3D NAND存储器件及其制造方法
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种3D NAND存储器件及其制造方法。
背景技术
NAND存储器件是具有功耗低、读写速度快且容量大的非易失存储产品，在电子产品中得到了广泛的应用。
平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器件。在3D NAND存储器件结构中，采用垂直堆叠多层栅极及栅极间绝缘层的方式，堆叠层的中心区域为核心存储区、边缘区域为台阶结构，核心存储区用于形成存储单元串。每一层栅极作为每一层存储单元的栅线，进而，将栅极通过台阶上的接触引出，从而实现堆叠式的3D NAND存储器件。
在3D NAND存储器件的制造过程中，在形成台阶结构之后，在台阶结构上填充介质材料层，介质材料层的形成工艺选用填充能力佳的工艺，而这些工艺形成的氧化硅中富有氢根(H+)和氢氧根(OH-)的自由基，在后续的热退火过程中，这些自由基释放(Out-gas)，会对台阶结构，尤其是栅极或栅极位置的牺牲层造成侵蚀，此外，未完全释放的自由基还可能在后续沉积含碳的硬掩膜时进一步释放而发生尖端放电(Arcing)，轻则造成机台报警，重则造成薄膜劈裂(Peeling)、脱落，甚至破片，进而影响良率。
发明内容
有鉴于此，本申请的目的在于提供一种3D NAND存储器件及其制造方法，减少H根和OH根的自由基对器件性能的影响。
为实现上述目的，本申请有如下技术方案：
本申请实施例提供了一种3D NAND存储器件的制造方法，包括：
提供衬底，所述衬底上形成有堆叠层，所述堆叠层由绝缘层与牺牲层交替层叠形成或者由绝缘层与栅极层交替层叠形成，所述堆叠层包括核心存储区以及台阶区，所述台阶区形成有台阶结构；
至少在所述台阶结构上形成台阶覆盖层；
至少在所述台阶覆盖层上形成填充层；所述台阶覆盖层选用能阻挡填充层内的自由基扩散至堆叠层的材料。
可选的，所述填充层为氧化硅。
可选的，所述台阶覆盖层包括掺氮碳化硅的第一覆盖层。
可选的，所述第一覆盖层与所述台阶结构的表面接触。
可选的，所述台阶覆盖层还包括与所述掺氮碳化硅的第一覆盖层堆叠设置的第二覆盖层，所述第二覆盖层与填充层的材料相同但工艺不同，或者所述第二覆盖层与填充层的材料不同。
可选的，所述第二覆盖层为采用高密度等离子体或采用原子层沉积形成的氧化硅层。
可选的，所述第二覆盖层为氟硅酸盐玻璃膜层。
可选的，所述氧化硅的填充层通过以下方式形成：
以TEOS为前驱体进行氧化硅的填充层；或者，
以旋涂工艺形成填充的氧化硅的填充层。
可选的，所述至少在所述台阶结构上形成介质材料的台阶覆盖层，以及至少在所述台阶覆盖层上形成填充层，包括：
进行掺氮碳化硅的第一覆盖层的沉积；
进行填充材料层的沉积；
进行平坦化停止层的沉积；
去除所述核心存储区上的平坦化停止层以及填充材料层；
对所述填充材料层平坦化，直至所述填充材料层的表面与所述核心存储区上的第一覆盖层的表面齐平，以在所述台阶覆盖层上形成填充层。
可选的，所述平坦化停止层的材料为掺氮碳化硅。
可选的，在形成所述填充层之后，还包括：
形成贯穿所述堆叠层的NAND串；
形成与所述NAND串电连接的接触插塞，所述接触插塞位于残余的所述平坦化阻止层上方。
可选的，所述第一覆盖层的形成方法包括：
通过多次沉积工艺形成所述第一覆盖层，且在每次沉积工艺之后，进行所述3DNAND存储器件所在晶片的旋转工艺，以提高所述晶片不同位置上所述第一覆盖层的厚度均匀性。
可选的，在形成所述填充层时或者形成填充层之后，还包括：
进行退火工艺，以提高所述填充层的致密性；
在所述退火工艺步骤中，所述台阶覆盖层的表层被所述填充层内扩散出来的自由基氧化。
本申请实施例还提供了一种3D NAND存储器件，包括：
衬底；
所述衬底上的堆叠层，所述堆叠层包括交替层叠的绝缘层和栅极层，所述堆叠层包括核心存储区以及台阶区，所述台阶区形成有台阶结构；
所述台阶结构上形成有台阶覆盖层；
所述台阶覆盖层上的填充层；所述台阶覆盖层为能阻挡所述填充层内的自由基扩散至所述堆叠层的材料。
可选的，所述填充层为氧化硅。
可选的，所述台阶覆盖层包括掺氮碳化硅的第一覆盖层。
可选的，所述第一覆盖层与所述台阶结构的表面接触。
可选的，所述台阶覆盖层还包括与所述第一覆盖层堆叠设置的第二覆盖层。
可选的，所述第二覆盖层为高密度等离子体的氧化硅、原子层的氧化硅或氟硅酸盐玻璃。
可选的，该存储器件还包括所述填充层上的掺氮碳化硅的膜层。
可选的，所述第一覆盖层朝向所述填充层的表层具有氧化层，所述氧化层由所述第一覆盖层被所述填充层内扩散出的自由基氧化而形成。
本申请实施例提供的一种3D NAND存储器件及其制造方法，在形成台阶结构后，先至少在台阶结构上形成台阶覆盖层，再至少在台阶覆盖层上形成填充层，台阶覆盖层选用能阻挡填充层内的自由基扩散至堆叠层的材料。这样，可以在填充层和台阶结构之间形成自由基的阻挡层，即使在填充层中存在H根和OH根的自由基，释放后的H根和OH根的自由基也会被台阶覆盖层阻挡，不会扩散到台阶结构中，因此不会对台阶结构造成侵蚀，实现了对台阶结构进行保护，从而提高器件性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为根据本申请实施例3D NAND存储器件的制造方法的流程示意图；
图2-7示出了根据本申请实施例的制造方法形成存储器件过程中的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，在3D NAND存储器件的制造过程中，若采用后栅(Gate-Last)工艺，则台阶结构包括牺牲层和绝缘层交替层叠形成的堆叠层，在形成存储单元串之后，将堆叠层中的牺牲层替换为栅极层；若采用前栅(Gate-first)工艺，则台阶结构包括栅极层和栅极间绝缘层交替层叠形成的堆叠层。在形成台阶结构之后，在台阶结构上覆盖氧化硅层，氧化硅层中通常会存在H根和OH根的自由基。
可以知道，氧化硅层中的这些自由基的存在，可能导致后续氧化硅层上沉积含碳的硬掩膜层时产生尖端放电，轻则造成机台报警，重则造成薄膜劈裂、脱落，甚至破片，进而影响良率。当然，可以进行退火将这些自由基释放，然而自由基释放后会对台阶结构，尤其是栅极或牺牲层造成侵蚀，导致栅极层性能的结构也因此受到影响，从而使器件性能受损。
基于以上技术问题，本申请实施例提供的一种3D NAND存储器件及其制造方法，减少或避免H根和OH根自由基对器件性能的影响。具体地，在形成台阶结构后，先至少在台阶结构上形成台阶覆盖层，再至少在台阶覆盖层上形成填充层，台阶覆盖层选用能阻挡填充层内的自由基扩散至堆叠层的材料。这样，可以在填充层和台阶结构之间形成自由基的阻挡层，即使在填充层中存在H根和OH根的自由基，释放后的H根和OH根的自由基也会被台阶覆盖层阻挡，不会扩散到台阶结构中，因此不会对台阶结构造成侵蚀，实现了对台阶结构进行保护，从而提高器件性能。
为了更好的理解本申请的技术方案和技术效果，下面结合附图对本申请实施例提供的一种3D NAND存储器件及其制造方法进行说明。
参考图1所示为本申请实施例提供的一种3D NAND存储器件的制造方法的流程图，该方法包括以下步骤。
S101，提供衬底100，衬底100上形成有堆叠层110，堆叠层110由绝缘层与牺牲层交替层叠形成或者由绝缘层与栅极层交替层叠形成，堆叠层110包括核心存储区1101以及台阶区1102，台阶区1102形成有台阶结构120，参考图2所示。
在本申请实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为体硅衬底。
该堆叠层110可以形成在阱区(图未示出)上，阱区形成于衬底100中，阱区为核心存储区中存储器件的阵列共源区(Array Common Source)，可以通过P型或N型重掺杂来形成，在本实施例中，该阱区为P型重掺杂阱区(HVPW)，在P型重掺杂阱区外围还形成有相反掺杂的外围阱区，N型重掺杂阱区(HVNW)，该外围阱区形成在核心存储区1101及台阶区1102之外的区域。
在后栅工艺中，堆叠层110可以由交替层叠的绝缘层和牺牲层形成。具体的，在垂直于衬底方向的沟道孔的通孔刻蚀时，牺牲层和绝缘层具有几乎1:1的干法刻蚀选择比；在将平行于衬底方向的牺牲层替代为栅极层时，牺牲层和绝缘层具有很高的湿法刻蚀选择比，例如可以为30:1甚至更高，堆叠层的层数可以根据具体的需要来确定。在本实施例中，牺牲层例如可以为氮化硅(Si3N4)，绝缘层例如可以为氧化硅(SiO2)。
在前栅工艺中，堆叠层110可以由交替层叠的绝缘层和栅极层形成。具体的，可以交替沉积绝缘层材料和栅极层材料。
堆叠层110包括核心存储区1101和台阶区1102，核心存储区1101通常在堆叠层110的中部区域，台阶区1102通常在核心存储区的四周，其中一个方向上核心存储区1101两侧的台阶可以用于形成栅极接触，另外一个方向上的台阶可以并不用于形成接触，为伪台阶。核心存储区1101将用于形成存储单元串，台阶区1102将用于栅极层的接触(Contact)。需要说明的是，在本申请实施例的附图中，仅图示出堆叠层110一侧的台阶结构120，以及与该侧台阶结构120相接的部分核心存储区1101。
台阶结构120可以为沿衬底所在平面内一个方向依次递增的单台阶结构，单台阶结构可以通过交替的光刻胶的修剪(Trim)及堆叠层110刻蚀工艺来形成；台阶结构120也可以为分区台阶(Staircase Divide Scheme，SDS)，分区台阶在沿衬底所在平面内两个正交的方向上都形成有台阶，分区台阶可以具有不同的分区，例如3分区、4分区或者更多分区等，例如可以采用不同的分区板，通过在两个正交方向上光刻胶的多次修剪，每一次修剪后紧跟一次堆叠层110的刻蚀，从而形成分区台阶。
S102，至少在台阶结构120上形成台阶覆盖层130，参考图3所示。
在本申请实施例中，台阶覆盖层130可以选用能阻挡台阶覆盖层上的填充层内的自由基扩散至堆叠层110的材料中，例如可以包括掺氮碳化硅SiCN(Nitrogen dopedSilicon Carbide，NDC)的第一覆盖层。第一覆盖层可以通过多次沉积工艺形成，且在每次沉积工艺之后，还可以进行3D NAND存储器件所在晶片的旋转工艺，以提高晶片不同位置上第一覆盖层的厚度均匀性，从而形成更加均匀的第一覆盖层。这样，通过多次沉积来形成目标厚度的第一覆盖层，每次沉积中仅形成较薄的膜层，可以提高阶梯的覆盖性，同时，进行晶片的旋转工艺，可以利用承载晶片的装置的转动，使得晶片旋转，在旋转工艺中，可以防止沉积过程中气孔(pin hole)的产生，从而，形成覆盖性好且致密、均匀的高质量掺氮碳化硅SiCN膜层。
具体的应用中，第一覆盖层的厚度可以为几个纳米到几十个纳米，可以通过几次或数十次薄层沉积及旋转工艺，形成该第一覆盖层，具体的，第一覆盖层的沉积工艺可以是物理气相沉积(Physical Vapor Deposition，PVD)，例如分子束外延(Molecular BeamEpitaxy，MBE)等，也可以是化学沉积(Chemical Vapor Deposition，CVD)，例如等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)，也可以是高密度等离子体(High Density Plasma，HDP)或原子层沉积(Atomic layer deposition，ALD)等。
也就是说，台阶覆盖层130形成于台阶结构120和后续沉积的填充层之间，而台阶覆盖层130可以作为填充层和堆叠层110之间的阻挡层，阻止填充层中的自由基扩散至堆叠层110的材料中。这样，即使填充层中存在H根和OH根的自由基，并在后续的退火过程中自由基释放，释放后的H根和OH根的自由基也会被台阶覆盖层130阻隔，不会扩散到台阶结构120中，也不会对台阶结构120中的栅极或牺牲层造成侵蚀，因此相当于台阶覆盖层130对台阶结构120构成了保护。
例如台阶覆盖层130中的NDC是较为致密的膜层，具有良好的台阶覆盖性，且可以与H根和OH根的自由基进行反应，通常来说，在退火工艺中，NDC的表层会被填充层内扩散出来的自由基氧化，从而对自由基形成阻隔作用，自由基不会扩散至堆叠层110中。
在本申请实施例中，除了掺氮碳化硅的第一覆盖层，台阶覆盖层130还可以包括与掺氮碳化硅的第一覆盖层堆叠设置的第二覆盖层，第一覆盖层可以形成于第二覆盖层与台阶结构120之间，即第一覆盖层可以与台阶结构120的表面接触，第一覆盖层也可以形成于第二覆盖层之上，即第二覆盖层与台阶结构120的表面接触。
其中，第二覆盖层可以是氧化硅层，第二覆盖层例如可以通过HDP或ALD等可实现良好台阶覆盖的方法形成。第二覆盖层也可以是氧化硅之外的其他材料，且具有良好的台阶覆盖性。例如第二覆盖层可以是氟硅酸盐玻璃(Fluorinated Silicate Glass，FSG)膜层。
S103，至少在台阶覆盖层130上形成填充层140，参考图7所示。
在台阶覆盖层130上还可以形成填充层140，这样台阶覆盖层130就可以将填充层140和台阶结构120隔开，从而对台阶结构120形成保护。在形成填充层140后，台阶结构120上的填充层140与核心存储区1101的上表面基本齐平，参考图7所示，通过填充层140是通过填充工艺形成的，填充工艺通常具有较佳的填充能力，同时，形成的填充层140中富含氢根和氢氧根的自由基。
填充层140可以是氧化硅，第二覆盖层和填充层140可以有所不同，例如第二覆盖层与填充层140可以为相同材料，但是具有不同的形成工艺流程，这是因为第二覆盖层是为了提高台阶覆盖性，则填充层140的填充工艺具有较佳的填充能力；或者第二覆盖层与填充层140可以是不同的材料，例如第二覆盖层可以为氟硅酸盐玻璃膜层，而填充层140为氧化硅膜层。
具体的，填充层140的材料为由TEOS形成的氧化硅，为了形成填充曾140，可以在台阶覆盖层130上沉积填充材料层140。在一些实施例中，在台阶覆盖层130上填充材料层140可以具体为，在台阶覆盖层130上以四乙基原硅酸盐(Tetea-Ethyl-Ortho-Silicate TEOS)为前驱体形成填充的填充材料层140，参考图4所示。具体的，填充材料层140可以通过以TEOS为前驱体的化学气相沉积的方式形成，具体实施时，可以通入TEOS和H2O反应气体，再启动射频，使TEOS和H2O呈活性状态而在台阶覆盖层130上形成填充层140。填充材料层140还可以通过以TEOS为前驱体的热处理工艺形成，例如高纵横比工艺(High Aspect RatioProcess，HARP)等。
在另一些实施例中，填充材料层140还可以通过旋涂工艺(Spin-on Coating)形成。
在形成填充层140时或者形成填充层140之后，即可以是在沉积填充层之后进行退火，也可以在填充层平台化之后，还可以进行高温退火使填充层140更加致密，以防止发生填充层140的脆裂，同时使填充层140中的H根和OH根的自由基释放，从而避免在后续沉积含碳的硬掩膜时产生击穿。而本申请实施例中，释放出的自由基可以与台阶覆盖层130的表层进行反应，使台阶覆盖层130的表层被扩散出的自由基氧化，阻挡自由基扩散至下层的堆叠层110中。
在进行填充材料层140的沉积或旋涂后，可以进行平坦化停止层150的沉积，参考图4所示。其中，平坦化停止层150为进行填充材料层140平坦化工艺时的停止层，该平坦化停止层150的材料例如可以为氮化硅，也可以是掺氮碳化硅。
在沉积平坦化停止层150后，可以去除核心存储区1101上的平坦化停止层150以及填充材料层140，参考图6所示。具体的，可以在台阶区1102形成掩膜160，参考图5所示，去除核心存储区1101上的掩膜160，并以掩膜160为掩蔽对核心存储区1101上的平坦化停止层150以及填充材料层140进行刻蚀。
在去除核心存储区1101上的平坦化停止层150以及填充材料层140后，还可以对填充材料层140平坦化，以使平坦化后的填充材料层140的表面与核心存储区1101上的的第一覆盖层的表面齐平，作为在台阶覆盖层130上形成的填充层140。
在形成填充层140后，在台阶结构120和填充层140之间形成有掺氮碳化硅，用于阻挡填充层140中的H根和OH根的自由基向下扩散从而进入台阶结构120中，从而对台阶结构120形成保护，同时，在填充层140上形成有掺氮碳化硅，用于阻挡氧化层140中的H根和OH根的自由基向上扩散，从而避免在后续沉积含碳的硬掩膜时产生尖端放电。
此外，在3D NAND存储器件的后续制造工艺中，会存在利用无定型碳(a-C，Amorphous Carbon)硬掩膜的工艺，例如在沟道孔、栅线接触以及金属互联等工艺，而向堆叠层110之上扩散的填充层140中的H根和OH根的自由基，会对无定型碳的硬掩膜产生击穿，影响器件的性能。
在本申请实施例中，更优地，在形成填充层140后，保留平坦化停止层150，参考图7所示，并进行3D NAND存储器件的后续加工工艺，这样，该平坦化停止层150在填充层140平坦化之后，还可以阻挡向上扩散的H根和OH根的自由基，避免对对无定型碳的硬掩膜产生击穿，提高器件的性能。
具体的，可以在形成填充层140后，保留该平坦化停止层150，继续在核心存储区1101上形成贯穿堆叠层110的NAND串(图未示出)，并在台阶区1102形成与NAND串电连接的接触插塞，其中接触插塞可以位于残余的平坦化阻止层上方。该具体的实施例中，NAND串即由沿垂直于衬底方向上的NAND器件组成的存储单元串，包括依次形成于沟道孔中的存储功能层和沟道层，存储功能层起到电荷存储的作用，包括依次层叠的阻挡层、电荷存储层以及隧穿(Tunneling)层存储功能层，沟道层形成于存储功能层的侧壁以及沟道孔的底部上，沟道孔底部还可以形成有外延结构，沟道层与外延结构相接触。沟道层之间还可以形成有绝缘材料的填充层，本实施例中，阻挡层、电荷存储层以及隧穿(Tunneling)层具体可以为ONO叠层，ONO(Oxide-Nitride-Oxide)叠层即氧化物、氮化物和氧化物的叠层，沟道层可以为多晶硅层，填充层可以为氧化硅层。
在后栅工艺中，与NAND串电连接的接触插塞可以在将堆叠层中的牺牲层替换为栅极层之后形成，具体的，可以在台阶结构的台阶面上形成接触孔并填充导电材料来形成。在前栅工艺中，与NAND串电连接的接触插塞可以在形成NAND串之后形成，具体的，可以在台阶结构的台阶面上形成接触孔并填充导电材料来形成。
此外，可以使得的填充层140设置于掺氮碳化硅的平坦化停止层150和掺氮碳化硅的第一覆盖层130之间，阻断填充层140中的H根和OH根的自由基向堆叠层110之上以及台阶结构120的扩散，基于此，在上述填充材料层140的沉积之后，无需释放填充层140中的H根和OH根的自由基，可以不进行填充材料的高温退火步骤，从而简化3D NAND器件的制造流程，降低制造成本。
本申请实施例提供的一种3D NAND存储器件中，在形成台阶结构后，先至少在台阶结构上形成台阶覆盖层，再至少在台阶覆盖层上形成填充层，台阶覆盖层选用能阻挡填充层内的自由基扩散至堆叠层的材料。这样，可以在填充层和台阶结构之间形成自由基的阻挡层，即使在填充层中存在H根和OH根的自由基，释放后的H根和OH根的自由基也会被台阶覆盖层阻挡，不会扩散到台阶结构中，因此不会对台阶结构造成侵蚀，实现了对台阶结构进行保护，从而提高器件性能。
以上对本申请实施例的制造方法进行了详细的描述，此外，本申请实施例还提供了上述方法形成的3D NAND存储器件，参考图7所示，该存储器件包括：
衬底100；
所述衬底100上的堆叠层110，所述堆叠层110包括交替层叠的绝缘层和栅极层，所述堆叠层110包括核心存储区1101以及台阶区1102，所述台阶区1102形成有台阶结构120；
所述台阶结构120上形成有台阶覆盖层130；
所述台阶覆盖层130上的填充层140；所述台阶覆盖层为能阻挡所述填充层内的自由基扩散至所述堆叠层110的材料。
可选的，所述填充层140为氧化硅。
可选的，所述台阶覆盖层包括掺氮碳化硅的第一覆盖层。
可选的，所述第一覆盖层与所述台阶结构120的表面接触。
可选的，所述台阶覆盖层还包括与所述第一覆盖层堆叠设置的第二覆盖层可选的，所述第二覆盖层为高密度等离子体的氧化硅、原子层的氧化硅或氟硅酸盐玻璃。
可选的，该存储器件还包括所述填充层140上的掺氮碳化硅的膜层。
可选的，所述第一覆盖层朝向所述填充层的表层具有氧化层，所述氧化层由所述第一覆盖层被所述填充层内扩散出的自由基氧化而形成。
本申请实施例提供的一种3D NAND存储器件中，在填充层和台阶结构之间形成有阻挡填充层内的自由基扩散至堆叠层的台阶覆盖层，即使在填充层中存在H根和OH根的自由基，并且在后续的工艺中自由基释放，释放后的H根和OH根的自由基也会被台阶覆盖层阻挡，不会扩散到台阶结构中，因此不会对台阶结构造成侵蚀，实现了对台阶结构进行保护，从而提高器件性能。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于存储器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (18)

1.一种3D NAND存储器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有堆叠层，所述堆叠层由绝缘层与牺牲层交替层叠形成或者由绝缘层与栅极层交替层叠形成，所述堆叠层包括核心存储区以及台阶区，所述台阶区形成有台阶结构；
至少在所述台阶结构上形成台阶覆盖层，所述台阶覆盖层包括掺氮碳化硅的第一覆盖层；
至少在所述台阶覆盖层上形成填充层；
在所述填充层上形成掺氮碳化硅的膜层；
所述台阶覆盖层选用能阻挡所述填充层内的自由基扩散至所述堆叠层的材料。
2.根据权利要求1所述的制造方法，其特征在于，所述填充层为氧化硅。
3.根据权利要求1所述的制造方法，其特征在于，所述第一覆盖层与所述台阶结构的表面接触。
4.根据权利要求1所述的制造方法，其特征在于，所述台阶覆盖层还包括与所述掺氮碳化硅的第一覆盖层堆叠设置的第二覆盖层，所述第二覆盖层与填充层的材料相同但形成工艺不同，或者，所述第二覆盖层与填充层的材料不同。
5.根据权利要求4所述的制造方法，其特征在于，所述第二覆盖层为采用高密度等离子体或采用原子层沉积形成的氧化硅层。
6.根据权利要求4所述的制造方法，其特征在于，所述第二覆盖层为氟硅酸盐玻璃膜层。
7.根据权利要求2所述的制造方法，其特征在于，所述氧化硅的填充层通过以下方式形成：
以TEOS为前驱体形成氧化硅的填充层；或者，
以旋涂工艺形成氧化硅的填充层。
8.根据权利要求1所述的制造方法，其特征在于，所述至少在所述台阶结构上形成台阶覆盖层，以及至少在所述台阶覆盖层上形成填充层，包括：
进行掺氮碳化硅的第一覆盖层的沉积；
进行填充材料层的沉积；
进行平坦化停止层的沉积；
去除所述核心存储区上的平坦化停止层以及填充材料层；
对所述填充材料层平坦化，直至所述填充材料层的表面与所述核心存储区上的第一覆盖层的表面齐平，以在所述台阶覆盖层上形成填充层。
9.根据权利要求8所述的制造方法，其特征在于，所述平坦化停止层的材料为掺氮碳化硅。
10.根据权利要求9所述的制造方法，其特征在于，在形成所述填充层之后，还包括：
形成贯穿所述堆叠层的NAND串；
形成与所述NAND串电连接的接触插塞，所述接触插塞位于残余的所述平坦化阻止层上方。
11.根据权利要求1所述的制造方法，其特征在于，所述第一覆盖层的形成方法包括：
通过多次沉积工艺形成所述第一覆盖层，且在每次沉积工艺之后，进行所述3D NAND存储器件所在晶片的旋转工艺，以提高所述晶片不同位置上所述第一覆盖层的厚度均匀性。
12.根据权利要求1所述的制造方法，其特征在于，在形成所述填充层时或者形成填充层之后，还包括：进行退火工艺，以提高所述填充层的致密性；
在所述退火工艺步骤中，所述台阶覆盖层的表层被所述填充层内扩散出来的自由基氧化。
13.一种3D NAND存储器件，其特征在于，包括：
衬底；
所述衬底上的堆叠层，所述堆叠层包括交替层叠的绝缘层和栅极层，所述堆叠层包括核心存储区以及台阶区，所述台阶区形成有台阶结构；
所述台阶结构上形成的台阶覆盖层，所述台阶覆盖层包括掺氮碳化硅的第一覆盖层；
所述台阶覆盖层上的填充层；所述填充层上的掺氮碳化硅的膜层。
14.根据权利要求13所述的存储器件，其特征在于，所述填充层为氧化硅。
15.根据权利要求13所述的存储器件，其特征在于，所述第一覆盖层与所述台阶结构的表面接触。
16.根据权利要求13所述的存储器件，其特征在于，所述台阶覆盖层还包括与所述第一覆盖层堆叠设置的第二覆盖层。
17.根据权利要求16所述的存储器件，其特征在于，所述第二覆盖层为高密度等离子体的氧化硅、原子层的氧化硅或氟硅酸盐玻璃。
18.根据权利要求13所述的存储器件，其特征在于，所述第一覆盖层朝向所述填充层的表层具有氧化层，所述氧化层由所述第一覆盖层被所述填充层内扩散出的自由基氧化而形成。
CN201910198433.5A 2019-03-15 2019-03-15 一种3d nand存储器件及其制造方法 Active CN109920791B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110390050.5A CN113113418A (zh) 2019-03-15 2019-03-15 一种3d nand存储器件及其制造方法
CN201910198433.5A CN109920791B (zh) 2019-03-15 2019-03-15 一种3d nand存储器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910198433.5A CN109920791B (zh) 2019-03-15 2019-03-15 一种3d nand存储器件及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110390050.5A Division CN113113418A (zh) 2019-03-15 2019-03-15 一种3d nand存储器件及其制造方法

Publications (2)

Publication Number Publication Date
CN109920791A CN109920791A (zh) 2019-06-21
CN109920791B true CN109920791B (zh) 2021-05-04

Family

ID=66965159

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910198433.5A Active CN109920791B (zh) 2019-03-15 2019-03-15 一种3d nand存储器件及其制造方法
CN202110390050.5A Pending CN113113418A (zh) 2019-03-15 2019-03-15 一种3d nand存储器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110390050.5A Pending CN113113418A (zh) 2019-03-15 2019-03-15 一种3d nand存储器件及其制造方法

Country Status (1)

Country Link
CN (2) CN109920791B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554682B (zh) * 2020-05-18 2023-03-21 中国科学院微电子研究所 一种半导体器件及其制作方法
CN112331661B (zh) * 2020-11-03 2021-10-26 长江存储科技有限责任公司 半导体器件及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102497116B1 (ko) * 2015-12-30 2023-02-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10002787B2 (en) * 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US10319635B2 (en) * 2017-05-25 2019-06-11 Sandisk Technologies Llc Interconnect structure containing a metal slilicide hydrogen diffusion barrier and method of making thereof
CN107731821B (zh) * 2017-08-22 2019-01-29 长江存储科技有限责任公司 一种三维存储器件的制造方法及其器件结构
US11282845B2 (en) * 2017-08-24 2022-03-22 Micron Technology, Inc. Semiconductor devices comprising carbon-doped silicon nitride and related methods
CN107578996B (zh) * 2017-08-31 2019-02-22 长江存储科技有限责任公司 一种三维存储器及其平坦化方法
CN107706187B (zh) * 2017-11-23 2019-03-19 长江存储科技有限责任公司 三维存储器及其形成方法

Also Published As

Publication number Publication date
CN113113418A (zh) 2021-07-13
CN109920791A (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
CN109564922B (zh) 三维存储设备及其制造方法
US10741576B2 (en) Three-dimensional memory device containing drain-select-level air gap and methods of making the same
EP3494598B1 (en) Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
US9786681B1 (en) Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure
US10141331B1 (en) Three-dimensional memory device containing support pillars underneath a retro-stepped dielectric material and method of making thereof
US9875929B1 (en) Three-dimensional memory device with annular blocking dielectrics and discrete charge storage elements and method of making thereof
US9881929B1 (en) Multi-tier memory stack structure containing non-overlapping support pillar structures and method of making thereof
US10515907B2 (en) Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same
CN109791931B (zh) 在存储叠层结构之间具有非均匀间距的三维存储器器件及其制造方法
US10319680B1 (en) Metal contact via structure surrounded by an air gap and method of making thereof
US10381229B2 (en) Three-dimensional memory device with straddling drain select electrode lines and method of making thereof
US9524981B2 (en) Three dimensional memory device with hybrid source electrode for wafer warpage reduction
US9799669B2 (en) Single-semiconductor-layer channel in a memory opening for a three-dimensional non-volatile memory device
US9853043B2 (en) Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
US9443866B1 (en) Mid-tunneling dielectric band gap modification for enhanced data retention in a three-dimensional semiconductor device
US9379126B2 (en) Damascene conductor for a 3D device
US10515897B2 (en) Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same
KR20160116882A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US11018152B2 (en) Method for etching bottom punch-through opening in a memory film of a multi-tier three-dimensional memory device
CN110797345A (zh) 垂直存储器件
US11637038B2 (en) Three-dimensional memory device containing self-aligned lateral contact elements and methods for forming the same
KR20210022093A (ko) 3차원 메모리 장치 및 그 제조 방법
CN109920791B (zh) 一种3d nand存储器件及其制造方法
CN111430361A (zh) 一种3d nand存储器件的制造方法
KR20210012786A (ko) 수직형 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant