CN112968029B - 三维存储器件及其制造方法 - Google Patents

Abstract

本申请提供了一种三维存储器件及其制造方法。该三维存储器件包括：衬底，包括台阶区；堆叠结构，设置于衬底上，包括交替堆叠的栅极层和绝缘层，所述堆叠结构位于所述台阶区的部分包括多个台阶，所述台阶对应一个所述栅极层；绝缘介质层，覆盖所述多个台阶；多个虚拟沟道结构，所述虚拟沟道结构贯穿所述绝缘介质层和所述堆叠结构的位于所述台阶区的部分，所述虚拟沟道结构包括保护层，所述保护层的材料与所述绝缘介质层的材料不同；以及多个导电柱，所述导电柱贯穿所述绝缘介质层，且与对应所述台阶的所述栅极层电连接。

Description

三维存储器件及其制造方法

技术领域

本申请涉及半导体领域，更具体的，涉及一种三维存储器件和一种制造三维存储器件的方法。

背景技术

三维存储器件的存储容量很大，但人们依旧追求更高的存储容量。其中一个方法是增加三维存储器件的堆叠层数。随着堆叠层数的增加，堆叠厚度变厚，使得制造三维存储器件时会出现一些问题。

例如图1和图2所示的三维存储器件10的台阶区设置有大量的虚拟沟道结构14和导电柱15。这些虚拟沟道结构14和导电柱15按设计的位置排布。

在制造三维存储器件10的过程中，需要在台阶区(ss区)蚀刻出虚拟沟道孔，继而在虚拟沟道孔中形成虚拟沟道结构14。虚拟沟道孔通常需要贯穿台阶结构12中对应位置的台阶并延伸至衬底11。然而台阶区中尤其是底部的台阶相对于蚀刻工艺时的顶面过深，在中部和底部可能发生孔变形弯曲的现象，因此虚拟沟道孔底部的形态较难保持。

在制造三维存储器件10的过程中，还需要在台阶区(ss区)蚀刻出导电通道孔。同样是由于底部的台阶相对于蚀刻工艺时的顶面过深，这样深度的蚀刻使得导电通道孔的底部形貌很难保持。在通过蚀刻工艺蚀刻台阶之上堆叠的氧化硅材料的绝缘介质层13以形成导电通道孔时，由于存在上文所述的孔变形问题，因此极易蚀刻到导电通道孔附近的虚拟沟道结构14。如此会在虚拟沟道结构14中蚀刻出一条延伸穿透绝缘层131而至下一层栅极层141的漏电通道。在形成导电柱时，会在漏电通道中形成漏电桥，使得两层栅极层(121和141)之间短路。

为解决这一问题，通常采用的一个方法是将虚拟沟道孔之间的距离加大并使虚拟沟道孔与导电通道孔之间的距离加大，然而这会降低虚拟沟道结构的支撑作用，甚至可能造成栅极替换工序时发生坍塌。

发明内容

本申请的实施例提供了一种三维存储器件，该三维存储器件包括：衬底，包括台阶区；堆叠结构，设置于衬底上，包括交替堆叠的栅极层和绝缘层，所述堆叠结构位于所述台阶区的部分包括多个台阶，所述台阶对应一个所述栅极层；绝缘介质层，覆盖所述多个台阶；多个虚拟沟道结构，所述虚拟沟道结构贯穿所述绝缘介质层和所述堆叠结构的位于所述台阶区的部分，所述虚拟沟道结构包括保护层，所述保护层的材料与所述绝缘介质层的材料不同；以及多个导电柱，所述导电柱贯穿所述绝缘介质层，且与对应所述台阶的所述栅极层电连接。

在一个实施方式中，所述绝缘介质层相对于所述保护层具有大于 10的蚀刻选择比。

在一个实施方式中，每个所述导电柱与相邻的所述虚拟沟道结构的保护层接触。

在一个实施方式中，在垂直于所述堆叠结构的堆叠方向的平面内，所述导电柱的外周与所述虚拟沟道结构相接触的部位的长度占所述导电柱的外周长度的一半以上。

在一个实施方式中，所述导电柱的外周与所述虚拟沟道结构相接触的部位的长度占所述导电柱的外周长度的60％至80％。

在一个实施方式中，至少一个所述虚拟沟道结构包括彼此间隔设置的多个子虚拟沟道结构，每一所述子虚拟沟道结构包括所述保护层；在垂直于所述堆叠结构的堆叠方向的平面内，所述导电柱位于所述多个子虚拟沟道结构之间的间隔区域。

在一个实施方式中，所述子虚拟沟道结构在垂直于所述堆叠结构的堆叠方向的平面内的投影具有凹字形、三角形或四边形。

在一个实施方式中，所述虚拟沟道结构包括第一子虚拟沟道结构和第二子虚拟沟道结构，以及其中，在垂直于所述堆叠结构的堆叠方向的平面内，所述第一子虚拟沟道结构和所述第二子虚拟沟道结构沿第一方向设置于所述导电柱的相对的两侧，且所述第一子虚拟沟道结构的保护层和所述第二虚拟沟道结构的保护层均与所述导电柱接触。

在一个实施方式中，所述虚拟沟道结构还包括第三子虚拟沟道结构，以及其中，在垂直于所述堆叠结构的堆叠方向的平面内，所述第三子虚拟沟道结构沿不同于所述第一方向的第二方向设置于所述导电柱的一侧。

在一个实施方式中，所述虚拟沟道结构包括第四子虚拟沟道结构；以及其中，所述第四子虚拟沟道结构与所述导电柱之间具有间隔。

在一个实施方式中，所述虚拟沟道结构还包括绝缘填充层，所述保护层围绕所述绝缘填充层。

在一个实施方式中，所述保护层的材料为三氧化二钇或三氧化二铝。

第二方面，本申请的实施例提供了一种制造三维存储器件的方法，该方法包括：在包括台阶区的衬底上形成堆叠结构，其中，所述堆叠结构包括交替堆叠的牺牲层和绝缘层且所述堆叠结构位于所述台阶区的部分形成有多个台阶，其中，所述台阶对应一个所述牺牲层；在所述多个台阶上形成绝缘介质层；形成多个虚拟沟道孔，其中所述虚拟沟道孔贯穿所述绝缘介质层和所述堆叠结构的位于所述台阶区的部分；在所述虚拟沟道孔中形成虚拟沟道结构，其中所述虚拟沟道结构包括保护层，所述保护层的材料与所述绝缘介质层的材料不同；将所述牺牲层替换为栅极层；形成多个贯穿所述绝缘介质层并分别延伸至对应台阶的所述栅极层的导电通道孔；以及在所述导电通道孔中填充导电材料形成导电柱。

在一个实施方式中，所述导电柱与相邻的所述虚拟沟道结构的保护层接触。

在一个实施方式中，在垂直于所述堆叠结构的堆叠方向的平面内，所述导电通道孔的侧壁面中暴露所述保护层的外侧面的部分占所述导电通道孔的外周长度的60％至80％。

在一个实施方式中，至少一个所述虚拟沟道孔包括彼此间隔设置的多个子虚拟沟道孔，其中，所述形成虚拟沟道结构的步骤包括：在每个所述子虚拟沟道孔中形成子虚拟沟道结构，其中每个所述子虚拟沟道结构包括所述保护层。

在一个实施方式中，所述形成导电通道孔的步骤包括：在所述多个子虚拟沟道结构之间的间隔区域中，形成侧壁面暴露所述子虚拟沟道结构的所述保护层的所述导电通道孔。

在一个实施方式中，所述多个子虚拟沟道结构包括第一子虚拟沟道结构和第二子虚拟沟道结构，以及其中，在垂直于所述堆叠结构的堆叠方向的平面内，所述第一子虚拟沟道结构和所述第二子虚拟沟道结构沿第一方向设置于所述间隔区域的两侧。

在一个实施方式中，所述虚拟沟道结构还包括第三子虚拟沟道结构，以及其中，在垂直于所述堆叠结构的堆叠方向的平面内，所述第三子虚拟沟道结构沿不同于所述第一方向的第二方向设置于所述间隔区域的一侧。

在一个实施方式中，所述形成虚拟沟道结构的步骤包括：在所述虚拟沟道孔的侧壁形成所述保护层；以及在所述虚拟沟道孔的剩余空间内形成绝缘填充层。

本申请的实施例提供的三维存储器件，通过将虚拟沟道结构的外侧配置为保护层，可以避免穿过绝缘层的漏电桥的形成，从而避免栅极层之间漏电，提升三维存储器件的生产良率。

此外，本申请的实施例提供的三维存储器件在导电柱和虚拟沟道结构之间具有缩短的距离，利用虚拟沟道结构可以引导导电通道孔的形成，进而使导电柱在深处的形态较好，并且降低了坍塌的概率。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1是一种传统的栅极层短路的三维存储器件的示意性结构图；

图2是图1中A-A处的剖视图；

图3是根据本申请实施例的制造三维存储器件的方法流程框图；

图4至图15是本申请实施例提供的一种制造三维存储器件的方法的工艺示意图；以及

图16至图26分别是根据本申请实施例的三维存储器件中虚拟沟道结构的示意性结构图。

具体实施方式

为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。

应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制。因此，在不背离本申请的教导的情况下，下文中讨论的。反之亦然。

在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。例如，在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。

还应理解的是，用语“包括”、“包括有”、“具有”、“包含”和/ 或“包含有”，当在本说明书中使用时表示存在所陈述的特征、元件和 /或部件，但不排除存在或附加有一个或多个其它特征、元件、部件和/ 或它们的组合。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，修饰整个所列特征，而不是修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。

除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施例来详细说明本申请。

参考图3，本申请实施例提供一种制造三维存储器件的方法1000。该方法1000包括如下步骤：

步骤S101，在衬底上形成堆叠结构，其中，衬底包括台阶区和非台阶区；所述堆叠结构包括交替堆叠的牺牲层和绝缘层；

步骤S102，在所述堆叠结构上形成绝缘介质层；具体地，在堆叠结构的位于台阶区的部分上形成绝缘介质层；

步骤S103，形成多个贯穿所述绝缘介质层和所述堆叠结构的虚拟沟道孔；

步骤S104，在所述虚拟沟道孔中形成虚拟沟道结构，其中所述虚拟沟道结构的外侧被配置为保护层，所述保护层的抗蚀刻性强于所述绝缘介质层的抗蚀刻性；

步骤S105，将所述牺牲层替换为栅极层；

步骤S106，形成多个贯穿所述绝缘介质层并分别延伸至对应台阶处的所述栅极层的导电通道孔；

步骤S107，以及在所述导电通道孔中形成导电柱，其中，导电柱与对应的栅极层电连接。

以下将参照图4至图15中示出的示例性实施例对方法1000的各步骤进行详细说明。其中，各附图示出了台阶区中的结构，未示出非台阶区处的具体结构。

在步骤S101中，参考图4，在衬底21上形成堆叠结构。堆叠结构包括位于台阶区的台阶结构22。其中，堆叠结构包括交替堆叠的牺牲层222和绝缘层221。堆叠结构上侧的绝缘层223也可以在步骤S101 形成，堆叠结构上侧的绝缘层223与堆叠结构绝缘层221的材料可相同，例如是氧化硅。图4示出了衬底21在台阶区的部分，衬底21还可以包括在非台阶区的部分(未示出)，牺牲层222、绝缘层221以及堆叠结构上侧的绝缘层223可包括延伸至非台阶区的部分，这些未示出的部分在非台阶区形成了堆叠结构的存储结构。示例性地，台阶结构22的每一层台阶的台阶面对应一个牺牲层222。

在步骤S102中，参考图5，在台阶结构22上形成绝缘介质层23。绝缘介质层23的材料可为氧化硅等材料。绝缘介质层23的材料可以与绝缘层221相同或不同，台阶结构22上侧的绝缘层223的材料可以与绝缘介质层23的材料相同。

示例性地，形成绝缘介质层23的步骤包括：填充材料；利用化学机械研磨等方法将绝缘介质层23的顶部加工成平面。

在步骤S103中，如图6中B处的放大图图7所示，形成多个沿堆叠结构的堆叠方向贯穿绝缘介质层23和堆叠结构的虚拟沟道孔 240。具体地，虚拟沟道孔240可延伸至衬底21内。

示例性地，如图7和图7中的C向局部视图图8所示，虚拟沟道孔240可包括第一子虚拟沟道孔241和第二子虚拟沟道孔242。第一子虚拟沟道孔241和第二子虚拟沟道孔242具有凹形，且凹槽相对地设置。第一子虚拟沟道孔241和第二子虚拟沟道孔242间隔设置，使虚拟沟道孔240中形成间隔区域247。一般而言，间隔区域247指各子虚拟沟道孔241～242彼此相对的外周的各顶点连线所围成的区域。例如图8中的间隔区域247指虚拟沟道孔240上边界和下边界之间的、各子虚拟沟道孔241～242包围的区域。

示例性地，步骤S103包括：形成彼此间隔设置并环绕形成间隔区域的多个子虚拟沟道孔。

在步骤S104中，如图9和图10所示，在虚拟沟道孔240中形成虚拟沟道结构24。具体地，形成虚拟沟道结构24包括：在第一虚拟沟道孔241的侧壁形成第一保护层243，在第二虚拟沟道孔242的侧壁形成第二保护层244。形成保护层243～244的方式包括物理气相沉积或化学气相沉积等。

在如图9所示的一些实施例中，第一保护层243以及第二保护层244较薄，因此第一虚拟沟道孔241中还有剩余空间2431，第二虚拟沟道孔242中也有剩余空间2441。

因此如图10所示，形成虚拟沟道结构24还包括：在第一虚拟沟道孔241的剩余空间2431内形成绝缘填充层245，在第二虚拟沟道孔 242的剩余空间2441内形成绝缘填充层246。

示例性地，待形成的虚拟沟道结构24可以包括更多子虚拟沟道结构或者是一体式的虚拟沟道结构24。因此步骤S104可包括：在虚拟沟道孔240的侧壁形成保护层；以及在虚拟沟道孔240的剩余空间 2401内形成绝缘填充层。

此外，在另一些实施例中，保护层可以填满沟道孔。进而步骤S104 可包括：在虚拟沟道孔中形成虚拟沟道结构，其中，虚拟沟道结构包括保护层。进一步地，当形成的虚拟沟道结构包括多个子虚拟沟道结构时，步骤S104可包括：在每个子虚拟沟道孔中形成子虚拟沟道结构，其中，每个子虚拟沟道结构包括保护层。

通过步骤S104制造得到的虚拟沟道结构24，其外侧被配置为保护层。保护层可用于接触台阶结构22。保护层相对于绝缘介质层23 和绝缘层221具有蚀刻选择性。具体地，在一种可以蚀刻绝缘介质层 23(绝缘层221)的蚀刻工艺下，保护层不会受到明显地影响而保持蚀刻前的状态。保护层的抗蚀刻性比绝缘介质层23的抗蚀刻性强，绝缘介质层23的刻蚀速率大于保护层的刻蚀速率。具体地，绝缘介质层相对于保护层具有大于10的蚀刻选择比。

在示例性实施方式中，保护层的材料为三氧化二钇或三氧化二铝。

在示例性实施方式中，如图11所示，方法1000还包括：去除凸出于绝缘介质层23的保护层或绝缘填充层。在虚拟沟道孔240中形成虚拟沟道结构24时，绝缘介质层23的顶面会堆积一些材料，可以利用机械化学研磨等加工方式将这些堆积的材料去除。

在步骤S105中，如图12所示，将牺牲层222替换为栅极层224。

具体地，可以形成栅极缝隙，然后通过栅极缝隙蚀刻掉牺牲层222 并形成栅极空间。此时台阶结构22的各层绝缘层221受到虚拟沟道结构24的支撑而保持形态和位置，避免在重力等作用下坍塌。虚拟沟道结构24可包括第一子虚拟沟道结构26和第二子虚拟沟道结构27。一方面，虚拟沟道结构24的各子虚拟沟道结构26～27间隔设置，在截面积不变的情况下还可增大支撑跨度、支撑面积。另一方面，在本申请实施例中，多个虚拟沟道结构24相互之间的距离可以更近，进而也提高了虚拟沟道结构24对绝缘层221的支撑效果。尤其是在台阶结构 20的层数很多、进而高度较高时，密集设置的虚拟沟道结构24对栅极替换工序的支撑作用更好。图12中对虚拟沟道结构24的细微构造做了简化，或者认为图12中的虚拟沟道结构24仅包括保护层。

继而在栅极空间填充导电材料形成栅极层224。栅极层224的材料可包括钨。

在步骤S106中，参考图13，形成多个沿堆叠方向贯穿绝缘介质层23并分别延伸至不同的栅极层224的导电通道孔251。在对绝缘介质层23(和绝缘层221)进行蚀刻，以形成延伸至例如图13中自下起第二个栅极层224的导电通道孔251时，由于虚拟沟道结构24接触台阶结构22的部分以及被导电通道孔251的侧壁面暴露出的部分都是保护层，因此相对于绝缘介质层23和绝缘层221具有蚀刻选择性的保护层可作为蚀刻停止层，即导电通道孔251的蚀刻工艺下不能蚀刻保护层，继而避免了导电通道孔251延伸至下一层栅极层224。

在一些实施方式中，台阶结构的每一个台阶处，绝缘层比栅极层更靠近蚀刻起始面。蚀刻出的导电通道孔贯穿绝缘介质层后，需要继续蚀刻绝缘层才可以到达栅极层。保护层的材料相比绝缘层和绝缘介质层的材料具有蚀刻选择性，导电通道孔沿着相邻的保护层贯穿绝缘层和绝缘介质层，在延伸方向上截至于对应的栅极层，并且在径向上截至于保护层，不会与其他的栅极层接触。

在步骤S107中，参考图14和图14中的D向局部视图图15，在导电通道孔中形成导电柱25。具体地，通过填充导电材料形成的导电柱25与对应的栅极层电链接。

示例性地，在间隔区域247中形成导电通道孔。如图15所示，用于形成导电柱25的导电通道孔位于虚拟沟道结构24形成的间隔区域 247中。具体地，导电通道孔可位于两个子虚拟沟道结构26～27的相对的凹槽处。

示例性地，在自绝缘介质层23的顶部蚀刻导电通道孔时，导电通道孔的侧壁面暴露保护层的外侧面。可选地，形成导电通道孔的步骤包括：形成侧壁面暴露第一保护层243和第二保护层244中至少之一的导电通道孔。

随着蚀刻深度的不断增加，导电通道孔受虚拟沟道结构24的引导能比较准直的延伸。进而使得导电通道孔在深处的部分弯曲变形小、形态均衡。很难避免地，导电通道孔在间隔区域247内依旧可有一定的变形，一般而言，导电通道孔可以大致准直地延伸至设计位置。

进而所形成的每个导电柱25与相邻的虚拟沟道结构24的保护层接触。导电柱25与对应的一个栅极层224电连接。

在示例性实施方式中，在垂直于堆叠结构的堆叠方向的平面内，导电通道孔的侧壁面暴露保护层的外侧面的部分占导电通道孔的外周长度的一半以上。即在垂直于堆叠结构的堆叠方向的平面内，导电柱 25的外周与虚拟沟道结构24接触的部位的长度占导电柱25的外周长度的一半以上。形成导电通道孔时，受到虚拟沟道结构24的引导部分较多，可以形成更好的导电通道孔。

在示例性实施方式中，在垂直于堆叠结构的堆叠方向的平面内，导电通道孔的侧壁面中暴露保护层的外侧面的部分占导电通道孔的外周长度的60％至80％。即导电柱25的外周中与虚拟沟道结构24接触的部位的长度占导电柱25的外周长度的60％至80％。虚拟沟道结构 24不将导电柱25完全包围，可以避免虚拟沟道结构24过分影响导电柱25的形成，减小虚拟沟道结构24的偏差对导电通道孔以及导电柱 25的影响，使导电柱25的形态更好，尤其是保证导电柱25的电阻阻值适当，进而使三维存储器件20的电路性能优良。

参考图11和12，图11中示出根据本申请一个实施方式的三维存储器件20。三维存储器件20包括：衬底21、堆叠结构和绝缘介质层 23。堆叠结构包括设置在衬底21台阶区的台阶结构22，绝缘介质层 23用于覆盖台阶结构22。

衬底21主要用于在其上形成后续的结构，进而用于形成三维存储器件20。不过衬底21本身也可以被平面工艺图案化，进而其表面可能具有阶差。衬底21可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。

堆叠结构包括在衬底21上交替堆叠的栅极层224和绝缘层221。具体地，衬底21在垂直于堆叠方向的平面内包括台阶区和非台阶区，台阶结构22位于台阶区内。非台阶区可设置有存储结构(未示出)，栅极层224位于台阶区的部分和位于非台阶去的部分是一体形成的，绝缘层221同理。本申请提供的三维存储器件可以是3D NAND型的闪存，其中如存储结构、外围电路等与台阶结构22电连接的各部分并非本申请的重点，可设计为现有的各种结构，因此不再赘述。

绝缘介质层23的材料可以是氧化硅等。台阶结构22上侧的绝缘层223可视为绝缘介质层23的一部分。绝缘介质层23覆盖并填平台阶结构22，示例性地，还可以覆盖存储结构。绝缘介质层23的材料易于被蚀刻以在其中形成虚拟沟道结构24、导电柱25、分割槽等结构。

参考图12，虚拟沟道结构24可包括保护层，保护层相对绝缘介质层23具有蚀刻选择性，即至少一种可以用来蚀刻绝缘介质层23的蚀刻方法不能蚀刻保护层。示例性地，虚拟沟道结构24的材料为三氧化二钇。

在另一些实施方式中，虚拟沟道结构还包括绝缘填充层，保护层围绕绝缘填充层。

示例性地，导电柱与相邻的虚拟沟道结构的保护层接触。

参考图16至26，其中示出根据本申请一些实施方式的虚拟沟道结构。在这些实施例中，每个虚拟沟道结构包括彼此间隔设置的多个子虚拟沟道结构，每个子虚拟沟道结构包括保护层。在垂直于堆叠结构的堆叠方向的平面内，导电柱设置于多个子虚拟沟道结构之间的间隔区域中，并被多个子虚拟沟道结构围绕。

参考图16，本申请一个实施例提供的虚拟沟道结构24包括：第一子虚拟沟道结构26、第二子虚拟沟道结构27、第三子虚拟沟道结构28以及第四子虚拟沟道结构29。

在垂直于堆叠结构的堆叠方向的平面内，第一子虚拟沟道结构26 和第二子虚拟沟道结构27沿第一方向(左下至右上)设置于导电柱 25的相对的两侧，且第一子虚拟沟道结构26的保护层和第二虚拟沟道结构27的保护层都与导电柱接触。

第三子虚拟沟道结构28沿不同于第一方向(例如垂直于第一方向)的第二方向(左上至右下)设置于导电柱25的一侧。第四子虚拟沟道结构29沿第二方向与第三子虚拟沟道结构28相对地设置于导电柱25的两侧。导电柱25的外周中与虚拟沟道结构24接触的部位的长度占导电柱25的外周长度的约50％。

本实施例提供的虚拟沟道结构24的子虚拟沟道结构26～29在垂直于堆叠结构的堆叠方向的平面内的投影可具有四边形形状。可认为形成了“十”字形的间隔区域。

参考图17，本申请一个实施例提供的虚拟沟道结构24包括：第一子虚拟沟道结构26、第二子虚拟沟道结构27、第三子虚拟沟道结构 28、第四子虚拟沟道结构29以及第五子虚拟沟道结构30。

虚拟沟道结构24的子虚拟沟道结构26～30间隔地并环绕导电柱 25设置。第一子虚拟沟道结构26和第二子虚拟沟道结构27沿第一方向设置于导电柱25的相对的两侧。本实施例提供的虚拟沟道结构24 的子虚拟沟道结构26～29在垂直于堆叠结构的堆叠方向的平面内的投影可具有四边形形状。

参考图18，本申请一个实施例提供的虚拟沟道结构24包括：第一子虚拟沟道结构26、第二子虚拟沟道结构27和第三子虚拟沟道结构28。

在垂直于堆叠结构的堆叠方向的平面内，第一子虚拟沟道结构26 和第二子虚拟沟道结构27沿图示水平方向设置于导电柱25的相对的两侧。第三子虚拟沟道结构28沿竖直方向设置于导电柱25的上侧，且第三子虚拟沟道结构28的保护层与导电柱接触。本实施例提供的虚拟沟道结构24的子虚拟沟道结构26～28在垂直于堆叠结构的堆叠方向的平面内的投影可具有三角形形状。

参考图19，本申请一个实施例提供的虚拟沟道结构24相比于图 18提供的实施例还包括：第四子虚拟沟道结构29。第四子虚拟沟道结构29沿图示竖直方向与第三子虚拟沟道结构28相对地设置于导电柱 25的两侧。

在示例性实施方式中，虚拟沟道结构24的第四子虚拟沟道结构 29与导电柱25的距离小于导电柱25的关键尺寸(Critical Dimension， CD)的50％，例如小于20％。导电柱25的CD通常指截面在某一方向上的长度，不过导电柱25实际的截面形态与设计时的截面形态会有一些形变。用于形成间隔区域的第四子虚拟沟道结构29与导电柱25 的具有一定距离，可以更好地形成导电柱25。导电柱25的电阻适当，进而三维存储器件的电路性能好。

此外，本实施例中第一子虚拟沟道结构26和第二子虚拟沟道结构 27的形状与图18所示的实施例略有不同。可以理解的，虚拟沟道结构中的子虚拟沟道结构的横截面形态可以根据设计需求，选择更多种类的形状且姿态、位置也可调整。

参考图20，本申请一个实施例提供的虚拟沟道结构24相比于图 19提供的实施例，各子虚拟沟道结构26～29的姿态不同，每个子虚拟沟道结构26～29都与导电柱25接触。本实施例的虚拟沟道结构24形成的间隔区域对用于形成导电柱25的导电通道孔的引导性能好。

参考图21，本申请一个实施例提供的虚拟沟道结构24相比于图 20提供的实施例，第四子虚拟沟道结构29的姿态不同。第四子虚拟沟道结构29与导电柱25的距离小于导电柱25的关键尺寸(Critical Dimension，CD)的50％。

参考图22，本申请一个实施例提供的虚拟沟道结构24，包括具有凹形的第一子虚拟沟道结构26和具有三角形的第二子虚拟沟道结构 27。第一子虚拟沟道结构26和第二子虚拟沟道结构27形成V形的间隔区域。

参考图23，本申请一个实施例提供的虚拟沟道结构24包括：第一子虚拟沟道结构26、第二子虚拟沟道结构27和第三子虚拟沟道结构28。导电柱25的外周中与虚拟沟道结构24接触的部位的长度占导电柱25的外周长度的约80％。

参考图24，本申请一个实施例提供的虚拟沟道结构24相比于图 21提供的实施例少设置一个子虚拟沟道结构。

参考图25，本申请一个实施例提供的虚拟沟道结构24相比于图 24提供的实施例，第二子虚拟沟道结构27的姿态不同。本实施例的导电柱5具有良好的形态和均衡的截面变化。

参考图26，其中示出根据本申请实施方式的虚拟沟道结构24。虚拟沟道结构24的横截面具有凹槽，该凹槽用于形成导电柱25。导电柱25与虚拟沟道结构24接触。可以理解的，虚拟沟道结构24的凹槽的形态可以根据需要而设置，例如半圆形等。导电柱25的形态也可以根据需要而设置。

以上描述仅为本申请的较佳实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (18)

1.一种三维存储器件，其特征在于，包括：

衬底，包括台阶区；

堆叠结构，设置于衬底上，包括交替堆叠的栅极层和绝缘层，所述堆叠结构位于所述台阶区的部分包括多个台阶，所述台阶对应一个所述栅极层；

绝缘介质层，覆盖所述多个台阶；

多个虚拟沟道结构，所述虚拟沟道结构贯穿所述绝缘介质层和所述堆叠结构的位于所述台阶区的部分，所述虚拟沟道结构包括保护层，所述保护层的材料与所述绝缘介质层的材料不同，其中，所述保护层的刻蚀速率小于所述绝缘介质层的刻蚀速率；以及

多个导电柱，所述导电柱贯穿所述绝缘介质层且与对应所述台阶的所述栅极层电连接，其中，所述导电柱与相邻的所述虚拟沟道结构的保护层接触，且在垂直于所述堆叠结构的堆叠方向的平面内，所述导电柱的外周与所述虚拟沟道结构相接触的部位的长度占所述导电柱的外周长度的一半以上。

2.根据权利要求1所述的三维存储器件，其中，所述绝缘介质层相对于所述保护层具有大于10的蚀刻选择比。

3.根据权利要求1所述的三维存储器件，其中，所述导电柱的外周与所述虚拟沟道结构相接触的部位的长度占所述导电柱的外周长度的60％至80％。

4.根据权利要求1所述的三维存储器件，其中，至少一个所述虚拟沟道结构包括彼此间隔设置的多个子虚拟沟道结构，每一所述子虚拟沟道结构包括所述保护层；

在垂直于所述堆叠结构的堆叠方向的平面内，所述导电柱位于所述多个子虚拟沟道结构之间的间隔区域。

5.根据权利要求4所述的三维存储器件，其中，所述子虚拟沟道结构在垂直于所述堆叠结构的堆叠方向的平面内的投影具有凹字形、三角形或四边形。

6.根据权利要求4或5所述的三维存储器件，其中，所述虚拟沟道结构包括第一子虚拟沟道结构和第二子虚拟沟道结构，以及

其中，在垂直于所述堆叠结构的堆叠方向的平面内，所述第一子虚拟沟道结构和所述第二子虚拟沟道结构沿第一方向设置于所述导电柱的相对的两侧，且所述第一子虚拟沟道结构的保护层和所述第二子虚拟沟道结构的保护层均与所述导电柱接触。

7.根据权利要求6所述的三维存储器件，其中，所述虚拟沟道结构还包括第三子虚拟沟道结构，以及

其中，在垂直于所述堆叠结构的堆叠方向的平面内，所述第三子虚拟沟道结构沿不同于所述第一方向的第二方向设置于所述导电柱的一侧。

8.根据权利要求4所述的三维存储器件，其中，所述虚拟沟道结构包括第四子虚拟沟道结构；以及

其中，所述第四子虚拟沟道结构与所述导电柱之间具有间隔。

9.根据权利要求1所述的三维存储器件，其中，所述虚拟沟道结构还包括绝缘填充层，所述保护层围绕所述绝缘填充层。

10.根据权利要求1所述的三维存储器件，其中，所述保护层的材料为三氧化二钇或三氧化二铝。

11.一种制造三维存储器件的方法，其特征在于，包括：

在包括台阶区的衬底上形成堆叠结构，其中，所述堆叠结构包括交替堆叠的牺牲层和绝缘层且所述堆叠结构位于所述台阶区的部分形成有多个台阶，其中，所述台阶对应一个所述牺牲层；

在所述多个台阶上形成绝缘介质层；

形成多个虚拟沟道孔，其中所述虚拟沟道孔贯穿所述绝缘介质层和所述堆叠结构的位于所述台阶区的部分；

在所述虚拟沟道孔中形成虚拟沟道结构，其中所述虚拟沟道结构包括保护层，所述保护层的材料与所述绝缘介质层的材料不同；

将所述牺牲层替换为栅极层；

形成多个贯穿所述绝缘介质层并分别延伸至对应台阶的所述栅极层的导电通道孔，其中，所述保护层的刻蚀速率小于所述绝缘介质层的刻蚀速率；以及

在所述导电通道孔中填充导电材料形成接触所述保护层的导电柱，其中，在垂直于所述堆叠结构的堆叠方向的平面内，所述导电柱的外周与所述虚拟沟道结构相接触的部位的长度占所述导电柱的外周长度的一半以上。

12.根据权利要求11所述的方法，其中，所述绝缘介质层相对于所述保护层具有大于10的蚀刻选择比。

13.根据权利要求11所述的方法，其中，在垂直于所述堆叠结构的堆叠方向的平面内，所述导电通道孔的侧壁面暴露所述保护层的外侧面的部分占所述导电通道孔的外周长度的60％至80％。

14.根据权利要求11所述的方法，其中，至少一个所述虚拟沟道孔包括彼此间隔设置的多个子虚拟沟道孔，

其中，所述形成虚拟沟道结构的步骤包括：在每个所述子虚拟沟道孔中形成子虚拟沟道结构，其中每个所述子虚拟沟道结构包括所述保护层。

15.根据权利要求14所述的方法，其中，所述形成导电通道孔的步骤包括：在多个所述子虚拟沟道结构之间的间隔区域中，形成侧壁面暴露所述子虚拟沟道结构的所述保护层的所述导电通道孔。

16.根据权利要求15所述的方法，其中，所述多个子虚拟沟道结构包括第一子虚拟沟道结构和第二子虚拟沟道结构，以及

其中，在垂直于所述堆叠结构的堆叠方向的平面内，所述第一子虚拟沟道结构和所述第二子虚拟沟道结构沿第一方向设置于所述间隔区域的两侧。

17.根据权利要求16所述的方法，其中，所述虚拟沟道结构还包括第三子虚拟沟道结构，以及

其中，在垂直于所述堆叠结构的堆叠方向的平面内，所述第三子虚拟沟道结构沿不同于所述第一方向的第二方向设置于所述间隔区域的一侧。

18.根据权利要求11所述的方法，其中，所述形成虚拟沟道结构的步骤包括：

在所述虚拟沟道孔的侧壁形成所述保护层；以及

在所述虚拟沟道孔的剩余空间内形成绝缘填充层。

Images