CN111968987B - 三维存储器及其制造方法 - Google Patents
三维存储器及其制造方法 Download PDFInfo
- Publication number
- CN111968987B CN111968987B CN202010883424.2A CN202010883424A CN111968987B CN 111968987 B CN111968987 B CN 111968987B CN 202010883424 A CN202010883424 A CN 202010883424A CN 111968987 B CN111968987 B CN 111968987B
- Authority
- CN
- China
- Prior art keywords
- dummy channel
- channel structure
- pattern
- region
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000008093 supporting effect Effects 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- -1 W2N Chemical compound 0.000 description 2
- 229910006501 ZrSiO Inorganic materials 0.000 description 2
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 2
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Abstract
本发明提供了一种三维存储器及其制造方法。该三维存储器包括衬底、堆叠结构、沟道结构和虚设沟道结构。所述衬底定义核心区和台阶区。所述堆叠结构包括多个栅极层和多个绝缘层，其交替地堆叠在所述核心区上，且在所述台阶区上堆叠形成多个台阶。所述沟道结构布置在所述核心区上并穿过所述堆叠结构。所述虚设沟道结构布置在所述台阶区上且穿过所述堆叠结构，所述虚设沟道结构在所述衬底的延伸方向上的横截面包括相互重叠的第一图形和第二图形，所述第一图形和第二图形为圆或椭圆。
Description
技术领域
本发明主要涉及半导体领域，尤其涉及一种三维存储器及其制造方法。
背景技术
随着市场对存储密度要求的不断提高，二维存储器关键尺寸缩小已经到了规模量产技术上的极限，为了进一步提高存储容量、降低成本，提出了三维结构的存储器。
在三维存储器中，台阶区围绕接触部设置了虚设沟道结构，内部填充绝缘层以起支撑作用。为了增加虚设沟道结构的支撑作用，需要增加其图案密度。而且，虚设沟道结构与它所围绕的接触结构之间还需要保持足够的间距，以确保工艺窗口。
发明内容
本发明要解决的技术问题是提供一种三维存储器及其制造方法，在虚设沟道结构具有增强的支撑作用的同时，与接触结构之间有足够的间距。
为解决上述技术问题，本发明提供了一种三维存储器，包括衬底、堆叠结构、沟道结构和虚设沟道结构。所述衬底定义核心区和台阶区。所述堆叠结构包括多个栅极层和多个绝缘层，其交替地堆叠在所述核心区上，且在所述台阶区上堆叠形成多个台阶。所述沟道结构布置在所述核心区上并穿过所述堆叠结构。所述虚设沟道结构布置在所述台阶区上且穿过所述堆叠结构，所述虚设沟道结构在所述衬底的延伸方向上的横截面包括相互重叠的第一图形和第二图形，所述第一图形和第二图形为圆或椭圆。
在本发明的一实施例中，三维存储器还包括接触结构，布置在所述台阶区上；其中多个所述虚设沟道结构围绕所述接触结构布置。
在本发明的一实施例中，所述虚设沟道结构在第一方向上排列成多行，所述接触结构在第一方向上排列成多行，且所述虚设沟道结构和所述接触结构在第二方向上交替，其中以所述多个台阶的高度变化方向为所述第一方向，以所述多个台阶的延伸方向为所述第二方向。
在本发明的一实施例中，每一台阶具有边界线，所述虚设沟道结构的所述横截面横跨所述边界线两侧。
在本发明的一实施例中，所述虚设沟道结构的所述横截面以所述边界线为对称轴。
在本发明的一实施例中，每一台阶在宽度方向上，布置一个虚设沟道结构的第二图形和另一虚设沟道结构的第一图形。
本发明的另一方面提供一种三维存储器的制造方法，包括以下步骤：将多个伪栅极层和多个绝缘层交替地堆叠在衬底的核心区和台阶区之上；所述台阶区上将所堆叠的伪栅极层和绝缘层形成为台阶形式；以及形成在所述核心区之上的沟道结构和在所述台阶区之上的虚设沟道结构，所述虚设沟道结构在所述衬底的延伸方向上的横截面包括相互重叠的第一图形和第二图形，所述第一图形和第二图形为圆或椭圆。
在本发明的一实施例中，在所述台阶区上将所堆叠的伪栅极层和绝缘层形成为台阶形式后还包括：形成在所述台阶区之上的接触结构；其中多个所述虚设沟道结构围绕所述接触结构布置。
在本发明的一实施例中，将所述虚设沟道结构形成为在第一方向上排列成多行，将所述接触结构形成为在所述第一方向上排列成多行，且所述虚设沟道结构和所述接触结构在第二方向上交替，其中以所述多个台阶的高度变化方向为所述第一方向，以所述多个台阶的延伸方向为所述第二方向。
在本发明的一实施例中，每一台阶具有边界线，所述虚设沟道结构的所述横截面横跨所述边界线两侧。
在本发明的一实施例中，所述虚设沟道结构的所述横截面以所述边界线为对称轴。
在本发明的一实施例中，每一台阶在宽度方向上，布置一个虚设沟道结构的第二图形和另一虚设沟道结构的第一图形。
与现有技术相比，本发明的虚设沟道结构的形状设计，对于刻蚀过程中等离子的各向同性是较为友好的，有利于形成支撑，尤其是底部支撑较好的虚设沟道结构。同时虚设沟道结构与接触结构间仍然能满足预定距离要求。
附图说明
包括附图是为提供对本申请进一步的理解，它们被收录并构成本申请的一部分，附图示出了本申请的实施例，并与本说明书一起起到解释本发明原理的作用。附图中：
图1A和1B是本申请一实施例的三维存储器的水平横截面图和垂直横界面图。
图2是本申请一实施例的三维存储器的制造方法流程图。
图3A-3E是本申请一实施例中的三维存储器的示例性制造过程中的剖面示意图。
具体实施方式
为了更清楚地说明本申请的实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
在本申请的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本申请保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。此外，尽管本申请中所使用的术语是从公知公用的术语中选择的，但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本申请。
应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。
本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是，前面或下面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。
本公开的实施例描述一种三维存储器，具有核心区和台阶区。在台阶区的虚设沟道结构具有增强的支撑作用，而且与接触结构之间有足够的间距。
根据本公开内容的各方面，三维存储器(例如，3D NAND存储器)可以包括在存储器衬底上的核心区。该核心区是例如在存储器衬底之上的栅极层和绝缘层的叠层(例如，交替的栅极层和绝缘层)。栅极层和绝缘层的叠层可以延伸到衬底的台阶区。台阶区上的栅极层和绝缘层的叠层具有阶梯台阶形式。
三维存储器还包括布置在核心区之上的沟道结构。该沟道结构可以是在核心区中的多个沟道结构中的一个沟道结构。该沟道结构穿过栅极层和绝缘层来延伸，以便以串联配置方式形成晶体管的叠层，其中栅极层是晶体管的叠层的栅极。该晶体管的叠层形成垂直存储器设备的存储器单元串。该存储器单元串包括例如相对于衬底的主表面在垂直方向上串联地布置的多个存储器单元、串选择晶体管和地选择晶体管。每个存储器单元可以存储数据。
各种制造技术(诸如栅极首先制造技术、栅极最后制造技术等)可以用于制造垂直存储器设备。栅极首先制造技术比存储器单元的沟道结构更早地形成存储器单元的栅极。栅极首先制造技术使用牺牲层(也被称为伪栅极层) 来便于存储器单元的沟道结构的形成，并在沟道结构的形成之后利用存储器单元的栅极代替牺牲层。为了利用栅极代替牺牲层，移除牺牲层并随后形成栅极层。当牺牲层被移除时，在核心区中的存储器单元的沟道结构可以提供支撑以防止核心区倒塌。类似于在核心区中的沟道结构，在台阶区中的虚设沟道结构可以提供支撑以当牺牲层被移除时例如在牺牲层的移除期间或之后防止台阶区倒塌。
图1A和1B是本申请一实施例的三维存储器的水平横截面图和垂直横界面图。示例性三维存储器100包括衬底101和在衬底101上形成的电路。衬底 101的主表面例如在X方向和Y方向上延伸。水平横截面(例如，X-Y平面)平行于衬底101的主表面，垂直横截面(例如，X-Z平面)垂直于衬底101的主表面。图1A示出用于产生图1B中的垂直横截面视图的线B-B；而图1B示出用于产生图1A中的水平横截面视图的线A-A。
衬底101可以是任何适当的衬底(诸如硅(Si)衬底、锗(Ge)衬底、硅锗(SiGe) 衬底和/或绝缘体上硅(SOI)衬底)。衬底101可以包括半导体材料，例如第IV 族半导体、第III-V族化合物半导体或第II-VI族氧化物半导体。第IV族半导体可以包括Si、Ge或SiGe。衬底101可以是大块晶圆或外延层。
三维存储器100包括在衬底101上形成的三维(3D)NAND存储器电路系统。三维存储器100也可以包括其它适当的电路系统(未示出)(诸如在衬底101或其它适当的衬底上形成的逻辑电路系统、电源电路系统等)并与3D NAND存储器电路系统适当地耦合。通常，3DNAND存储器电路系统包括存储器阵列和外围电路系统(例如，地址解码器、驱动电路、感测放大器等)。存储器阵列在核心区110中形成为垂直存储器单元串的阵列。外围电路系统在外围区(未示出) 中形成。除了核心区110和外围区以外，示例性半导体设备100还包括台阶区 120，在其中布置到在垂直存储器单元串中的存储器单元的栅极的接触结构。在垂直存储器单元串中的存储器单元的栅极相应于NAND存储器架构的字线。未示出的外围区可以位于衬底101上，也可以位于另一衬底上，并通过晶圆键合方式键合到图1B所示结构中。
在图1A和图1B的示例中，示例性三维存储器100的核心区110包括交替地堆叠以形成晶体管的叠层的栅极层105和绝缘层104。栅极层105 和绝缘层104构成堆叠结构。然而，可以利用栅极层和绝缘层的其它顺序或组合。
在一些示例中，晶体管的叠层包括存储器单元和选择晶体管(诸如地选择晶体管、串选择晶体管等)。栅极层105相应于晶体管的栅极。在一示例中，栅极层105a相应于地选择晶体管的栅极，栅极层105b相应于串选择晶体管的栅极，以及其它栅极层相应于与地选择晶体管和串选择晶体管垂直地堆叠的存储器单元的栅极。其它栅极层还可以被称为在存储器架构中的字线。栅极层105可以包括一个或多个栅极叠层材料(诸如高电介质常数 (高k)栅极绝缘体层、金属栅极(MG)电极等)。绝缘层104由绝缘材料(诸如氮化硅、二氧化硅等)制成。
在核心区110中，形成穿过堆叠的栅极层105和绝缘层104的多个沟道结构111。在一些实施例中，多个沟道结构111中的每个沟道结构111 具有在垂直于衬底101的主表面的方向的Z方向中延伸的支柱形状。多个沟道结构111可以沿着X方向和Y方向彼此分开地布置，且可以布置在某个适当的阵列形状(诸如沿着X方向和Y方向的矩阵阵列形状、沿着X或Y方向的之字形阵列形状、蜂窝(例如，六边形)阵列形状等)中。在一些实施例中，多个沟道结构111中的每个沟道结构111具有在X-Y平面中的圆形形状和在X-Z平面中的支柱形状。
在一些实施例中，多个沟道结构111中的每个沟道结构111由多种材料形成。例如，多个沟道结构111中的每个沟道结构111包括存储器层112、沟道层113和绝缘层114。
这些材料也可以具有在X-Y平面中的圆形形状，并在Z方向上延伸。存储器层112形成在沟道结构111的侧壁上，并包括多个层(诸如从侧壁顺序地堆叠的隧穿绝缘层(例如，氧化硅)、电荷存储层(例如，氮化硅)和阻挡绝缘层(例如，氧化硅))。在一示例中，存储器层112具有氧化物-氮化物- 氧化物(ONO)叠层结构。沟道层113可以是任何适当的半导体材料(诸如多晶硅或单晶硅)，且半导体材料可以是未掺杂的或可以包括p型或n型掺杂剂。绝缘层114由绝缘材料(诸如氧化硅和/或氮化硅)形成，和/或可以被形成为气隙。
沟道结构111包括其它适当的组件。例如，每个沟道结构111包括第一导电部115和第二导电部116。在一些实施例中，第一导电部115和第二导电部116由任何适当的半导体材料(诸如多晶硅或单晶硅)形成，且半导体材料可以是未掺杂的或可以包括p型或n型掺杂剂。在一些示例中，第一导电部115是存储器单元的源极，而第二导电部116是串选择晶体管的漏极。
此外，在图1A和图1B的示例中，栅极层105和绝缘层104的叠层延伸到示例性三维存储器100的台阶区120内。台阶区120包括多个台阶(例如，台阶140、150、160和170)以便于形成与栅极层105的多个接触结构 122。多个接触结构用于连接驱动电路系统，诸如在叠层中的晶体管的相应的栅极的外围电路系统中的字线驱动电路系统、地选择驱动电路系统、串选择驱动电路系统等。
要注意的是，台阶140、150、160和170可以包括相同或不同数量的堆叠的栅极层和绝缘层。在一示例中，台阶140、150、160和170包括相同数量的堆叠的栅极层和绝缘层。在另一示例中，台阶140、150、160和 170中的一些台阶之间包括不同数量的堆叠的栅极层和绝缘层。
在一些示例中，在台阶区120的不同台阶处选择性地移除叠层的顶部。在图1A和图1B的示例中，在台阶170处，移除在栅极层105c之上的叠层的顶部。因此，可以通过单个蚀刻过程来形成用于形成接触结构122的接触孔。该蚀刻过程被配置为在例如台阶中的每个台阶的相应的顶栅极层处停止。也就是说，针对台阶170的接触孔在栅极层105c处停止。当接触孔被填充有金属以形成接触结构122时，该接触结构122与栅极层105c导电地连接。
根据本公开内容的各方面，多个虚设沟道结构穿过台阶区120的不同的台阶来形成，以当牺牲层被移除时支撑台阶区120免于倒塌。参考图1A，各虚设沟道结构121穿过台阶140来形成在接触结构122周围。
在一些实施例中，虚设沟道结构121在x方向上排列成多行。接触结构122也在x方向上排列成多行。在一些实施例中，虚设沟道结构121的行和接触结构122的行在y方向上交替。在一实施例中，虚设沟道结构121 的相邻行彼此对齐，且虚设沟道结构121的相邻行彼此对齐，而虚设沟道结构121的列和接触结构122的列在x方向上交替布置。
在一些实施例中，虚设沟道结构121和接触结构122的布局满足某些距离要求。在一实施例中，在接触结构和相邻于接触结构的虚设沟道结构之间的最小距离大于或等于预定距离。可以预先确定该预定距离以防止在虚设沟道结构和相邻的接触结构之间的重叠。
为了满足上述距离要求，同时虚设沟道结构仍有较好支撑作用，虚设沟道结构121在衬底101的延伸方向上的横截面包括相互重叠的第一图形 121a和第二图形121b。在一些实施例中，第一图形121a和第二图形121b 为圆或椭圆。图中的横截面隐去了椭圆形的第一图形121a和第二图形121b 重叠部分的形状。
本申请的发明人发现，从工艺实践经验来看，采用双圆或椭圆的虚设沟道结构，对于刻蚀过程中等离子的各向同性是较为友好的。这有利于形成支撑，尤其是底部支撑较好的虚设沟道结构。因此，不必为了增强支撑作用而增大虚设沟道结构的尺寸，导致与接触结构的间距不满足要求。相比之下，对于厚度比较大的堆叠结构，如果采用横截面为长方形的虚设沟道结构，在蚀刻过程中，等离子会倾向于向长边方向蚀刻，最后导致虚设沟道结构底部会变成细长条。如果是采用横截面为圆形的虚设沟道结构，在蚀刻过程中，等离体的各向同性虽然比较好，但是虚设沟道结构底部比较小，支撑效果不好。
参考图1A所示，各个台阶140、150、160和170之间具有边界线(图中垂直虚线)。各个虚设沟道结构121布置相邻台阶之间的边界处。更具体地，各虚设沟道结构121的第一图形121a和第二图形121b组成的横截面横跨边界线两侧。在一些实施例中，第一图形121a和第二图形121b组成的横截面以边界线为对称轴。要注意的是，由于工艺变化，虚设沟道结构121可以不确切地在两个不同的台阶之间的边界处。
在一些实施例中，每一台阶在宽度方向(x方向)上，布置一个虚设沟道结构的第二图形和另一虚设沟道结构的第一图形。例如在台阶170中，布置一个第二图形121b和一个第一图形121a。可以理解，在其他实施例中，每一台阶在宽度方向可以布置更多虚设沟道结构。
在一些实施例中，双椭圆重叠的长度根据台阶的尺寸来定义，假定台阶尺寸(x方向)为d，椭圆x方向轴长为a，则双椭圆x方向重叠长度(h) 的上下限为：
0<h<a,其中a应该满足：a<d/4。
可以理解，除了图1A和图1B中所示的虚设沟道结构121外，在台阶区120中的其他位置还可以设置其他虚设沟道结构。这些其他虚设沟道结构的形状和/或尺寸可以与虚设沟道结构121不同。
根据本公开内容的各方面，栅极最后过程用于形成示例性三维存储器100，且虚设沟道结构121在台阶区120中形成，以支撑台阶区120。
在栅极最后过程期间，牺牲层(在图1B中未示出且将在图3A-3E中示出)最初代替栅极层105来被使用，因此初始叠层包括在核心区110和台阶区120中交替地沉积在衬底101上的牺牲层和绝缘层104。此外，例如通过在不同的台阶处选择性地移除叠层的顶部来在台阶区120中形成台阶。在一示例中，通过修整(Trim)和蚀刻过程来形成阶梯台阶。然后，在核心区110中形成沟道结构111，以及在台阶区120中形成虚设沟道结构121。
此外，牺牲层由栅极层105代替以形成在核心区110中的晶体管的栅极。在一示例中，栅线隙(GLS)被蚀刻为在叠层中的沟槽。到牺牲层的蚀刻剂经由GLS被涂敷以移除牺牲层。在一示例中，牺牲层由氮化硅制成，且热硫酸(H2SO4)经由GLS被涂敷以移除牺牲层。
此外，经由GLS，形成在核心区中的晶体管的栅极。在一示例中，栅极由高k电介质层、粘结层和金属层形成。高k电介质层可以包括提供相对大的电介质常数的任何适当的材料(诸如氧化铪(HfO2)、氧化铪硅(HfSiO4)、氮氧化铪硅(HfSiON)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化钽(Ta2O5)、氧化钇(Y2O3)、氧化锆(ZrO2)、氧化锶钛(SrTiO3)、氧化锆硅(ZrSiO4)、氧化铪锆(HfZrO4)等)。粘结层可以包括耐熔金属(诸如钛(Ti)、钽(Ta)和它们的氮化物，诸如TiN、TaN、W2N、TiSiN、TaSiN等)。金属层包括具有高导电性的金属(诸如钨(W)、铜(Cu)等)。
要注意的是，当牺牲层被移除时，沟道结构111支撑在核心区110中的绝缘层104的叠层，且虚设沟道结构121等支撑在台阶区120中的绝缘层104的叠层。
在一实施例中，虚设沟道结构121等与沟道结构111一起形成，以及因此，虚设沟道结构121等由与沟道结构111相同的材料形成。在另一实施例中，虚设沟道结构121等例如使用掩模层由与沟道结构111不同的材料形成，以区分开核心区110和台阶区120。
图2是本申请一实施例的三维存储器的制造方法流程图。图3A-3E是本申请一实施例中的三维存储器的示例性制造过程中的剖面示意图。
在开始制造之前，根据对蚀刻轮廓变形的表征来选择和调整虚设沟道结构的形状和图案。然后生成版图。该版图具有许多层，例如用于限定核心区域中的沟道结构和台阶区域中的虚设沟道结构的沟道层、用于限定台阶区域中的接触结构的接触层等。沟道层包括为版图的与台阶区域对应的区域中的虚设沟道结构选择和调整的形状和图案。然后使用所生成版图来制造三维存储器100。在示例中，根据版图生成一组掩模。
在步骤202，将多个伪栅极层和多个绝缘层交替地堆叠在衬底的核心区和台阶区之上。
如图3A所示，衬底101上定义了核心区110和台阶区120。在核心区 110和台阶区120之上形成交替堆叠的多个伪栅极层103和多个绝缘层104。
在栅极最后工艺期间，首先，使用伪栅极层103代替栅极层105，因此初始叠层包括在核心区域110和台阶区域120中交替地沉积在衬底101 上的伪栅极层103和绝缘层104。
在步骤204，在台阶区上将所堆叠的伪栅极层和绝缘层形成为台阶形式。
如图3B所示，在台阶区120中形成台阶，例如通过在不同的台阶处选择性地去除叠层的顶部部分。在示例中，执行适当的平坦化工艺以获得相对平坦的表面。
在步骤206，形成在核心区之上的沟道结构和在台阶区之上的虚设沟道结构。
如图3C所示，使用光刻技术来根据掩模在光刻胶和/或硬掩模层中限定图案，并且使用蚀刻技术将图案转移到牺牲层103和绝缘层104的叠层中。因此，在核心区域110中形成沟道孔，并且在台阶区域120中形成虚设沟道孔。然后，在沟道孔中形成沟道结构111，并且在虚设沟道孔中形成虚设沟道结构121。在一些实施例中，可以利用沟道结构111形成虚设沟道结构121，因此虚设沟道结构121由与沟道结构111相同的材料形成。在一些实施例中，虚设沟道结构与沟道结构的形成不同。
在此，参考图1A所示，虚设沟道结构121在衬底101的延伸方向上的横截面包括相互重叠的第一图形121a和第二图形121b，第一图形和第二图形为圆或椭圆。
在步骤208，在台阶区的各台阶形成接触结构。
如图3D所示，在台阶区120的各个台阶140、150、160和170上分别形成接触结构122。可以通过蚀刻过程来形成用于形成接触结构122的接触孔。该蚀刻过程被配置为在例如台阶中的每个台阶的相应的顶栅极层处停止。随后，接触孔被填充有金属以形成接触结构122，该接触结构122与对应的栅极层导电地连接。
在步骤210，形成栅线隙。
在图3E的示例中，在叠层刻蚀形成x方向的沟槽132。使用沟槽132，伪栅极层103可以由栅极层105替换。在示例中，经由沟槽132施加到伪栅极层103的蚀刻剂以去除伪栅极层103。在示例中，伪栅极层103由氮化硅制成，并且经由沟槽132施加热硫酸(H2SO4)以去除牺牲层。此外，经由沟槽132，形成到核心区110中的晶体管的栅极叠层。在示例中，栅极叠层由高k介电层、粘结层和金属层形成。高k介电层可以包括提供相对大的介电常数的任何合适材料，例如氧化铪(HfO2)、氧化铪硅(HfSiO4)、氧氮化铪硅(HfSiON)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化钽(Ta2O5)、氧化钇(Y2O3)、氧化锆(ZrO2)、钛酸锶氧化物(SrTiO3)、氧化锆硅(ZrSiO4)、氧化铪锆(HfZrO4) 等。粘结层可以包括难熔金属，例如钛(Ti)、钽(Ta)及其氮化物，例如TiN、TaN、W2N、TiSiN、TaSiN等。金属层包括具有高导电性的金属，例如钨 (W)、铜(Cu)等。
继续栅极最后工艺以例如用间隔体材料(例如，氧化硅)和公共源极材料 (例如，钨)填充沟槽132以形成栅线隙130等。
本实施例的其他细节可以参考前文的三维存储器的结构，在此不再展开描述。
在本发明的上下文中，三维存储器件可以是3D闪存，例如3D NAND 闪存。
上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述发明披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。
同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。
一些实施例中使用了描述成分、属性数量的数字，应当理解的是，此类用于实施例描述的数字，在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明，“大约”、“近似”或“大体上”表明所述数字允许有±20％的变化。相应地，在一些实施例中，说明书和权利要求中使用的数值参数均为近似值，该近似值根据个别实施例所需特点可以发生改变。在一些实施例中，数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值，在具体实施例中，此类数值的设定在可行范围内尽可能精确。
虽然本申请已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本申请，在没有脱离本申请精神的情况下还可作出各种等效的变化或替换，因此，只要在本申请的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。
Claims (10)
1.一种三维存储器，包括：
衬底，所述衬底定义核心区和台阶区；
堆叠结构，包括多个栅极层和多个绝缘层，其交替地堆叠在所述核心区上，且在所述台阶区上堆叠形成多个台阶；
沟道结构，布置在所述核心区上并穿过所述堆叠结构；以及
虚设沟道结构，布置在所述台阶区上且穿过所述堆叠结构，所述虚设沟道结构在所述衬底的延伸方向上的横截面包括相互重叠的第一图形和第二图形，所述第一图形和第二图形为圆或椭圆，每一台阶具有边界线，所述虚设沟道结构的所述横截面横跨所述边界线两侧。
2.如权利要求1所述的三维存储器，其特征在于，还包括：
接触结构，布置在所述台阶区上；
其中多个所述虚设沟道结构围绕所述接触结构布置。
3.如权利要求2所述的三维存储器，其特征在于，
所述虚设沟道结构在第一方向上排列成多行，所述接触结构在第一方向上排列成多行，且所述虚设沟道结构和所述接触结构在第二方向上交替，其中以所述多个台阶的高度变化方向为所述第一方向，以所述多个台阶的延伸方向为所述第二方向。
4.如权利要求1所述的三维存储器，其特征在于，所述虚设沟道结构的所述横截面以所述边界线为对称轴。
5.如权利要求1所述的三维存储器，其特征在于，每一台阶在宽度方向上，布置一个虚设沟道结构的第二图形和另一虚设沟道结构的第一图形。
6.一种三维存储器的制造方法，包括以下步骤：
将多个伪栅极层和多个绝缘层交替地堆叠在衬底的核心区和台阶区之上；
在所述台阶区上将所堆叠的伪栅极层和绝缘层形成为台阶形式；以及
形成在所述核心区之上的沟道结构和在所述台阶区之上的虚设沟道结构，所述虚设沟道结构在所述衬底的延伸方向上的横截面包括相互重叠的第一图形和第二图形，所述第一图形和第二图形为圆或椭圆，每一台阶具有边界线，所述虚设沟道结构的所述横截面横跨所述边界线两侧。
7.如权利要求6所述的方法，其特征在于，在所述台阶区上将所堆叠的伪栅极层和绝缘层形成为台阶形式后还包括：
形成在所述台阶区之上的接触结构；
其中多个所述虚设沟道结构围绕所述接触结构布置。
8.如权利要求7所述的方法，其特征在于，
将所述虚设沟道结构形成为在第一方向上排列成多行，将所述接触结构形成为在所述第一方向上排列成多行，且所述虚设沟道结构和所述接触结构在第二方向上交替，其中以所述多个台阶的高度变化方向为所述第一方向，以所述多个台阶的延伸方向为所述第二方向。
9.如权利要求6所述的方法，其特征在于，所述虚设沟道结构的所述横截面以所述边界线为对称轴。
10.如权利要求6所述的方法，其特征在于，每一台阶在宽度方向上，布置一个虚设沟道结构的第二图形和另一虚设沟道结构的第一图形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010883424.2A CN111968987B (zh) | 2020-08-28 | 2020-08-28 | 三维存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010883424.2A CN111968987B (zh) | 2020-08-28 | 2020-08-28 | 三维存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111968987A CN111968987A (zh) | 2020-11-20 |
| CN111968987B true CN111968987B (zh) | 2023-10-27 |
Family
ID=73399697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010883424.2A Active CN111968987B (zh) | 2020-08-28 | 2020-08-28 | 三维存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111968987B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210082976A (ko) * | 2019-12-26 | 2021-07-06 | 삼성전자주식회사 | 수직형 비휘발성 메모리 소자 및 그 제조방법 |
| CN112670295A (zh) * | 2020-12-23 | 2021-04-16 | 长江存储科技有限责任公司 | 三维存储器的制造方法及三维存储器 |
| CN112786613B (zh) * | 2021-01-19 | 2023-04-18 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| CN112786610A (zh) * | 2021-01-21 | 2021-05-11 | 长江存储科技有限责任公司 | 三维存储器的制造方法、三维存储器及光罩 |
| CN112992916B (zh) * | 2021-03-05 | 2022-12-02 | 长江存储科技有限责任公司 | 三维存储器件 |
| CN112968029B (zh) * | 2021-03-24 | 2022-06-03 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9691782B1 (en) * | 2016-04-29 | 2017-06-27 | Samsung Electronics Co., Ltd. | Non-volatile memory device |
| CN108511455A (zh) * | 2017-02-27 | 2018-09-07 | 爱思开海力士有限公司 | 半导体装置及其制造方法 |
| CN109496356A (zh) * | 2018-10-11 | 2019-03-19 | 长江存储科技有限责任公司 | 垂直存储器件 |
| TW201913929A (zh) * | 2017-08-31 | 2019-04-01 | 韓商愛思開海力士有限公司 | 半導體裝置及其製造方法 |
| US10269820B1 (en) * | 2018-04-03 | 2019-04-23 | Sandisk Technologies Llc | Three-dimensional memory device containing different pedestal width support pillar structures and method of making the same |
| CN110246843A (zh) * | 2019-06-27 | 2019-09-17 | 长江存储科技有限责任公司 | 一种3d nand存储器件 |
| CN110600473A (zh) * | 2019-08-26 | 2019-12-20 | 长江存储科技有限责任公司 | 三维存储结构及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102607749B1 (ko) * | 2016-08-02 | 2023-11-29 | 에스케이하이닉스 주식회사 | 3차원 구조의 반도체 메모리 장치 |
| KR102518371B1 (ko) * | 2018-02-02 | 2023-04-05 | 삼성전자주식회사 | 수직형 메모리 장치 |
| KR102596799B1 (ko) * | 2018-10-24 | 2023-10-31 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 3차원 메모리 장치 및 그 제조 방법 |
-
2020
- 2020-08-28 CN CN202010883424.2A patent/CN111968987B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9691782B1 (en) * | 2016-04-29 | 2017-06-27 | Samsung Electronics Co., Ltd. | Non-volatile memory device |
| CN108511455A (zh) * | 2017-02-27 | 2018-09-07 | 爱思开海力士有限公司 | 半导体装置及其制造方法 |
| TW201913929A (zh) * | 2017-08-31 | 2019-04-01 | 韓商愛思開海力士有限公司 | 半導體裝置及其製造方法 |
| US10269820B1 (en) * | 2018-04-03 | 2019-04-23 | Sandisk Technologies Llc | Three-dimensional memory device containing different pedestal width support pillar structures and method of making the same |
| CN109496356A (zh) * | 2018-10-11 | 2019-03-19 | 长江存储科技有限责任公司 | 垂直存储器件 |
| CN110246843A (zh) * | 2019-06-27 | 2019-09-17 | 长江存储科技有限责任公司 | 一种3d nand存储器件 |
| CN110600473A (zh) * | 2019-08-26 | 2019-12-20 | 长江存储科技有限责任公司 | 三维存储结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111968987A (zh) | 2020-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111968987B (zh) | 三维存储器及其制造方法 | |
| US11889686B2 (en) | Vertical memory devices | |
| US20210257386A1 (en) | Vertical memory devices | |
| WO2009119527A1 (ja) | 半導体メモリ及びその製造方法 | |
| US10847524B2 (en) | Three-dimensional memory device having double-width staircase regions and methods of manufacturing the same | |
| CN110088906B (zh) | 三维存储器件中的高k电介质层及其形成方法 | |
| CN109256390A (zh) | 垂直存储器件 | |
| US20220005828A1 (en) | Vertical memory devices | |
| KR102585086B1 (ko) | 수직형 메모리 디바이스 | |
| US11696444B2 (en) | Semiconductor device and method of fabrication thereof | |
| US20210091204A1 (en) | Ferroelectric memory devices with dual dielectric confinement and methods of forming the same | |
| CN113299662A (zh) | 铁电存储器器件及其形成方法 | |
| US11711920B2 (en) | Three-dimensional semiconductor memory devices | |
| CN113675206B (zh) | 垂直存储器件 | |
| CN219644493U (zh) | 存储器装置 | |
| US20230024339A1 (en) | Semiconductor memory structure and method for forming the same | |
| US11980035B2 (en) | Three-dimensional memory devices and methods of manufacturing thereof | |
| US20240015952A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US20230132530A1 (en) | Methods of forming semiconductor devices | |
| CN116437660A (zh) | 存储器装置以及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |