CN112786613B - 一种三维存储器及其制作方法 - Google Patents

Abstract

本发明提供一种三维存储器，包括堆叠结构、第一栅线切口、第二栅线切口、第一虚设结构、接触结构及第二虚设结构，其中，堆叠结构在水平方向上划分为核心区域与台阶区域；第一栅线切口与第二栅线切口平行排列并往第一水平方向延伸，第一虚设结构、接触结构及第二虚设结构位于台阶区域并在第二水平方向上依次排列。本发明中，虚设结构采用长条沟槽型设计，虚设结构之间的空间较小，可以保证虚设结构稳固的支撑功能。虚设结构与接触结构上下错开，以及虚设结构面对接触结构的区域采用缩进渐变设计，可以同时增加接触结构与虚设结构在两个方向上的对准偏移窗口。直线排列的虚设结构避免了之字形排列对栅线切口的影响，有利于降低栅线切口的工艺难度。

Description

一种三维存储器及其制作方法

技术领域

本发明属于半导体集成电路技术领域，涉及一种三维存储器及其制作方法。

背景技术

三维存储器包括3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。在3D NOR闪存中，存储单元在位线和地线之间并联排列，而在3D NAND闪存中，存储单元在位线和地线之间串列排列。3D NAND闪存具有较低的读取速度，但是却具有较高的写入速度，适合用于存储数据，其优点在于体积小、容量大。

3D NAND闪存随着存储层数的不断增加，核心区沟道孔(CH)和台阶区虚设沟道孔(Dummy CH，简称DCH)的分版已经成为主流趋势，且台阶区虚设沟道孔利用二氧化硅填充。由于采用了二氧化硅作为DCH填充物，与传统的氧化硅-氮化硅-氧化硅-多晶硅(ONOP)填充的DCH相比，其支撑作用会相对较弱，在经过底部选择栅(BSG)氧化以及金属栅填充之后，DCH会有偏移，且DCH与接触结构的X方向对准(OVL)偏移比较大，需要进行DCH的掩膜版校正，导致生产周期变长。

因此，如何提供一种新的三维存储器及其制作方法，以在保证虚设沟道孔稳固的支撑功能的同时降低栅线切口的工艺难度，并防止虚设沟道孔与台阶区接触结构出现重叠部分，成为本领域技术人员亟待解决的一个重要技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维存储器及其制作方法，用于解决现有技术中栅线切口的尺寸不均匀、台阶区接触结构容易与虚设沟道孔发生重叠的问题。

为实现上述目的及其他相关目的，本发明提供一种三维存储器，包括：

堆叠结构，包括在垂直方向上交替堆叠的介质层与导电层，所述堆叠结构在垂直于所述垂直方向的水平方向上划分为核心区域与台阶区域；

平行排列的第一栅线切口与第二栅线切口，在所述垂直方向上贯穿所述堆叠结构，并往垂直于所述垂直方向的第一水平方向延伸；

位于所述台阶区域并在第二水平方向上依次排列的第一虚设结构、接触结构及第二虚设结构，所述第二水平方向垂直于所述第一水平方向且垂直于所述垂直方向，所述第一虚设结构位于所述第一栅线切口与所述接触结构之间，所述第二虚设结构位于所述第二栅线切口与所述接触结构之间；

其中，所述第一虚设结构在所述第一水平方向上的宽度大于所述第一虚设结构在所述第二水平方向上的宽度，所述第二虚设结构在所述第一水平方向上的宽度大于所述第二虚设结构在所述第二水平方向上的宽度。

可选地，所述第一虚设结构与所述第二虚设结构均包括在所述第一水平方向上依次相连的第一段、第二段及第三段，所述第二段与所述接触结构在所述第二水平方向上位于同一直线上，所述第二段在所述第二水平方向上的宽度小于所述第一段及所述第三段在所述第二水平方向上的宽度。

可选地，在所述第一水平方向上，所述第二段在所述第二水平方向上的宽度先逐渐减小，再逐渐增大。

可选地，所述接触结构在所述第一水平方向上的滑动轨迹与所述第一虚设结构在所述第一水平方向上的滑动轨迹没有重叠部分，所述接触结构在所述第一水平方向上的滑动轨迹与所述第二虚设结构在所述第一水平方向上的滑动轨迹没有重叠部分。

可选地，所述三维存储器包括在第一直线上间隔排列的多个所述第一虚设结构、在第二直线上间隔排列的多个所述接触结构及在第三直线上间隔排列的多个所述第二虚设结构，所述第一直线、所述第二直线及所述第三直线相互平行。

可选地，相邻两个所述第一虚设结构之间的间距相等，相邻两个所述第二虚设结构之间的间距相等，相邻两个所述接触结构之间的间距相等。

可选地，相邻两个所述接触结构之间的间距大于相邻两个所述第一虚设结构之间的间距，相邻两个所述接触结构之间的间距大于相邻两个所述第二虚设结构之间的间距。

可选地，相邻两个所述第一虚设结构之间的间距等于相邻两个所述第二虚设结构之间的间距。

可选地，所述第一虚设结构包括在垂直方向上贯穿所述堆叠结构的第一虚设沟槽及填充于所述第一虚设沟槽中的第一绝缘结构；所述第二虚设结构包括在垂直方向上贯穿所述堆叠结构的第二虚设沟槽及填充于所述第二虚设沟槽中的第二绝缘结构。

可选地，所述接触结构的底部与一所述导电层电性连接。

可选地，所述三维存储器还包括位于所述核心区域并在垂直方向上贯穿所述叠层结构的多个垂直沟道结构，所述垂直沟道结构包括沟道层及包围于所述沟道层周围的存储叠层。

本发明还提供一种三维存储器的制作方法，用于制作如上任意一项所述的三维存储器，其特征在于，包括以下步骤：

形成叠层结构，所述叠层结构包括在所述垂直方向上交替堆叠的介质层与牺牲层；

形成所述第一虚设结构及所述第二虚设结构于所述叠层结构中；

形成所述第一栅线切口与第二栅线切口于所述叠层结构中；

采用所述导电层替换所述牺牲层，得到所述堆叠结构；

形成所述接触结构。

如上所述，本发明的三维存储器及其制作方法中，虚设结构采用长条沟槽型设计，虚设结构之间的空间较小，可以保证虚设结构稳固的支撑功能。虚设结构与接触结构在第二水平方向(Y方向)上错开，可以在对准偏移最大的第一水平方向(X方向)上为接触结构和虚设结构留出足够大的工艺窗口，保证接触结构与虚设结构之间不会重叠。虚设结构面对接触结构的区域可采用缩进渐变设计，可以增加接触结构与虚设结构在Y方向上的对准偏移窗口。此外，多个长条沟槽型虚设结构可位于同一直线上，避免了现有之字形排列的虚设结构对栅线切口的影响，有利于降低栅线切口的工艺难度。

附图说明

图1显示为一种三维存储器的栅线切口、接触结构及虚设沟道孔的版图设计。

图2显示为采用图1所示版图设计的结构在栅线切口刻蚀后的形貌示意图。

图3显示为本发明的三维存储器的剖面结构示意图。

图4显示为所述三维存储器在所述台阶区域的一种版图。

图5显示为一种显影后检查所呈现的图形。

图6显示为采用图5所示显影图形的结构刻蚀后检查所呈现的图形。

图7显示为所述第一虚设结构、所述接触结构及所述第二虚设结构在所述第一水平方向上的滑动轨迹。

元件标号说明

101                     栅线切口

102                     接触结构

103                     虚设沟道孔

201                     半导体层

202                     堆叠结构

203                     介质层

204                     导电层

205                     垂直沟道结构

206                     沟道层

207                     存储叠层

208                     接触结构

209                     绝缘层

210                     第一栅线切口

211                     第二栅线切口

212                     第一虚设结构

213                     接触结构

214                     第二虚设结构

215                     虚设结构

216                     第一段

217                     第二段

218                     第三段

219、220、221             滑动轨迹

222                     底部选择栅切口

I                       核心区域

II                      台阶区域

A                       第一直线

B                       第二直线

C                       第三直线

M、N、D                   间距

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1所示，显示为一种三维存储器的栅线切口101、接触结构102及虚设沟道孔103的版图设计，其中，虚设沟道孔103采用孔状，接触结构102周围的三个虚设沟道孔103正呈三角形排布，且至少一行虚设沟道孔103呈之字形排布。如图2所示，显示为采用图1所示版图设计的结构在栅线切口101刻蚀后的形貌示意图，可见，一方面受虚设沟道孔103呈之字形排列的影响，栅线切口101会出现在所述虚设沟道孔103附近靠近衬底的底部尺寸变小的问题，需要改进刻蚀工艺并花费时间进行解决；另一方面由于虚设沟道孔103采用孔的形状，图形失真需要较长的时间进行改善。因此，本发明通过改进虚设结构的设计，以改善上述问题。

本实施例中提供一种三维存储器，请参阅图3，显示为该三维存储器的剖面结构示意图，包括半导体层201及位于所述半导体层上的堆叠结构202，所述半导体层201可以为单层结构，也可以为多层结构，其结构组成可以根据实际需要进行调整，所述堆叠结构包括在垂直方向Z上交替堆叠的介质层203与导电层204，所述导电层204作为栅线层，其材质包括但不限于钨，所述介质层203用于隔离相邻两层所述导电层，其材质包括但不限于二氧化硅。

具体的，所述堆叠结构202在水平方向上划分为核心区域I与台阶区域II，所述核心区域I设有在垂直方向Z上贯穿所述叠层结构的多个垂直沟道结构205，所述垂直沟道结构205包括沟道层206及包围于所述沟道层周围的存储叠层207，所述台阶区域II设有多个接触结构208，所述接触结构208的底部与一所述导电层204电性连接，所述接触结构208采用导电材料，其材质包括但不限于钨。本实施例中，所述三维存储器还包括覆盖所述垂直沟道结构205的绝缘层209。

需要说明的是，上述水平方向可以是下述第一水平方向、下述第一水平方向的反向、下述第二水平方向以及下述第二水平方向的反向中的一个或几个。

具体的，所述垂直沟道结构205中的沟道层206可采用侧面引出方式，也可以采用底部引出方式，本实施例中以侧面引出方式为例，此处不应过分限制本发明的保护范围。

请参阅图4，显示为所述三维存储器在所述台阶区域II的一种版图，其中，所述三维存储器包括平行排列的第一栅线切口210与第二栅线切口211，所述第一栅线切口210与所述第二栅线切口211在垂直方向Z上贯穿所述堆叠结构，并往垂直于所述垂直方向Z的第一水平方向X延伸；所述台阶区域II设有在垂直于所述垂直方向Z的第二水平方向Y上依次排列的第一虚设结构212、接触结构213及第二虚设结构214，所述第二水平方向Y垂直于所述第一水平方向X，所述第一虚设结构212位于所述第一栅线切口210与所述接触结构213之间，所述第二虚设结构214位于所述第二栅线切口211与所述接触结构213之间。

需要指出的是，所述堆叠结构202中，位于底部的至少一层所述导电层204作为底部选择栅层(BSG)，所述底部选择栅层中设有底部选择栅切口222。在图4所示结构中，至少一栅线切口(例如所述第二栅线切口211)设有断点，所述底部选择栅切口222位于所述断点处以阻挡底部选择栅层在所述断点处的连接，而所述底部选择栅层上方的其它栅线层还是通过在所述断点处电连接。

具体的，所述第一虚设结构212在所述第一水平方向X上的宽度大于所述第一虚设结构212在所述第二水平方向Y上的宽度，所述第二虚设结构214在所述第一水平方向X上的宽度大于所述第二虚设结构214在所述第二水平方向Y上的宽度。也就是说，所述第一虚设结构212及所述第二虚设结构214均采用长条型设计，相对于孔状虚设结构，长条状虚设结构之间的空间较小，可以保证虚设结构稳固的支撑功能。

需要指出的是，上述定义的“宽度”在一种实施例中是指虚设结构在相应方向上距离最远的两个点之间的距离，在其它实施例中，所述宽度还可以是其他定义，例如在指定方向上经过虚设结构几何中心的直线与虚设结构边缘的两个交点之间的距离。

具体的，所述第一栅线切口210或所述第二栅线切口211可以是区块间栅线切口，也可以是区块内栅线切口，其中，区块间栅线切口是指位于两个存储区块(Block)之间的栅线切口，用于将两个存储之间电隔离，区块内栅线切口位于存储区块内，对于台阶区域的区块内栅线切口，其可用于将所述堆叠结构划分为多个阶梯结构。

作为示例，图4中呈现的是一个区块的台阶区域，其上下两侧(Y方向)的两条栅线切口均为区块间栅线切口，其余的栅线切口均为区块内栅线切口。

作为示例，图4中并非所有区域都设有所述接触结构213，在未设有所述接触结构213的区域，也可根据需要分布有虚设结构215，该虚设结构215可具有与所述第一虚设结构212及所述第二虚设结构214相同或不同的结构设计，这些虚设结构215与所述第一虚设结构212及所述第二虚设结构214共同用于结构支撑与工艺变化控制。

需要指出的是，由于实际刻蚀条件的限制，最终刻蚀得到的图形与版图所呈现的图形不完全一致，可以根据最终所需的第一、第二虚设结构形状来设计版图。例如，请参阅图5，显示是一种显影后检查所呈现的图形，请参阅图6，显示为采用图5所示显影图形的结构刻蚀后检查所呈现的图形，相对于显影后检查所呈现的图形，刻蚀后检查所呈现的图形边缘变得平滑，过渡更平缓。

作为示例，如图6所示，所述第一虚设结构212与所述第二虚设结构214均包括在所述第一水平方向上依次相连的第一段216、第二段217及第三段218，所述第二段217与所述接触结构213在所述第二水平方向Y上位于同一直线上，所述第二段217在所述第二水平方向Y上的宽度小于所述第一段216及所述第三段218在所述第二水平方向Y上的宽度。也就是说，所述第一虚设结构212与所述第二虚设结构214呈哑铃状。

作为示例，在所述第一水平方向X上，所述第二段217在所述第二水平方向Y上的宽度先逐渐减小，再逐渐增大。也就是说，所述第一虚设结构212与所述第二虚设结构214的宽度是渐变的。这种虚设结构与接触结构相对的区域在第二水平方向Y缩进渐变的处理可以增加Y方向的对准偏移(OVL shift)窗口。

作为示例，请参阅图7，显示为所述第一虚设结构212、所述接触结构213及所述第二虚设结构214在所述第一水平方向X上的滑动轨迹。需要指出的是，实际器件中相应结构并不会滑动，此处仅为了说明部件间的距离关系而定义所述滑动轨迹。

本实施例中，所述接触结构213在所述第一水平方向上的滑动轨迹219与所述第一虚设结构212在所述第一水平方向上的滑动轨迹220没有重叠部分，所述接触结构213在所述第一水平方向上的滑动轨迹219与所述第二虚设结构214在所述第一水平方向上的滑动轨迹221没有重叠部分。也就是说，虚设结构与接触结构上下(Y方向)错开，可以在对准偏移(OVL shift)最大的第一水平方向X上为接触结构和虚设结构留出足够大的工艺窗口，保证接触结构与虚设结构之间不会重叠。也就是说，无论X方向的接触结构对虚设结构的对准偏移有多大，都不存在虚设结构跟接触结构重叠的情况。

作为示例，所述三维存储器包括在第一直线A上间隔排列的多个所述第一虚设结构212、在第二直线B上间隔排列的多个所述接触结构213及在第三直线C上间隔排列的多个所述第二虚设结构214，所述第一直线A、所述第二直线B及所述第三直线C相互平行。位于同一直线上的虚设结构避免了现有之字形排列的虚设结构对栅线切口的影响，有利于降低栅线切口的工艺难度。

作为示例，位于同一直线上的相邻两个所述第一虚设结构213之间的间距M相等，位于同一直线上的相邻两个所述第二虚设结构214之间的间距N相等，位于同一直线上的相邻两个所述接触结构213之间的间距D相等。在其它实施例中，各间距也可以根据需要进行调整，此处不应过分限制本发明的保护范围。

作为示例，位于同一直线上的相邻两个所述接触结构213之间的间距D大于位于同一直线上的相邻两个所述第一虚设结构213之间的间距M，位于同一直线上的相邻两个所述接触结构213之间的间距M大于位于同一直线上的相邻两个所述第二虚设结构214之间的间距N，位于同一直线上的相邻两个所述第一虚设结构212之间的间距M等于位于同一直线上的相邻两个所述第二虚设结构214之间的间距N。需要指出的是，此处所定义“间距”是指在指定方向上两个部件最近两点之间的距离，如图7中所示。本申请实施例中，不限于上述对“间距”的定义，“间距”还可以是指两个部件任意两点之间的距离，本申请实施例对此不作限定。

本实施例中，所述第一虚设结构212及所述第二虚设结构214在第一水平方向(X方向)上的宽度大于所述接触结构213在第一水平方向上的宽度，所述接触结构213位于上下(Y方向)相对的第一虚设结构212与第二虚设结构214的中间。

作为示例，所述第一虚设结构212包括在垂直方向上贯穿所述堆叠结构的第一虚设沟槽及填充于所述第一虚设沟槽中的第一绝缘结构；所述第二虚设结构214包括在垂直方向上贯穿所述堆叠结构的第二虚设沟槽及填充于所述第二虚设沟槽中的第二绝缘结构。所述第一绝缘结构及所述第二绝缘结构的材质包括但不限于二氧化硅。

作为示例，所述三维存储器可采用并不限于下述制作流程制作：

(1)形成叠层结构，所述叠层结构包括在所述垂直方向上交替堆叠的所述介质层203与牺牲层；

(2)形成所述第一虚设结构212及所述第二虚设结构214于所述叠层结构中；

(3)形成所述第一栅线切口210与第二栅线切口211于所述叠层结构中；

(4)采用所述导电层204替换所述牺牲层，得到所述堆叠结构；

(5)形成所述接触结构208。

综上所述，本发明的三维存储器中，虚设结构采用长条沟槽型设计，虚设结构之间的空间较小，可以保证虚设结构稳固的支撑功能。虚设结构与接触结构在第二水平方向(Y方向)上错开，可以在对准偏移最大的第一水平方向(X方向)上为接触结构和虚设结构留出足够大的工艺窗口，保证接触结构与虚设结构之间不会重叠。虚设结构面对接触结构的区域可采用缩进渐变设计，可以增加接触结构与虚设结构在Y方向上的对准偏移窗口。此外，多个长条沟槽型虚设结构可位于同一直线上，避免了现有之字形排列的虚设结构对栅线切口的影响，有利于降低栅线切口的工艺难度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种三维存储器，其特征在于，包括：

堆叠结构，包括在垂直方向上交替堆叠的介质层与导电层，所述堆叠结构在垂直于所述垂直方向的水平方向上划分为核心区域与台阶区域；

平行排列的第一栅线切口与第二栅线切口，在所述垂直方向上贯穿所述堆叠结构，并往垂直于所述垂直方向的第一水平方向延伸；

位于所述台阶区域并在第二水平方向上依次排列的第一虚设结构、接触结构及第二虚设结构，所述第二水平方向垂直于所述第一水平方向且垂直于所述垂直方向，所述第一虚设结构位于所述第一栅线切口与所述接触结构之间，所述第二虚设结构位于所述第二栅线切口与所述接触结构之间；

其中，所述第一虚设结构在所述第一水平方向上的宽度大于所述第一虚设结构在所述第二水平方向上的宽度，所述第二虚设结构在所述第一水平方向上的宽度大于所述第二虚设结构在所述第二水平方向上的宽度；所述第一虚设结构与所述第二虚设结构均包括在所述第一水平方向上依次相连的第一段、第二段及第三段，所述第二段与所述接触结构在所述第二水平方向上位于同一直线上，所述第二段在所述第二水平方向上的宽度小于所述第一段及所述第三段在所述第二水平方向上的宽度。

2.根据权利要求1所述的三维存储器，其特征在于：在所述第一水平方向上，所述第二段在所述第二水平方向上的宽度先逐渐减小，再逐渐增大。

3.根据权利要求1所述的三维存储器，其特征在于：所述接触结构在所述第一水平方向上的滑动轨迹与所述第一虚设结构在所述第一水平方向上的滑动轨迹没有重叠部分，所述接触结构在所述第一水平方向上的滑动轨迹与所述第二虚设结构在所述第一水平方向上的滑动轨迹没有重叠部分。

4.根据权利要求1所述的三维存储器，其特征在于：所述三维存储器包括在第一直线上间隔排列的多个所述第一虚设结构、在第二直线上间隔排列的多个所述接触结构及在第三直线上间隔排列的多个所述第二虚设结构，所述第一直线、所述第二直线及所述第三直线相互平行。

5.根据权利要求4所述的三维存储器，其特征在于：相邻两个所述第一虚设结构之间的间距相等，相邻两个所述第二虚设结构之间的间距相等，相邻两个所述接触结构之间的间距相等。

6.根据权利要求5所述的三维存储器，其特征在于：相邻两个所述接触结构之间的间距大于相邻两个所述第一虚设结构之间的间距，相邻两个所述接触结构之间的间距大于相邻两个所述第二虚设结构之间的间距。

7.根据权利要求5所述的三维存储器，其特征在于：相邻两个所述第一虚设结构之间的间距等于相邻两个所述第二虚设结构之间的间距。

8.根据权利要求1所述的三维存储器，其特征在于：所述第一虚设结构包括在垂直方向上贯穿所述堆叠结构的第一虚设沟槽及填充于所述第一虚设沟槽中的第一绝缘结构；所述第二虚设结构包括在垂直方向上贯穿所述堆叠结构的第二虚设沟槽及填充于所述第二虚设沟槽中的第二绝缘结构。

9.根据权利要求1所述的三维存储器，其特征在于：所述接触结构的底部与一所述导电层电性连接。

10.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器还包括位于所述核心区域并在垂直方向上贯穿所述堆叠结构的多个垂直沟道结构，所述垂直沟道结构包括沟道层及包围于所述沟道层周围的存储叠层。

11.一种三维存储器的制作方法，用于制作如权利要求1-10任意一项所述的三维存储器，其特征在于，包括以下步骤：

形成叠层结构，所述叠层结构包括在所述垂直方向上交替堆叠的所述介质层与牺牲层；

形成所述第一虚设结构及所述第二虚设结构于所述叠层结构中；

形成所述第一栅线切口与第二栅线切口于所述叠层结构中；

采用所述导电层替换所述牺牲层，得到所述堆叠结构；

形成所述接触结构。

Images