CN114080680B - 一种三维存储器及其制作方法 - Google Patents

一种三维存储器及其制作方法 Download PDF

Info

Publication number
CN114080680B
CN114080680B CN202180003290.3A CN202180003290A CN114080680B CN 114080680 B CN114080680 B CN 114080680B CN 202180003290 A CN202180003290 A CN 202180003290A CN 114080680 B CN114080680 B CN 114080680B
Authority
CN
China
Prior art keywords
dummy
dummy portion
gap
gate line
line gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180003290.3A
Other languages
English (en)
Other versions
CN114080680A (zh
Inventor
张中
韩玉辉
孔翠翠
张坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202011046857.9A external-priority patent/CN112185967B/zh
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202310099374.2A priority Critical patent/CN115988878A/zh
Publication of CN114080680A publication Critical patent/CN114080680A/zh
Application granted granted Critical
Publication of CN114080680B publication Critical patent/CN114080680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种三维存储器及其制作方法，该三维存储器包括叠层结构、虚设结构及栅线缝隙，其中，叠层结构包括在垂直方向上交替堆叠的栅线层与隔离层，虚设结构及栅线缝隙均沿垂直方向贯穿叠层结构，虚设结构包括第一虚设部与第二虚设部，栅线缝隙的一端伸入由第一虚设部与/或第二虚设部形成的间隙中，第一虚设部与第二虚设部中的至少一个与栅线缝隙在水平面上的投影部分重叠，以实现虚设结构与栅线缝隙的连接。这种将栅线缝隙端部包裹住，但又不完全重叠的虚设结构设计可以有效改善虚设结构与栅线缝隙交界处栅线缝隙刻蚀的工艺窗口问题，有效减少/消除虚设结构与栅线缝隙交界处的脆弱点，有助于提高器件可靠性。

Description

一种三维存储器及其制作方法
本申请是针对申请日为2020年09月29日，申请号为202011046857.9，发明名称为一种三维存储器及其制作方法的专利申请提出的分案申请。
技术领域
本发明属于半导体集成电路技术领域，涉及一种三维存储器及其制作方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。其中，3D NAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。
在三维存储器的制作过程中，栅线缝隙(GLS)用于提供蚀刻剂施加通道以去除叠层结构中的牺牲层并得到横向凹槽，并提供薄膜沉积材料通道以将导体层沉积在横向凹槽中，并且栅线缝隙可以用于制作阵列公共源极(ACS)，可以用于将存储阵列区域或台阶连接区域划分为多个小区域。
但是，当需要形成与栅线缝隙(GLS)连接的虚设沟道孔(dummy CH)时，由于栅线缝隙与虚设沟道孔交界的地方会存在脆弱点(weak point)，降低了形成栅线缝隙的工艺窗口，导致工艺难度增加。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维存储器及其制作方法，用于解决现有技术中当栅线缝隙与虚设结构交叠时，形成栅线缝隙的工艺窗口降低的问题。
为实现上述目的及其他相关目的，本发明提供一种三维存储器，包括：
叠层结构，包括在垂直方向上交替堆叠的栅线层与电介质层；
虚设结构，沿垂直方向贯穿所述叠层结构，所述虚设结构包括第一虚设部与第二虚设部；
栅线缝隙，沿垂直方向贯穿所述叠层结构，所述栅线缝隙的一端伸入由所述第一虚设部与/或所述第二虚设部形成的间隙中，所述第一虚设部与所述第二虚设部中的至少一个与所述栅线缝隙在水平面上的投影部分重叠。
可选地，在垂直于所述栅线缝隙的延伸方向上，所述虚设结构与所述栅线缝隙在水平面上的投影的重叠部分的宽度为M，所述栅线缝隙的宽度为N，其中，M<0.1N。
可选地，所述第一虚设部与所述第二虚设部之间独立设置，所述间隙位于所述第一虚设部和所述第二虚设部之间。
可选地，所述第一虚设部及所述第二虚设部沿所述栅线缝隙的延伸方向平行设置。
可选地，所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述间隙中并与所述第一虚设部及所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离。
可选地，所述间隙分别位于所述第一虚设部围成的区域以及所述第二虚设部围成的区域，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述第一虚设部及所述第二虚设部之间且分别与所述第一虚设部和所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离。
可选地，所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部连接于所述第一虚设部远离所述栅线缝隙的一端及所述第二虚设部远离所述栅线缝隙的一端，且所述第三虚设部与所述栅线缝隙间隔预设距离。
可选地，所述三维存储器包括在第一水平方向上由所述栅线缝隙将所述叠层结构进行划分的多个区块，所述区块包括在第二水平方向上依次设置的第一核心区、台阶区及第二核心区，所述第一水平方向与所述第二水平方向相互垂直。
可选地，多个区块包括相邻的第一区块和第二区块，所述栅线缝隙包括位于所述第一区块与所述第二区块之间且分别位于所述第一核心区和所述第二核心区的第一栅线缝隙和第二栅线缝隙，所述第一栅线缝隙朝向所述台阶区的一端连接有一所述虚设结构，所述第二栅线缝隙朝向所述台阶区的一端连接有一所述虚设结构。
可选地，所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部连接于所述第一虚设部远离所述栅线缝隙的一端及所述第二虚设部远离所述栅线缝隙的一端，且所述第三虚设部与所述栅线缝隙间隔预设距离。
可选地，所述栅线缝隙包括位于所述第一区块远离所述第二区块的一侧的多条间隔的第三栅线缝隙以及位于所述第二区块远离所述第一区块的一侧的多条间隔的第四栅线缝隙，所述第三栅线缝隙和所述第四栅线缝隙位于所述台阶区，相邻两条所述第三栅线缝隙之间通过所述虚设结构连接；相邻两条所述第四栅线缝隙之间通过所述虚设结构连接。
可选地，所述第一虚设部与所述第二虚设部之间独立设置，所述间隙位于所述第一虚设部和所述第二虚设部之间；或者所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述间隙中并与所述第一虚设部及所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离；或者所述间隙分别位于所述第一虚设部围成的区域以及所述第二虚设部围成的区域，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述第一虚设部及所述第二虚设部之间且分别与所述第一虚设部和所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离。
可选地，所述第一区块在远离所述第二区块的边缘区域设有位于所述台阶区的第一挡墙结构，所述第二区块在远离所述第一区块的边缘区域设有位于所述台阶区的第二挡墙结构，所述第三栅线缝隙位于所述第一挡墙结构远离所述第二挡墙结构的一侧，所述第四栅线缝隙位于所述第二挡墙结构远离所述第一挡墙结构的一侧，所述第一挡墙结构及所述第二挡墙结构均包括在垂直方向上交替堆叠的导电层及绝缘层。
可选地，所述虚设结构采用绝缘材料。
可选地，所述虚设结构的底面低于所述栅线缝隙的底面。
可选地，还包括多晶硅层，所述叠层结构设于所述多晶硅上，所述栅线缝隙的底部至少延伸至所述多晶硅层表面。
本发明还提供一种三维存储器的制作方法，包括以下步骤：
提供一衬底，形成叠层结构于所述衬底上，所述叠层结构包括在垂直方向上交替堆叠的栅线牺牲层与电介质层；
形成虚设结构，所述虚设结构沿垂直方向贯穿所述叠层结构，所述虚设结构包括第一虚设部与第二虚设部；
形成栅线缝隙，所述栅线缝隙沿垂直方向贯穿所述叠层结构，所述栅线缝隙的一端伸入由所述第一虚设部和/或所述第二虚设部形成的间隙中，所述第一虚设部与所述第二虚设部中的至少一个与所述栅线缝隙在水平面上的投影部分重叠。
可选地，在垂直于所述栅线缝隙的延伸方向上，所述虚设结构与所述栅线缝隙在水平面上的投影的重叠部分的宽度为M，所述栅线缝隙的宽度为N，其中，M<0.1N。
可选地，所述第一虚设部与所述第二虚设部之间独立设置，所述间隙位于所述第一虚设部和所述第二虚设部之间。
可选地，所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述间隙中并与所述第一虚设部及所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离；或者所述间隙分别位于所述第一虚设部围成的区域以及所述第二虚设部围成的区域，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述第一虚设部及所述第二虚设部之间且分别与所述第一虚设部和所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离；或者所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部连接于所述第一虚设部远离所述栅线缝隙的一端及所述第二虚设部远离所述栅线缝隙的一端，且所述第三虚设部与所述栅线缝隙间隔预设距离。
可选地，所述三维存储器包括在第一水平方向上由所述栅线缝隙将所述叠层结构进行划分的多个区块，所述区块包括在第二水平方向上依次设置的第一核心区、台阶区及第二核心区，所述第一水平方向与所述第二水平方向相互垂直。
可选地，多个区块包括相邻的第一区块和第二区块，所述栅线缝隙包括位于所述第一区块与所述第二区块之间且分别位于所述第一核心区和所述第二核心区的第一栅线缝隙和第二栅线缝隙，所述第一栅线缝隙朝向所述台阶区的一端连接有一所述虚设结构，所述第二栅线缝隙朝向所述台阶区的一端连接有一所述虚设结构。
可选地，所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部连接于所述第一虚设部远离所述栅线缝隙的一端及所述第二虚设部远离所述栅线缝隙的一端，且所述第三虚设部与所述栅线缝隙间隔预设距离。
可选地，所述栅线缝隙包括位于所述第一区块远离所述第二区块的一侧的多条间隔的第三栅线缝隙以及位于所述第二区块远离所述第一区块的一侧的多条间隔的第四栅线缝隙，相邻两条所述第三栅线缝隙之间通过所述虚设结构连接；相邻两条所述第四栅线缝隙之间通过所述虚设结构连接。
可选地，所述第一虚设部与所述第二虚设部之间独立设置，所述间隙位于所述第一虚设部和所述第二虚设部之间；或者所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述间隙中并与所述第一虚设部及所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离；或者所述间隙分别位于所述第一虚设部围成的区域以及所述第二虚设部围成的区域，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述第一虚设部及所述第二虚设部之间且分别与所述第一虚设部和所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离。
可选地，所述第一区块在远离所述第二区块的边缘区域设有位于所述台阶区的第一挡墙结构，所述第二区块在远离所述第一区块的边缘区域设有位于所述台阶区的第二挡墙结构，所述第三栅线缝隙位于所述第一挡墙结构远离所述第二挡墙结构的一侧，所述第四栅线缝隙位于所述第二挡墙结构远离所述第一挡墙结构的一侧，所述第一挡墙结构及所述第二挡墙结构均包括在垂直方向上交替堆叠的所述栅线牺牲层与所述电介质层。
可选地，所述衬底自下而上依次包括底部多晶硅层、第一间隔层、中部多晶硅层、第二间隔层及顶部多晶硅层，所述虚设结构的底部至少延伸至所述第二间隔层表面，所述栅线缝隙的底部至少延伸至所述顶部多晶硅层表面。
如上所述，本发明的三维存储器中，虚设结构包括第一虚设部与第二虚设部，所述第一虚设部与所述第二虚设部之间设有间隙，栅线缝隙的一端伸入所述间隙中，所述第一虚设部与所述第二虚设部中的至少一个与所述栅线缝隙在水平面上的投影部分重叠，以实现所述虚设结构与所述栅线缝隙的连接。这种将栅线缝隙端部包裹住，但又不完全重叠的虚设结构设计可以有效改善虚设结构与栅线缝隙交界处栅线缝隙刻蚀的工艺窗口问题，有效减少/消除虚设结构与栅线缝隙交界处的脆弱点，有助于提高器件可靠性。
附图说明
图1显示为本发明的三维存储器的一种剖面图。
图2显示为本发明的三维存储器的一种局部俯视图。
图3显示为虚设结构与栅线缝隙连接的第一种平面图。
图4显示为虚设结构与栅线缝隙连接的的第二种平面图。
图5显示为虚设结构与栅线缝隙连接的的第三种平面图。
图6显示为虚设结构与栅线缝隙连接的的第四种平面图。
图7显示为本发明的三维存储器的一种平面布局图。
图8显示为本发明的三维存储器的制作方法的工艺流程图。
图9显示为本发明的三维存储器的制作方法形成叠层结构于衬底上的示意图。
图10显示为本发明的三维存储器的制作方法形成虚设结构的示意图。
图11显示为本发明的三维存储器的制作方法形成栅线缝隙的示意图。
图12显示为本发明的三维存储器的制作方法步骤S3所获得结构的局部俯视图。
元件标号说明
1、1a、1b、1c、1d           虚设结构
101                     第一虚设部
102                     第二虚设部
103                     第三虚设部
2                       栅线缝隙
3                       栅线层
4                       隔离层
5                       绝缘材料
6                       底部多晶硅层
7                       第一间隔层
8                       中部多晶硅层
9                       第二间隔层
10                      顶部多晶硅层
11                      基底层
12                      保护层
13                      氮化硅层
14                      氧化硅层
15                      第一区块
15a                     第一指状结构
15b                     第二指状结构
15c                     第三指状结构
16                      第二区块
16a                     第四指状结构
16b                     第五指状结构
16c                     第六指状结构
17                      第一栅线缝隙
18                      第二栅线缝隙
19                      台阶结构
20                      触点
21                      顶部选择栅切口
22                      第一挡墙结构
23                      第二挡墙结构
24                      第三栅线缝隙
25                      第四栅线缝隙
26                      栅线牺牲层
S1～S3                  步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在一种两边为存储阵列区、中间为台阶连接区的三维存储器中，为了防止栅线缝隙太长太密导致结构坍塌，两个区块(block)之间栅线缝隙的中间部分拿掉了，利用栅线牺牲层(氮化硅)去除后留下的氮化硅/氧化硅实现区块与区块之间的隔离。但栅线缝隙头的地方需要利用虚设结构辅助实现区块与区块之间的隔离。为了实现所有区块与区块之间的加固，挡墙结构(great wall)上的栅线缝隙设计成了断断续续的，利用虚设结构，实现区块与区块之间的隔离。但是，栅线缝隙与虚设结构交界的地方会存在脆弱点(weak point)。因为栅线缝隙刻蚀需要停在顶层多晶硅上，但是由于材料差异导致的刻蚀速率不一致，在栅线缝隙与虚设结构交界处，虚设结构吃掉了一部分的多晶硅，降低了栅线缝隙刻蚀停在多晶硅上的工艺窗口。因此，本发明通过新的虚设结构设计来改善上述问题，具体参见下述实施例。
实施例一
本实施例中提供一种三维存储器，请参阅图1，显示为所述三维存储器的一种剖面图，包括叠层结构、虚设结构1及栅线缝隙2，其中，所述叠层结构包括在垂直方向上交替堆叠的栅线层3与隔离层4，所述虚设结构1及所述栅线缝隙2均沿垂直方向贯穿所述叠层结构。
作为示例，所述栅线层3包括但不限于钨层，所述隔离层4包括但不限于氧化硅层，所述虚设结构1及所述栅线缝隙中均填充有绝缘材料5。
作为示例，所述三维存储器还包括多晶硅层，所述叠层结构设于所述多晶硅层上，所述栅线缝隙2的底部至少延伸至所述多晶硅层表面。本实施例中，所述多晶硅层自下而上依次包括底部多晶硅层6、第一间隔层7、中部多晶硅层8、第二间隔层9及顶部多晶硅层10。所述栅线缝隙2与虚设结构1的底部均高于所述中部多晶硅层8的顶面。本实施例中，所述栅线缝隙2的底部到达所述顶部多晶硅层10表面，所述虚设结构1的底面低于所述栅线缝隙2的底面，并到达所述第二间隔层9表面，所述第一间隔层7或所述第二间隔层9的材质包括但不限于氮氧化硅。
作为示例，所述多晶硅层下方还自下而上依次设有基底层11、保护层12、氮化硅层13、氧化硅层14，所述基底层11包括但不限于Si基底、Ge基底、SiGe基底、绝缘体上硅(Silicon On Insulator，SOI)基底或绝缘体上锗(Germanium On Insulator，GOI)基底等，且所述基底层11可以为P型掺杂或N型掺杂。所述保护层12的材质包括但不限于氧化硅。
需要指出的是，此处仅为示例，在其它实施例中，所述叠层结构下方的结构层可以根据需要进行调整，此处不应过分限制本发明的保护范围。
作为示例，请参阅图2，显示为所述三维存储器的一种局部俯视图，其中，前述图1呈现的为图2的A-A’向剖面。
具体的，如图2所示，所述虚设结构1包括第一虚设部101与第二虚设部102，所述栅线缝隙2的一端伸入由所述第一虚设部101与/或所述第二虚设部102形成的间隙中，所述第一虚设部101与所述第二虚设部102中的至少一个与所述栅线缝隙2在水平面上的投影部分重叠。
具体的，所述第一虚设部101与/或所述第二虚设部102形成的间隙宽度小于所述栅线缝隙2的宽度，以保证所述虚设结构1与所述栅线缝隙2在水平面上的投影有重叠部分，从而实现所述虚设结构1与所述栅线缝隙2的连接。其中，在理想状况下，所述栅线缝隙2位于所述第一虚设部101与所述第二虚设部102形成的间隙的正中间，所述第一虚设部101及所述第二虚设部102均与所述栅线缝隙2在水平面上的投影有重叠部分；或者所述栅线缝隙2位于所述第一虚设部101或所述第二虚设部102形成的间隙的正中间，所述第一虚设部101或所述第二虚设部102与所述栅线缝隙2的两侧均有重叠部分；而在非理想状况下，所述栅线缝隙2偏离间隙的正中间，但因为间隙宽度小于所述栅线缝隙2的宽度，无论所述栅线缝隙2往哪一侧偏移，都能够保证所述虚设结构1与所述栅线缝隙2在水平面上的投影有重叠部分。
作为示例，在垂直于所述栅线缝隙2的延伸方向上，所述虚设结构1与所述栅线缝隙2在水平面上的投影的重叠部分的宽度为M，所述栅线缝隙2的宽度为N，其中，M<0.1N。也就是说，重叠部分的宽度占栅线缝隙2的总宽度的比例非常少，从而可以有效减少/消除虚设结构1与栅线缝隙2交界处的脆弱点，有助于提高器件可靠性。
具体的，在满足上述原则的前提下，所述虚设结构1可以有多种形态。
作为示例，请参阅图3，显示为所述虚设结构1与栅线缝隙2连接的第一种平面图，其中，所述虚设结构1的所述第一虚设部101与所述第二虚设部102之间独立设置，所述间隙位于所述第一虚设部101和所述第二虚设部102之间。本实施例中，所述第一虚设部101及所述第二虚设部102沿所述栅线缝隙2的延伸方向平行设置，且为直线型。
作为示例，请参阅图4，显示为所述虚设结构1与栅线缝隙2连接的第二种平面图，其中，所述间隙位于所述第一虚设部101和所述第二虚设部102之间，所述虚设结构1的还包括第三虚设部103，所述第三虚设部103位于所述间隙中并与所述第一虚设部101及所述第二虚设部102连接，且所述第三虚设部103与所述栅线缝隙2间隔预设距离。
作为示例，请参阅图5，显示为所述虚设结构1与栅线缝隙2连接的第三种平面图，其中，所述间隙分别位于所述第一虚设部101围成的区域以及所述第二虚设部102围成的区域，所述虚设结构还包括第三虚设部103，所述第三虚设部103位于所述第一虚设部101及所述第二虚设部之间102且分别与所述第一虚设部101和所述第二虚设部102连接，且所述第三虚设部103与所述栅线缝隙2间隔预设距离。
作为示例，请参阅图6，显示为所述虚设结构1与栅线缝隙2连接的第四种平面图，其中，所述间隙位于所述第一虚设部101和所述第二虚设部102之间，所述虚设结构1的所述第一虚设部101与所述第二虚设部102之间通过第三虚设部103连接，具体的，所述第三虚设部103连接于所述第一虚设部101远离所述栅线缝隙2的一端及所述第二虚设部102远离所述栅线缝隙2的一端，且所述第三虚设部103与所述栅线缝隙2间隔预设距离。
在上述不同形态的虚设结构中，图3、图4及图5所示形态的虚设结构更适用于两根栅线缝隙之间的连接，图6所示形态的虚设结构更适用于连接单根栅线缝隙。
需要指出的是，在其它实施例中，所述虚设结构还可以采用其它包裹栅线缝隙端部的形态，此处不应过分限制本发明的保护范围。
作为示例，请参阅图7，显示为所述三维存储器的一种平面布局图，所述三维存储器包括在第一水平方向Y上由所述栅线缝隙将所述叠层结构进行划分的多个区块，所述区块包括在第二水平方向X上依次设置的第一核心区、台阶区及第二核心区，所述第一水平方向Y与所述第二水平方向X相互垂直，所述台阶区设有台阶结构19，所述台阶结构19作为连接区，其包括多级台阶，所述台阶的台面上设有多个与栅线层连接的触点20。
作为示例，多个区块包括相邻的第一区块15与第二区块16，所述栅线缝隙包括位于所述第一区块15与所述第二区块16之间且分别位于所述第一核心区和所述第二核心区的第一栅线缝隙17和第二栅线缝隙18，所述第一栅线缝隙17朝向所述台阶区的一端连接有一虚设结构1a，所述第二栅线缝隙18朝向所述台阶区的一端连接有一虚设结构1b。本实施例中，与所述第一栅线缝隙17连接的虚设结构1a、与所述第二栅线缝隙17连接的虚设结构1b均呈前述图6所示的形状。所述第一栅线缝隙17、所述虚设结构1a、所述第一区块15与所述第二区块16之间在栅线牺牲层刻蚀之后残留的绝缘材料(未图示)、所述虚设结构1b及所述第二栅线缝隙18依次连接，实现所述第一区块15与所述第二区块16之间的隔离。
作为示例，所述第一区块15与所述第二区块16均包括多个指状结构，例如2-10个指状结构。本实施例中，在所述第一区块15指向所述第二区块的方向上，所述第一区块15依次包括第一指状结构15a、第二指状结构15b及第三指状结构15c，所述第二区块16依次包括第四指状结构16a、第五指状结构16b及第六指状结构16c，其中，每个区块中，相邻指状结构之间通过断续设置的栅线缝隙划分，采用断续设置的栅线缝隙的目的是为了使相邻指状结构的栅线层仍然相连。
作为示例，所述指状结构的存储区域的中间设有顶部选择栅切口21，所述顶部选择栅切口21将所述存储区域的顶部选择栅层划分为两部分，以将存储区域划分为两个独立可编程(读/写)的页。
作为示例，为了实现所有区块与区块之间的加固，所述栅线缝隙还包括位于所述第一区块15远离所述第二区块16的一侧的多条间隔的第三栅线缝隙24以及位于所述第二区块16远离所述第一区块15的一侧的多条间隔的第四栅线缝隙25，所述第三栅线缝隙24和所述第四栅线缝隙24位于所述台阶区，相邻两条所述第三栅线缝隙24之间通过虚设结构1c连接；相邻两条所述第四栅线缝隙25之间通过虚设结构1d连接。所述虚设结构1c及所述虚设结构1d优选采用图3、图4、图5所示的虚设结构形态。
作为示例，所述第一区块15远离所述第二区块16的边缘区域(本实施例中为所述第一指状结构15a的边缘区域)设有第一挡墙结构22，所述第二区块16远离所述第一区块15的边缘区域(本实施例中为第六指状结构16c的边缘区域)中设有第二挡墙结构23，所述第三栅线缝隙1c位于所述第一挡墙结构22远离所述第二挡墙结构23的一侧，所述第四栅线缝隙1d位于所述第二挡墙结构23远离所述第一挡墙结构23的一侧，所述第一挡墙结构22及所述第二挡墙结构23均包括在垂直方向上交替堆叠的导电层(例如钨层)及绝缘层(例如氧化硅层)，其中，所述第一挡墙结构22与所述第二挡墙结构23用于区块结构两端的电连接。所述第一挡墙结构22与所述第二挡墙结构23的横截面积自上而下可以逐渐增大，其中，所述第一指状结构15a中的虚线框区域显示为所述第一导电墙22在水平面上的投影区域，其面积大于所述第一导电墙22的顶面积，所述第六指状结构16c中的虚线框区域显示为所述第二导电墙23在水平面上的投影区域，其面积大于所述第二导电墙23的顶面积。
本实施例的三维存储器中，虚设结构包括第一虚设部与第二虚设部，所述第一虚设部与所述第二虚设部之间设有间隙，栅线缝隙的一端伸入所述间隙中，所述第一虚设部与所述第二虚设部中的至少一个与所述栅线缝隙在水平面上的投影部分重叠，以实现所述虚设结构与所述栅线缝隙的连接。这种将栅线缝隙端部包裹住，但又不完全重叠的虚设结构设计可以有效改善虚设结构与栅线缝隙交界处栅线缝隙刻蚀的工艺窗口问题，有效减少/消除虚设结构与栅线缝隙交界处的脆弱点，有助于提高器件可靠性。
实施例二
本实施例中提供一种三维存储器的制作方法，请参阅图8，显示为该方法的工艺流程图，包括以下步骤：
S1：提供一衬底，形成叠层结构于所述衬底上，所述叠层结构包括在垂直方向上交替堆叠的栅线牺牲层与隔离层；
S2：形成虚设结构，所述虚设结构沿垂直方向贯穿所述叠层结构，所述虚设结构包括第一虚设部与第二虚设部；
S3：形成栅线缝隙，所述栅线缝隙垂直方向贯穿所述叠层结构，所述栅线缝隙的一端伸入由所述第一虚设部和/或所述第二虚设部形成的间隙中，所述第一虚设部与所述第二虚设部中的至少一个与所述栅线缝隙在水平面上的投影部分重叠。
首先请参阅图9，执行步骤S1：提供一衬底，形成叠层结构于所述衬底上，所述叠层结构包括在垂直方向上交替堆叠的栅线牺牲层26与隔离层4。所述栅线牺牲层26包括但不限于氮化硅层，所述隔离层4包括但不限于氧化硅层。所述栅线牺牲层在后续工艺过程中将被去除，并再次填充栅线材料，例如钨，得到栅线。
作为示例，所述衬底自下而上依次包括基底层11、保护层12、氮化硅层13、氧化硅层14、底部多晶硅层6、第一间隔层7、中部多晶硅层8、第二间隔层9及顶部多晶硅层10，所述基底层11包括但不限于Si基底、Ge基底、SiGe基底、绝缘体上硅(Silicon On Insulator，SOI)基底或绝缘体上锗(Germanium On Insulator，GOI)基底等，且所述基底层11可以为P型掺杂或N型掺杂。所述保护层12的材质包括但不限于氧化硅。所述第一间隔层7或所述第二间隔层9的材质包括但不限于氮氧化硅。所述中部多晶硅层8作为牺牲层，后续将被去除并再次填充。需要指出的是，此处仅为示例，在其它实施例中，所述衬底中的结构层可以根据需要进行调整，此处不应过分限制本发明的保护范围。
然后请参阅图10，执行步骤S2：通过一个或多个湿法蚀刻和/或干法蚀刻工艺(例如深反应离子蚀刻(DRIE))形成虚设结构1，并填充绝缘材料5于所述虚设结构1中，其中，所述虚设结构1沿垂直方向贯穿所述叠层结构。本实施例中，所述虚设结构1的底部到达所述第二间隔层9表面。
再请参阅图11，执行步骤S3：通过一个或多个湿法蚀刻和/或干法蚀刻工艺形成栅线缝隙2，所述栅线缝隙2沿垂直方向贯穿所述叠层结构。本实施例中，所述栅线缝隙2的底部到达所述顶部多晶硅层10表面。
作为示例，请参阅图12，显示为本步骤所获得结构的局部俯视图，可见，所述虚设结构1包括第一虚设部101与第二虚设部102，所述栅线缝隙2的一端伸入由所述第一虚设部101与/或所述第二虚设部102形成的间隙中，所述第一虚设部101与所述第二虚设部102中的至少一个与所述栅线缝隙2在水平面上的投影部分重叠。
具体的，所述第一虚设部101与/或所述第二虚设部102形成的间隙宽度小于所述栅线缝隙2的宽度，以保证所述虚设结构1与所述栅线缝隙2在水平面上的投影有重叠部分，从而实现所述虚设结构1与所述栅线缝隙2的连接。其中，在理想状况下，所述栅线缝隙2位于所述第一虚设部101与所述第二虚设部102形成的间隙的正中间，所述第一虚设部101及所述第二虚设部102均与所述栅线缝隙2在水平面上的投影有重叠部分；或者所述栅线缝隙2位于所述第一虚设部101或所述第二虚设部102形成的间隙的正中间，所述第一虚设部101或所述第二虚设部102与所述栅线缝隙2的两侧均有重叠部分；而在非理想状况下，所述栅线缝隙2偏离间隙的正中间，但因为间隙宽度小于所述栅线缝隙2的宽度，无论所述栅线缝隙2往哪一侧偏移，都能够保证所述虚设结构1与所述栅线缝隙2在水平面上的投影有重叠部分。
作为示例，在垂直于所述栅线缝隙2的延伸方向上，所述虚设结构1与所述栅线缝隙2在水平面上的投影的重叠部分的宽度为M，所述栅线缝隙2的宽度为N，其中，M<0.1N。也就是说，重叠部分的宽度占栅线缝隙2的总宽度的比例非常少，从而可以有效减少/消除虚设沟结构1与栅线缝隙2交界处的脆弱点，有助于提高器件可靠性。
具体的，在满足上述原则的前提下，所述虚设结构1可以有多种形态。
作为示例，请参阅图3，显示为所述虚设结构1与栅线缝隙2连接的第一种平面图，其中，所述虚设结构1的所述第一虚设部101与所述第二虚设部102之间独立设置，所述间隙位于所述第一虚设部101和所述第二虚设部102之间。本实施例中，所述第一虚设部101及所述第二虚设部102沿所述栅线缝隙2的延伸方向平行设置，且为直线型。
作为示例，请参阅图4，显示为所述虚设结构1与栅线缝隙2连接的第二种平面图，其中，所述间隙位于所述第一虚设部101和所述第二虚设部102之间，所述虚设结构1的还包括第三虚设部103，所述第三虚设部103位于所述间隙中并与所述第一虚设部101及所述第二虚设部102连接，且所述第三虚设部103与所述栅线缝隙2间隔预设距离。
作为示例，请参阅图5，显示为所述虚设结构1与栅线缝隙2连接的第三种平面图，其中，所述间隙分别位于所述第一虚设部101围成的区域以及所述第二虚设部102围成的区域，所述虚设结构还包括第三虚设部103，所述第三虚设部103位于所述第一虚设部101及所述第二虚设部之间102且分别与所述第一虚设部101和所述第二虚设部102连接，且所述第三虚设部103与所述栅线缝隙2间隔预设距离。
作为示例，请参阅图6，显示为所述虚设结构1与栅线缝隙2连接的第四种平面图，其中，所述间隙位于所述第一虚设部101和所述第二虚设部102之间，所述虚设结构1的所述第一虚设部101与所述第二虚设部102之间通过第三虚设部103连接，具体的，所述第三虚设部103连接于所述第一虚设部101远离所述栅线缝隙2的一端及所述第二虚设部102远离所述栅线缝隙2的一端，且所述第三虚设部103与所述栅线缝隙2间隔预设距离。
需要指出的是，上述图12中同时呈现了三种不同形态的虚设结构，但在实际应用中，可根据需要灵活选择相同或不同形态的虚设结构，此处不应过分限制本发明的保护范围。其中，图3、图4及图5所示形态的虚设结构更适用于两根栅线缝隙之间的连接，图6所示形态的虚设结构更适用于连接单根栅线缝隙。
需要指出的是，在其它实施例中，所述虚设结构还可以采用其它包裹栅线缝隙端部的形态，此处不应过分限制本发明的保护范围。
具体的，后续可去除所述栅线牺牲层，得到横向凹槽，并在所述横向凹槽中沉积栅线层。
本实施例的三维存储器的制作方法中，虚设结构与栅线缝隙的交界面积非常小，相互间影响较小，从而可以扩大虚设结构与栅线缝隙交界处栅线缝隙刻蚀的工艺窗口，有效减少/消除虚设结构与栅线缝隙交界处的脆弱点，有助于提高器件可靠性。
综上所述，本发明的三维存储器中，虚设结构包括第一虚设部与第二虚设部，所述第一虚设部与所述第二虚设部之间设有间隙，栅线缝隙的一端伸入所述间隙中，所述第一虚设部与所述第二虚设部中的至少一个与所述栅线缝隙在水平面上的投影部分重叠，以实现所述虚设结构与所述栅线缝隙的连接。这种将栅线缝隙端部包裹住，但又不完全重叠的虚设结构设计可以有效改善虚设结构与栅线缝隙交界处栅线缝隙刻蚀的工艺窗口问题，有效减少/消除虚设结构与栅线缝隙交界处的脆弱点，有助于提高器件可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (29)

1.一种三维存储器，其特征在于，包括：
叠层结构，包括在垂直方向上交替堆叠的栅线层与电介质层；
虚设结构，沿垂直方向贯穿所述叠层结构，所述虚设结构包括第一虚设部与第二虚设部；
栅线缝隙，沿垂直方向贯穿所述叠层结构，所述栅线缝隙的一端伸入由所述第一虚设部与/或所述第二虚设部形成的间隙中，所述第一虚设部与所述第二虚设部中的至少一个与所述栅线缝隙在水平面上的投影部分重叠。
2.根据权利要求1所述的三维存储器，其特征在于：在垂直于所述栅线缝隙的延伸方向上，所述虚设结构与所述栅线缝隙在水平面上的投影的重叠部分的宽度为M，所述栅线缝隙的宽度为N，其中，M<0.1N。
3.根据权利要求1所述的三维存储器，其特征在于：所述第一虚设部与所述第二虚设部之间独立设置，所述间隙位于所述第一虚设部和所述第二虚设部之间。
4.根据权利要求3所述的三维存储器，其特征在于：所述第一虚设部及所述第二虚设部沿所述栅线缝隙的延伸方向平行设置。
5.根据权利要求1所述的三维存储器，其特征在于：所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述间隙中并与所述第一虚设部及所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离。
6.根据权利要求1所述的三维存储器，其特征在于：所述间隙分别位于所述第一虚设部围成的区域以及所述第二虚设部围成的区域，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述第一虚设部及所述第二虚设部之间且分别与所述第一虚设部和所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离。
7.根据权利要求1所述的三维存储器，其特征在于：所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部连接于所述第一虚设部远离所述栅线缝隙的一端及所述第二虚设部远离所述栅线缝隙的一端，且所述第三虚设部与所述栅线缝隙间隔预设距离。
8.根据权利要求1-7任一项所述的三维存储器，其特征在于：所述三维存储器包括在第二水平方向上依次设置的核心区和台阶区，所述栅线缝隙包括位于所述核心区的第一栅线缝隙，所述第一栅线缝隙朝向所述台阶区的一端连接有一所述虚设结构。
9.根据权利要求1-7任一项所述的三维存储器，其特征在于：所述三维存储器包括在第一水平方向上由所述栅线缝隙将所述叠层结构进行划分的多个区块，所述区块包括在第二水平方向上依次设置的第一核心区、台阶区及第二核心区，所述第一水平方向与所述第二水平方向相互垂直。
10.根据权利要求9所述的三维存储器，其特征在于：多个区块包括相邻的第一区块和第二区块，所述栅线缝隙包括位于所述第一区块与所述第二区块之间且位于所述第一核心区的第一栅线缝隙，所述栅线缝隙包括位于所述第一区块与所述第二区块之间且位于所述第二核心区的第二栅线缝隙，所述第一栅线缝隙朝向所述台阶区的一端连接有一所述虚设结构，所述第二栅线缝隙朝向所述台阶区的一端连接有一所述虚设结构。
11.根据权利要求10所述的三维存储器，其特征在于：所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部连接于所述第一虚设部远离所述栅线缝隙的一端及所述第二虚设部远离所述栅线缝隙的一端，且所述第三虚设部与所述栅线缝隙间隔预设距离。
12.根据权利要求10所述的三维存储器，其特征在于：所述栅线缝隙包括位于所述第一区块远离所述第二区块的一侧的多条间隔的第三栅线缝隙以及位于所述第二区块远离所述第一区块的一侧的多条间隔的第四栅线缝隙，所述第三栅线缝隙和所述第四栅线缝隙位于所述台阶区，相邻两条所述第三栅线缝隙之间通过所述虚设结构连接；相邻两条所述第四栅线缝隙之间通过所述虚设结构连接。
13.根据权利要求12所述的三维存储器，其特征在于：所述第一虚设部与所述第二虚设部之间独立设置，所述间隙位于所述第一虚设部和所述第二虚设部之间；或者所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述间隙中并与所述第一虚设部及所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离；或者所述间隙分别位于所述第一虚设部围成的区域以及所述第二虚设部围成的区域，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述第一虚设部及所述第二虚设部之间且分别与所述第一虚设部和所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离。
14.根据权利要求12所述的三维存储器，其特征在于：所述第一区块在远离所述第二区块的边缘区域设有位于所述台阶区的第一挡墙结构，所述第二区块在远离所述第一区块的边缘区域设有位于所述台阶区的第二挡墙结构，所述第三栅线缝隙位于所述第一挡墙结构远离所述第二挡墙结构的一侧，所述第四栅线缝隙位于所述第二挡墙结构远离所述第一挡墙结构的一侧，所述第一挡墙结构及所述第二挡墙结构均包括在垂直方向上交替堆叠的导电层及绝缘层。
15.根据权利要求1-7任一项所述的三维存储器，其特征在于：所述虚设结构采用绝缘材料。
16.根据权利要求1-7任一项所述的三维存储器，其特征在于：所述虚设结构的底面低于所述栅线缝隙的底面。
17.根据权利要求1-7任一项所述的三维存储器，其特征在于：还包括多晶硅层，所述叠层结构设于所述多晶硅层上，所述栅线缝隙的底部至少延伸至所述多晶硅层表面。
18.一种三维存储器的制作方法，其特征在于，包括以下步骤：
提供一衬底，形成叠层结构于所述衬底上，所述叠层结构包括在垂直方向上交替堆叠的栅线牺牲层与电介质层；
形成虚设结构，所述虚设结构沿垂直方向贯穿所述叠层结构，所述虚设结构包括第一虚设部与第二虚设部；
形成栅线缝隙，所述栅线缝隙沿垂直方向贯穿所述叠层结构，所述栅线缝隙的一端伸入由所述第一虚设部和/或所述第二虚设部形成的间隙中，所述第一虚设部与所述第二虚设部中的至少一个与所述栅线缝隙在水平面上的投影部分重叠。
19.根据权利要求18所述的三维存储器的制作方法，其特征在于：在垂直于所述栅线缝隙的延伸方向上，所述虚设结构与所述栅线缝隙在水平面上的投影的重叠部分的宽度为M，所述栅线缝隙的宽度为N，其中，M<0.1N。
20.根据权利要求18所述的三维存储器的制作方法，其特征在于：所述第一虚设部与所述第二虚设部之间独立设置，所述间隙位于所述第一虚设部和所述第二虚设部之间。
21.根据权利要求18所述的三维存储器的制作方法，其特征在于：所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述间隙中并与所述第一虚设部及所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离；或者所述间隙分别位于所述第一虚设部围成的区域以及所述第二虚设部围成的区域，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述第一虚设部及所述第二虚设部之间且分别与所述第一虚设部和所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离；或者所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部连接于所述第一虚设部远离所述栅线缝隙的一端及所述第二虚设部远离所述栅线缝隙的一端，且所述第三虚设部与所述栅线缝隙间隔预设距离。
22.根据权利要求18-21任一项所述的三维存储器的制作方法，其特征在于：所述三维存储器包括在第二水平方向上依次设置的核心区和台阶区，所述栅线缝隙包括位于所述核心区的第一栅线缝隙，所述第一栅线缝隙朝向所述台阶区的一端连接有一所述虚设结构。
23.根据权利要求18-21任一项所述的三维存储器的制作方法，其特征在于：所述三维存储器包括在第一水平方向上由所述栅线缝隙将所述叠层结构进行划分的多个区块，所述区块包括在第二水平方向上依次设置的第一核心区、台阶区及第二核心区，所述第一水平方向与所述第二水平方向相互垂直。
24.根据权利要求23所述的三维存储器的制作方法，其特征在于：多个区块包括相邻的第一区块和第二区块，所述栅线缝隙包括位于所述第一区块与所述第二区块之间且位于所述第一核心区的第一栅线缝隙，所述栅线缝隙包括位于所述第一区块与所述第二区块之间且位于所述第二核心区的第二栅线缝隙，所述第一栅线缝隙朝向所述台阶区的一端连接有一所述虚设结构，所述第二栅线缝隙朝向所述台阶区的一端连接有一所述虚设结构。
25.根据权利要求24所述的三维存储器的制作方法，其特征在于：所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部连接于所述第一虚设部远离所述栅线缝隙的一端及所述第二虚设部远离所述栅线缝隙的一端，且所述第三虚设部与所述栅线缝隙间隔预设距离。
26.根据权利要求24所述的三维存储器的制作方法，其特征在于：所述栅线缝隙包括位于所述第一区块远离所述第二区块的一侧的多条间隔的第三栅线缝隙以及位于所述第二区块远离所述第一区块的一侧的多条间隔的第四栅线缝隙，相邻两条所述第三栅线缝隙之间通过所述虚设结构连接；相邻两条所述第四栅线缝隙之间通过所述虚设结构连接。
27.根据权利要求26所述的三维存储器的制作方法，其特征在于：所述第一虚设部与所述第二虚设部之间独立设置，所述间隙位于所述第一虚设部和所述第二虚设部之间；或者所述间隙位于所述第一虚设部和所述第二虚设部之间，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述间隙中并与所述第一虚设部及所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离；或者所述间隙分别位于所述第一虚设部围成的区域以及所述第二虚设部围成的区域，所述虚设结构还包括第三虚设部，所述第三虚设部位于所述第一虚设部及所述第二虚设部之间且分别与所述第一虚设部和所述第二虚设部连接，且所述第三虚设部与所述栅线缝隙间隔预设距离。
28.根据权利要求26所述的三维存储器的制作方法，其特征在于：所述第一区块在远离所述第二区块的边缘区域设有位于所述台阶区的第一挡墙结构，所述第二区块在远离所述第一区块的边缘区域设有位于所述台阶区的第二挡墙结构，所述第三栅线缝隙位于所述第一挡墙结构远离所述第二挡墙结构的一侧，所述第四栅线缝隙位于所述第二挡墙结构远离所述第一挡墙结构的一侧，所述第一挡墙结构及所述第二挡墙结构均包括在垂直方向上交替堆叠的所述栅线牺牲层与所述电介质层。
29.根据权利要求18所述的三维存储器的制作方法，其特征在于：所述衬底自下而上依次包括底部多晶硅层、第一间隔层、中部多晶硅层、第二间隔层及顶部多晶硅层，所述虚设结构的底部至少延伸至所述第二间隔层表面，所述栅线缝隙的底部至少延伸至所述顶部多晶硅层表面。
CN202180003290.3A 2020-09-29 2021-09-27 一种三维存储器及其制作方法 Active CN114080680B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310099374.2A CN115988878A (zh) 2020-09-29 2021-09-27 一种三维存储器及其制作方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2020110468579 2020-09-29
CN202011046857.9A CN112185967B (zh) 2020-09-29 2020-09-29 一种三维存储器及其制作方法
PCT/CN2021/120889 WO2022068767A1 (zh) 2020-09-29 2021-09-27 一种三维存储器及其制作方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310099374.2A Division CN115988878A (zh) 2020-09-29 2021-09-27 一种三维存储器及其制作方法

Publications (2)

Publication Number Publication Date
CN114080680A CN114080680A (zh) 2022-02-22
CN114080680B true CN114080680B (zh) 2023-04-04

Family

ID=80284732

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310099374.2A Pending CN115988878A (zh) 2020-09-29 2021-09-27 一种三维存储器及其制作方法
CN202180003290.3A Active CN114080680B (zh) 2020-09-29 2021-09-27 一种三维存储器及其制作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310099374.2A Pending CN115988878A (zh) 2020-09-29 2021-09-27 一种三维存储器及其制作方法

Country Status (2)

Country Link
US (1) US20220115392A1 (zh)
CN (2) CN115988878A (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920793A (zh) * 2019-03-29 2019-06-21 长江存储科技有限责任公司 3d存储器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346471B (zh) * 2018-11-13 2020-06-23 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
KR20200079145A (ko) * 2018-12-24 2020-07-02 삼성전자주식회사 워드라인 컷을 포함하는 반도체 장치
CN109742083B (zh) * 2019-01-02 2021-08-31 长江存储科技有限责任公司 三维存储器及其制造方法
CN112185967B (zh) * 2020-09-29 2021-11-09 长江存储科技有限责任公司 一种三维存储器及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920793A (zh) * 2019-03-29 2019-06-21 长江存储科技有限责任公司 3d存储器件及其制造方法

Also Published As

Publication number Publication date
US20220115392A1 (en) 2022-04-14
CN114080680A (zh) 2022-02-22
CN115988878A (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
CN109346471B (zh) 形成三维存储器的方法以及三维存储器
CN112185967B (zh) 一种三维存储器及其制作方法
CN110176461A (zh) 3d nand存储器及其形成方法
KR101117398B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
CN108511454B (zh) 一种3d nand存储器及其制备方法
CN107046037A (zh) 垂直存储器件及其制造方法
CN110246846A (zh) 一种3d nand存储器件及其制造方法
CN111146206B (zh) 存储器装置
CN109801922B (zh) 一种形成三维存储器的方法及三维存储器
CN111211134A (zh) 一种3d存储器及其制造方法
KR102414511B1 (ko) 3차원 반도체 소자
CN104979357B (zh) 包括具有三维形状的源极线的非易失性存储器件
CN110600422A (zh) 3d nand闪存及制备方法
US11411020B2 (en) Memory device with sub-slits
CN108878437B (zh) 形成三维存储器的方法以及三维存储器
CN111668228B (zh) 3d nand存储器及其形成方法
CN111403406A (zh) 三维存储器及其制备方法
TWI575714B (zh) 三維記憶體
CN111081708B (zh) 一种半导体结构及其制作方法
CN110265404B (zh) 用于三维存储器的叠层结构、三维存储器及其制备方法
CN110808249B (zh) 三维存储器结构及其制备方法
CN114080680B (zh) 一种三维存储器及其制作方法
TWI483385B (zh) 半導體結構製造方法及製成之結構
TWI647819B (zh) 立體記憶體元件及其製作方法
CN111341780B (zh) 一种3d nand存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant