CN103579125A - 非易失性存储器件及其制造方法 - Google Patents

非易失性存储器件及其制造方法 Download PDF

Info

Publication number
CN103579125A
CN103579125A CN201310089484.7A CN201310089484A CN103579125A CN 103579125 A CN103579125 A CN 103579125A CN 201310089484 A CN201310089484 A CN 201310089484A CN 103579125 A CN103579125 A CN 103579125A
Authority
CN
China
Prior art keywords
gap
external zones
layer
cellular zone
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310089484.7A
Other languages
English (en)
Other versions
CN103579125B (zh
Inventor
卢侑炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103579125A publication Critical patent/CN103579125A/zh
Application granted granted Critical
Publication of CN103579125B publication Critical patent/CN103579125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种非易失性存储器件及其制造方法，所述方法包括以下步骤：在限定单元区和外围区并且具有源极区的衬底之上形成层叠结构，所述层叠结构包括层间电介质层和牺牲层；穿过单元区的层叠结构而形成与衬底连接的沟道层；在单元区的层叠结构中形成第一缝隙；在层叠结构中形成第二缝隙，所述第二缝隙包括第一部分和第二部分；去除经由第一缝隙和第二缝隙暴露出的牺牲层；形成导电层以填充去除了牺牲层的空间；在第二缝隙中形成绝缘层；以及通过将导电材料掩埋在形成有绝缘层的第二缝隙的第一部分中来形成源极接触。

Description

非易失性存储器件及其制造方法
相关申请的交叉引用
本申请要求2012年8月2日提交的申请号为10-2012-0084755的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种非易失性存储器件及其制造方法，更具体而言，涉及一种包括从衬底大体垂直层叠的多个存储器单元的非易失性存储器件及其制造方法。
背景技术
非易失性存储器件即使在电源切断的情况下也保留储存在其中的数据。目前，广泛地使用诸如NAND快闪存储器等的各种非易失性存储器件。
近来，由于包括在硅衬底之上被形成为单层的存储器单元的2D非易失性存储器件的集成度的改善达到极限，已经提出了包括从硅衬底垂直层叠的多个存储器单元的3D非易失性存储器件。
图1A至图1C是说明现有的3D非易失性存储器件的图。图1A是平面图，图1B是沿着图1A的线Y4-Y4’截取的截面图。图1C是沿着图1A的线Y5-Y5’和Y6-Y6’截取的截面图。
参见图1A至图1C，以下将简要地描述用于制造现有的非易失性存储器件的方法。
首先，在衬底100之上形成交替地层叠多个层间电介质层120和牺牲层130的结构（在下文中，被称作层叠结构），所述衬底100限定单元区B和在单元区B两侧的外围区A，并且衬底100中提供源极区110。
以阶梯形状来刻蚀外围区A的层叠结构。
选择性地刻蚀单元区B的层叠结构以形成穿过层叠结构而暴露出衬底100的多个沟道孔CH，然后在沟道孔CH中形成存储器层140和沟道层150。
选择性地刻蚀单元区B的层叠结构以形成第一缝隙SA。此外，选择性地刻蚀单元区B和外围区A的层叠结构以形成第二缝隙SB。此时，第二缝隙SB不但延伸到单元区B而且延伸到外围区A，因为外围区A的牺牲层130要被部分地去除以形成要与字线接触WC连接的导电层180。此外，由于第二缝隙SB必须提供随后形成源极接触SC的区域，所以第二缝隙SB具有较大的宽度。因此，第二缝隙SB的侧壁具有倾斜的轮廓。
去除经由第一缝隙SA和第二缝隙SB暴露出的牺牲层130，并且将导电层180掩埋在去除了牺牲层130的空间中。
用绝缘材料（未示出）来填充第一缝隙SA。此外，在第二缝隙SB的侧壁上形成绝缘层I1，并且用导电材料来填充第一缝隙SA的其余部分以形成源极接触SC。
然后，形成与外围区A中的导电层180连接的字线接触WC，由此完成图1A至图1C的器件。
在上述器件中，由于第二缝隙SB必须提供随后形成源极接触SC的区域，所以第二缝隙SB需要具有足够大的宽度。一般地，当刻蚀具有较大宽度的区域时，该区域的被刻蚀部分的斜率增加得比当刻蚀具有较小宽度的区域更多。因此，第二缝隙SB具有宽度从上到下减小的倾斜轮廓。由于第二缝隙SB的倾斜轮廓，外围区A的相应导电层180沿垂直方向彼此偏离地定位。即，导电层180从下到上以第二缝隙SB为基础向外部逐步地移动。因此，当在形成字线接触WC期间基于最上面的导电层180来确定字线接触WC的位置时，最下面的导电层180和字线接触WC的位置可能彼此偏离，使得最下面的导电层180和字线接触WC彼此不连接（参见D）。
然而，如果减小第二缝隙SB的宽度，则形成源极接触SC变得困难。
发明内容
本发明的示例性实施例针对一种能够在制造工艺期间防止发生缺陷的非易失性存储器件及其制造方法。
根据本发明的一个实施例，一种制造非易失性存储器件的方法可以包括以下步骤：在限定单元区和外围区并且具有源极区的衬底之上形成层叠结构，所述层叠结构包括交替层叠的多个层间电介质层和多个牺牲层；穿过单元区的层叠结构而形成与衬底连接的多个沟道层；在单元区的层叠结构中形成第一缝隙，使得第一缝隙具有足够的深度以至少穿通最下面的牺牲层；在层叠结构中形成第二缝隙，所述第二缝隙包括具有足够的深度以暴露出单元区中的源极区的第一部分，以及具有比第一部分更小的宽度的在外围区中的第二部分；去除经由第一缝隙和第二缝隙而暴露出的牺牲层；形成多个导电层以填充去除了牺牲层的空间；在第二缝隙中形成绝缘层；以及通过将导电材料掩埋在形成有绝缘层的第二缝隙的第一部分中来形成源极接触。
根据本发明的另一个实施例，一种非易失性存储器件可以包括：衬底，所述衬底限定单元区和外围区，并且具有源极区；第一层叠结构，所述第一层叠结构形成在衬底之上，并且包括交替层叠的多个层间电介质层和多个导电层；多个沟道层，所述多个沟道层穿过单元区的第一层叠结构与衬底连接；第一缝隙，所述第一缝隙形成在单元区的第一层叠结构中，并且具有足够的深度以至少穿通最下面的导电层；第二缝隙，所述第二缝隙形成在第一层叠结构中，并且包括具有足够的深度以暴露出单元区中的源极区的第一部分，以及具有比第一部分更小的宽度的在外围区中的第二部分；绝缘层，所述绝缘层形成在第二缝隙中；以及源极接触，所述源极接触被掩埋在形成有绝缘层的第二缝隙的第一部分中。
根据本发明的另一个实施例，一种制造非易失性存储器件的方法可以包括以下步骤：在限定单元区和外围区的衬底之上形成层叠结构，所述层叠结构包括交替层叠的多个层间电介质层和多个牺牲层；穿过单元区的层叠结构形成多个沟道层；在单元区的层叠结构中的沟道层之间形成第一缝隙；以及在层叠结构中形成第二缝隙，所述第二缝隙包括在单元区中位于沟道层之间的第一部分，以及具有比第一部分更小的宽度的在外围区中的第二部分。
附图说明
图1A至图1C是说明现有的3D非易失性存储器件的图。
图2A至图4C是说明根据本发明的一个示例性实施例的非易失性存储器件及其制造方法的图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分地传达本发明的范围。在说明书中，相似的附图标记在本发明的不同附图与实施例中表示相似的部分。
附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。应当容易理解的是：本公开中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”的意思不仅是“直接在某物上”，还包括在具有中间特征或中间层的情况下“在某物上”的意思，而“在…之上”的意思不仅是指在“在某物之上”，还可以包括在没有中间特征或中间层的情况下“在某物之上”（即，直接在某物上）的意思。在本说明书中，“连接/耦接”表示一个部件直接与另一个部件耦接或者经由其他部件间接耦接。在本说明书中，只要不在句子中特意提及，单数形式可以包括复数形式。
图2A至图4C是用于解释根据本发明的一个实施例的非易失性存储器件及其制造方法的图。图4A至图4C说明非易失性存储器件，图2A至图3C说明制造图4A至图4C的器件的中间步骤。图2A至图4A是平面图，图2B至图4B分别是沿着图2A至图4A的线X1-X1’和Y1-Y1’截取的截面图，图2C至图4C分别是沿着图2A至图4A的线Y2-Y2’和Y3-Y3’截取的截面图。
首先，将描述制造方法。
参见图2A至图2C，制备衬底10。衬底10限定布置有存储器单元的单元区B，以及设置在单元区B两侧的外围区A。此时，当将与线Y1-Y1’平行的方向称作第一方向并将与第一方向相交叉的方向称作第二方向时，外围区A沿第二方向设置在单元区两侧。衬底10可以包括诸如单晶硅的半导体材料。衬底10包括设置在其上的源极区11。源极区11可以通过掺入N型杂质来形成。
在衬底10之上，形成层叠结构。层叠结构包括交替层叠的多个层间电介质层12和牺牲层13。牺牲层3用于提供随后形成在单元区B中的存储器单元的栅极（在下文中，被称作单元栅）的空间，层间电介质层12用于将不同层的单元栅隔离。层间电介质层12可以包括氧化物，牺牲层13可以包括刻蚀速率与层间电介质层12不同的的材料，例如氮化物。
以阶梯形状来刻蚀外围区A的层叠结构。因此，外围区A中的牺牲层13的任何一个沿第二方向突出得比刚好位于该牺牲层13上方的另一个牺牲层13更多。为了便于描述，从外围区A的最下面的层开始，牺牲层13分别由S1、S2、S3以及S4来表示。用于外围区A中的层叠结构的刻蚀工艺可以通过所谓的减薄工艺（在逐步地减小掩模的宽度的同时刻蚀层叠结构）来执行。由于减薄工艺已众所周知，所以本文省略其详细描述。用第一绝缘层16来填充通过刻蚀外围区A中的层叠结构而形成的空间。例如，第一绝缘层16可以包括氧化物。
选择性地刻蚀单元区B的层叠结构以形成穿过层叠结构而暴露出衬底10的多个沟道孔CH。多个沟道孔CH可以沿着第一方向和与第一方向相交叉的第二方向布置成矩阵形状。可以采用各种方式来改变沿第一方向和第二方向的沟道孔CH的数目。
然后，在沟道孔CH的侧壁上形成存储器层14，并且形成沟道层15以掩埋在沟道孔CH中。存储器层14可以具有从靠近牺牲层13的一侧开始顺序地布置的隧道绝缘层、电荷陷阱层以及电荷阻挡层的三层结构。例如，存储器层14可以包括氧化物-氮化物-氧化物（ONO）层。沟道层15可以包括诸如多晶硅的半导体材料。在本发明的本实施例中，沟道层15完全填充具有存储器层14的沟道孔CH，但是本发明不局限于此。在本发明的另一个实施例中，沟道层15可以被形成为不完全填充形成有存储器层14的沟道孔CH的厚度。在这种情况下，沟道孔CH的其余部分可以用绝缘材料来填充。
在本发明的本实施例中，首先执行外围区A的层叠结构的刻蚀，然后形成沟道孔CH、沟道层15以及存储器层14。然而，本发明不局限于此，工艺顺序可以改变。
参见图3A至图3C，选择性地刻蚀单元区B的层叠结构以形成多个第一缝隙SA。用于去除单元区B的牺牲层13的第一缝隙SA可以具有至少穿通最下面的牺牲层13的深度。此外，第一缝隙SA可以沿与位线（未示出）的延伸方向相对应的第一方向将随后沿着相应的沟道层15形成的存储器单元的存储串隔离。针对此结构，第一缝隙SA可以被设置在沿第一方向的相邻沟道层15之间，并且在单元区B中沿着第二方向延伸。不在外围区A中形成第一缝隙SA。这是为了防止在去除牺牲层13的后续工艺期间外围区A和单元区B的结构倒塌。
此外，选择性地刻蚀单元区B和外围区A的层叠结构以形成第二缝隙SB。第二缝隙SB包括单元区B的第一部分SB1和外围区A的第二部分SB2。第一部分SB1与用于去除单元区B中的牺牲层13和/或沿第一方向将存储串隔离的第一缝隙SA起相似的作用，并且用于提供随后形成与源极区11连接的源极接触的空间。因此，第一部分SB1具有与第一缝隙SA相似的平面形状，除了其沿第一方向的宽度比第一缝隙SA更大以外。此外，第一部分SB1具有暴露出源极区11的深度。第二部分SB2从第一部分SB1延伸到外围区A，以部分地去除沿第一方向位于第二部分SB2两侧的牺牲层13。
第一缝隙SA和第二缝隙SB可以沿着第一方向交替地布置在沟道层15之间。另外，可以交替地布置一个或更多个第一缝隙SA和一个第二缝隙SB。在本发明的本实施例中，交替地布置三个第一缝隙SA和一个第二缝隙SB，但是本发明不局限于此。与第二缝隙SB交替布置的第一缝隙SA的数目可以考虑源极接触的电阻以及其他设计考虑来改变。
此时，第二缝隙SB的第二部分SB2的第一方向宽度可以被设定成比第一部分SB1的第一方向宽度更小。这是因为在外围区A中可以不存在源极接触。在这种情况下，与第一部分SB1的侧壁相比，第二缝隙SB的第二部分SB2的侧壁可以具有较垂直的轮廓。
通过湿法刻蚀工艺等来去除经由第一缝隙SA和第二缝隙SB暴露出的牺牲层13。结果，经由第一缝隙SA和第二缝隙SB的第一部分SB1完全地去除单元区B的牺牲层13。另一方面，经由第二缝隙SB的第二部分SB2而沿着第一方向将外围区A的牺牲层13去除预定的宽度。例如，牺牲层13被去除与图3A中的粗虚线之间的部分相对应的宽度。在图3A和图3B中，通过去除牺牲层13而形成的空间由符号G来表示。
如上所述，第二缝隙SB的第二部分SB2具有小的宽度，并且第二部分SB2的侧壁具有较垂直的轮廓。因此，通过去除外围区A中的牺牲层13而形成的空间G的侧壁可以大体位于与衬底10的表面垂直的同一竖直线上。
参见图4A至图4C，通过将导电材料掩埋在去除了牺牲层13而形成的空间G中来形成多个导电层18。例如，导电材料可以包括掺入杂质的多晶硅、金属或金属氮化物。单元区B的导电层18用作单元栅，外围区A的导电层18与以下要描述的字线接触连接。如上所述，外围区A的空间G大体位于同一竖直线上。因此，外围区A的导电层18也可以大体位于同一竖直线上。换言之，外围区A的相应导电层18沿第一方向存在于大体相同的位置，无论其水平高度如何。
用绝缘材料（未示出）来填充第一缝隙SA，并且在第二缝隙SB的侧壁上形成第二绝缘层19。第二绝缘层19具有较小的厚度以充分地提供随后在第二缝隙SB的第一部分SB1中形成源极接触的空间。此时，由于第二缝隙SB的第二部分SB2的宽度比第一部分SB1小，第二绝缘层19可以完全填充第二部分SB2。例如，第二绝缘层19可以包括氧化物。
用导电材料来填充形成有第二绝缘层19的第二缝隙SB的其余部分，以形成与源极区11连接的源极接触20。
然后，形成字线接触22以与外围区A的导电层18连接。此时，由于导电层18大体位于同一竖直线上，导电层18和字线接触22彼此偏离的可能性可以显著地降低。因此，可以缓解现有方法中的问题，即最下面的导电层和字线接触彼此偏离并且不正确连接的问题。
可以通过上述方法来制造图4A至图4C中所示的器件。
参见图4A至图4C，在单元区B的衬底10之上布置有以矩阵形状布置的多个柱体形状沟道层15、沿着沟道层15层叠的用于形成单元栅的多个导电层18、以及插入在沟道层15与导电层18之间的存储器层14。一个沟道层15、一个导电层18以及插入在它们之间的存储器层14形成单位存储器单元。
在外围区A的衬底之上设置有阶梯形状的结构。具体地，多个导电层18以第二缝隙SB的第二部分SB2为基础在预定的部分（参见粗虚线之间的部分）以阶梯形状布置，在其他部分多个牺牲层13以阶梯形状布置。
在单元区B中的层间电介质层12和导电层18的层叠结构内部，第一缝隙SA被形成到足够的深度以至少穿通最下面的牺牲层13。在单元区B和外围区A中的层间电介质层12和导电层18的层叠结构内部，第二缝隙SB被形成到足够的深度以暴露出源极区11。此时，第二缝隙SB包括单元区B的第一部分SB1和外围区A的第二部分SB2。第一部分SB1和第一缝隙SA交替地设置在沿第一方向的相邻沟道层15之间，第二部分SB2沿着第二方向从第一部分SB1延伸。
第一缝隙SA可以用绝缘材料填充。第二绝缘层19设置在第二缝隙SB的第一部分SB1的侧壁上，并且源极接触20掩埋在第一部分SB1的其余部分中。第二绝缘层19可以填充第二缝隙SB的第二部分SB2。
根据本发明的实施例，源极接触20可以位于单元区B中以减小外围区A中的第二缝隙SB的宽度。因此，在外围区A中形成的导电层18大体位于同一竖直线上而无论其水平高度如何，使得字线接触22与导电层18之间的连接更加方便和可行。
此外，由于可以在单元区B和外围区A中不同地控制第二缝隙SB的宽度，所以可以在不受外围区A限制的情况下增加单元区B中的第二缝隙SB的宽度。在这种情况下，由于单元区B中的第二缝隙SB的侧壁斜率增加，所以在形成源极接触20时可以改善掩埋特性。
尽管已经参照具体的实施例描述了本发明，但是对于本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。

Claims (23)

1.一种制造非易失性存储器件的方法，所述方法包括以下步骤：
在限定单元区和外围区并且具有源极区的衬底之上形成层叠结构，所述层叠结构包括交替层叠的多个层间电介质层和多个牺牲层；
穿过所述单元区的层叠结构而形成与所述衬底连接的多个沟道层；
在所述单元区的层叠结构中形成第一缝隙，使得所述第一缝隙具有足够的深度以至少穿通最下面的牺牲层；
在所述层叠结构中形成第二缝隙，所述第二缝隙包括：具有足够的深度以暴露出所述单元区中的源极区的第一部分，以及具有比所述第一部分更小的宽度的在所述外围区中的第二部分；
去除经由所述第一缝隙和所述第二缝隙而暴露出的所述牺牲层；
形成多个导电层以填充去除了所述牺牲层的空间；
在所述第二缝隙中形成绝缘层；以及
通过将导电材料掩埋在形成有所述绝缘层的第二缝隙的第一部分中来形成源极接触。
2.如权利要求1所述的方法，其中，所述第一部分具有比所述第二部分更大的斜率。
3.如权利要求1所述的方法，其中，在形成所述绝缘层的步骤中，用所述绝缘层来填充所述第一缝隙。
4.如权利要求1所述的方法，还包括以下步骤：在形成所述层叠结构之后，刻蚀所述外围区的层叠结构，使得所述外围区中的牺牲层中的一个牺牲层比刚好位于所述牺牲层上方的另一个牺牲层突出得更多。
5.如权利要求4所述的方法，其中，所述外围区中的导电层中的一个导电层比刚好位于所述导电层上方的另一个导电层具有突出得更多的端部，以及
所述方法还包括以下步骤：在形成所述导电层之后，在所述突出的端部之上形成字线接触。
6.如权利要求1所述的方法，其中，所述第一部分具有比所述第一缝隙更大的宽度。
7.如权利要求1所述的方法，其中，所述外围区包括分别存在于所述单元区两侧的第一外围区和第二外围区，
所述第一缝隙和所述第二缝隙沿同一方向，
所述第一缝隙跨所述单元区，以及
所述第二缝隙跨所述单元区、所述第一外围区以及所述第二外围区。
8.如权利要求1所述的方法，其中，将一个或更多个第一缝隙和一个第二缝隙交替地设置在所述沟道层之间。
9.如权利要求1所述的方法，其中，用所述绝缘层完全地填充所述第二部分，以及
所述源极接触仅位于所述单元区中。
10.如权利要求1所述的方法，其中，将包括电荷阻挡层、电荷存储层以及隧道绝缘层的存储器层插入在所述导电层与所述沟道层之间。
11.一种非易失性存储器件，包括：
衬底，所述衬底限定单元区和外围区并且具有源极区；
第一层叠结构，所述第一层叠结构形成在所述衬底之上，并且包括交替层叠的多个层间电介质层和多个导电层；
多个沟道层，所述多个沟道层穿过所述单元区的第一层叠结构与所述衬底连接；
第一缝隙，所述第一缝隙形成在所述单元区的第一层叠结构中，并且具有足够的深度以至少穿通最下面的导电层；
第二缝隙，所述第二缝隙形成在所述第一层叠结构中，并且包括：具有足够的深度以暴露出所述单元区中的源极区的第一部分，以及具有比所述第一部分更小的宽度的在所述外围区中的第二部分；
绝缘层，所述绝缘层形成在所述第二缝隙中；以及
源极接触，所述源极接触掩埋在形成有所述绝缘层的第二缝隙的第一部分中。
12.如权利要求11所述的非易失性存储器件，其中，所述外围区的第一层叠结构以预定的宽度存在于所述第二部分两侧，以及
所述非易失性存储器件还包括第二层叠结构，所述第二层叠结构形成在所述外围区的衬底之上，并且包括交替层叠的所述多个层间电介质层和多个牺牲层。
13.如权利要求11所述的非易失性存储器件，其中，所述第一部分比所述第二部分具有更大的斜率。
14.如权利要求11所述的非易失性存储器件，其中，所述绝缘层填充所述第一缝隙。
15.如权利要求11所述的非易失性存储器件，其中，所述外围区中的导电层中的一个导电层比刚好位于所述导电层上方的另一个导电层具有突出得更多的端部，以及
所述非易失性存储器件还包括形成在所述突出的端部之上的字线接触。
16.如权利要求11所述的非易失性存储器件，其中，所述第一部分具有比所述第一缝隙更大的宽度。
17.如权利要求11所述的非易失性存储器件，
其中，所述外围区包括分别存在于所述单元区两侧的第一外围区和第二外围区，
所述第一缝隙和所述第二缝隙沿同一方向，
所述第一缝隙跨所述单元区，以及
所述第二缝隙跨所述单元区、所述第一外围区以及所述第二外围区。
18.如权利要求11所述的非易失性存储器件，其中，一个或更多个第一缝隙和一个第二缝隙交替地设置在所述沟道层之间。
19.如权利要求11所述的非易失性存储器件，其中，利用所述绝缘层来完全填充所述第二部分，以及
所述源极接触仅位于所述单元区中。
20.如权利要求11所述的非易失性存储器件，其中，包括电荷阻挡层、电荷存储层以及隧道绝缘层的存储器层设置在所述导电层与所述沟道层之间。
21.一种制造非易失性存储器件的方法，包括以下步骤：
在限定单元区和外围区的衬底之上形成层叠结构，所述层叠结构包括交替层叠的多个层间电介质层和多个牺牲层；
穿过所述单元区的层叠结构形成多个沟道层；
在所述单元区的层叠结构中的沟道层之间形成第一缝隙；以及
在所述层叠结构中形成第二缝隙，所述第二缝隙包括：在所述单元区中位于所述沟道层之间的第一部分，以及具有比所述第一部分更小的宽度的在所述外围区中的第二部分。
22.如权利要求21所述的方法，
其中，所述外围区包括分别存在于所述单元区两侧的第一外围区和第二外围区，
所述第一缝隙和所述第二缝隙沿同一方向，
所述第一缝隙跨所述单元区，以及
所述第二缝隙跨所述单元区、所述第一外围区以及所述第二外围区。
23.如权利要求21所述的方法，其中，一个或更多个第一缝隙和一个第二缝隙交替地设置在所述沟道层之间。
CN201310089484.7A 2012-08-02 2013-03-20 非易失性存储器件及其制造方法 Active CN103579125B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120084755A KR20140018541A (ko) 2012-08-02 2012-08-02 비휘발성 메모리 장치 및 그 제조 방법
KR10-2012-0084755 2012-08-02

Publications (2)

Publication Number Publication Date
CN103579125A true CN103579125A (zh) 2014-02-12
CN103579125B CN103579125B (zh) 2017-11-03

Family

ID=50024628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310089484.7A Active CN103579125B (zh) 2012-08-02 2013-03-20 非易失性存储器件及其制造方法

Country Status (3)

Country Link
US (1) US8877587B2 (zh)
KR (1) KR20140018541A (zh)
CN (1) CN103579125B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448925A (zh) * 2014-08-29 2016-03-30 旺宏电子股份有限公司 半导体结构及其制造方法
CN108022929A (zh) * 2016-11-03 2018-05-11 三星电子株式会社 竖直存储器装置
WO2018161832A1 (en) * 2017-03-07 2018-09-13 Yangtze Memory Technologies Co., Ltd. Trench structures for three-dimensional memory devices
CN109346469A (zh) * 2017-08-01 2019-02-15 爱思开海力士有限公司 半导体器件及其制造方法
CN111527605A (zh) * 2020-03-20 2020-08-11 长江存储科技有限责任公司 三维存储器件及其制造方法
CN112259546A (zh) * 2015-05-26 2021-01-22 爱思开海力士有限公司 半导体器件及其制造方法
TWI797530B (zh) * 2020-04-28 2023-04-01 日商鎧俠股份有限公司 半導體記憶裝置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793293B1 (en) 2016-11-15 2017-10-17 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
JP2019161010A (ja) 2018-03-13 2019-09-19 東芝メモリ株式会社 半導体装置
KR102619625B1 (ko) 2018-05-18 2024-01-02 삼성전자주식회사 반도체 소자
SG11202104885PA (en) 2018-12-07 2021-06-29 Yangtze Memory Technologies Co Ltd Novel 3d nand memory device and method of forming the same
KR20200079145A (ko) 2018-12-24 2020-07-02 삼성전자주식회사 워드라인 컷을 포함하는 반도체 장치
KR20210014444A (ko) 2019-07-30 2021-02-09 삼성전자주식회사 반도체 소자
CN112151547A (zh) * 2020-09-23 2020-12-29 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276819A (zh) * 2007-03-27 2008-10-01 三星电子株式会社 非易失性存储器件及其制造方法
US20100314678A1 (en) * 2009-06-12 2010-12-16 Se-Yun Lim Non-volatile memory device and method for fabricating the same
US20110057250A1 (en) * 2009-09-04 2011-03-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
CN102569206A (zh) * 2010-12-30 2012-07-11 海力士半导体有限公司 非易失性存储器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
KR101733571B1 (ko) * 2010-11-08 2017-05-11 삼성전자주식회사 3차원 반도체 장치
KR101755643B1 (ko) * 2010-12-15 2017-07-10 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR101113766B1 (ko) 2010-12-31 2012-02-29 주식회사 하이닉스반도체 비휘발성메모리장치 및 그 제조 방법
KR20130076461A (ko) * 2011-12-28 2013-07-08 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276819A (zh) * 2007-03-27 2008-10-01 三星电子株式会社 非易失性存储器件及其制造方法
US20100314678A1 (en) * 2009-06-12 2010-12-16 Se-Yun Lim Non-volatile memory device and method for fabricating the same
US20110057250A1 (en) * 2009-09-04 2011-03-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
CN102569206A (zh) * 2010-12-30 2012-07-11 海力士半导体有限公司 非易失性存储器件及其制造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448925B (zh) * 2014-08-29 2018-06-22 旺宏电子股份有限公司 半导体结构及其制造方法
CN105448925A (zh) * 2014-08-29 2016-03-30 旺宏电子股份有限公司 半导体结构及其制造方法
CN112259546A (zh) * 2015-05-26 2021-01-22 爱思开海力士有限公司 半导体器件及其制造方法
CN108022929A (zh) * 2016-11-03 2018-05-11 三星电子株式会社 竖直存储器装置
CN108022929B (zh) * 2016-11-03 2023-07-04 三星电子株式会社 竖直存储器装置
WO2018161832A1 (en) * 2017-03-07 2018-09-13 Yangtze Memory Technologies Co., Ltd. Trench structures for three-dimensional memory devices
CN110168724A (zh) * 2017-03-07 2019-08-23 长江存储科技有限责任公司 三维存储器器件的沟槽结构
US10727245B2 (en) 2017-03-07 2020-07-28 Yangtze Memory Technologies Co., Ltd. Trench structures for three-dimensional memory devices
TWI666761B (zh) * 2017-03-07 2019-07-21 大陸商長江存儲科技有限責任公司 三維記憶體裝置的溝槽結構
US11205656B2 (en) 2017-03-07 2021-12-21 Yangtze Memory Technologies Co., Ltd. Trench structures for three-dimensional memory devices
US11729971B2 (en) 2017-03-07 2023-08-15 Yangtze Memory Technologies Co., Ltd. Trench structures for three-dimensional memory devices
CN109346469B (zh) * 2017-08-01 2022-11-29 爱思开海力士有限公司 半导体器件及其制造方法
CN109346469A (zh) * 2017-08-01 2019-02-15 爱思开海力士有限公司 半导体器件及其制造方法
CN111527605A (zh) * 2020-03-20 2020-08-11 长江存储科技有限责任公司 三维存储器件及其制造方法
TWI797530B (zh) * 2020-04-28 2023-04-01 日商鎧俠股份有限公司 半導體記憶裝置

Also Published As

Publication number Publication date
CN103579125B (zh) 2017-11-03
US8877587B2 (en) 2014-11-04
KR20140018541A (ko) 2014-02-13
US20140035024A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
CN103579125A (zh) 非易失性存储器件及其制造方法
US10629608B2 (en) 3D vertical channel tri-gate NAND memory with tilted hemi-cylindrical structure
CN106024794B (zh) 半导体器件及其制造方法
US8148769B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
US8247863B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
US8754485B2 (en) 3-dimensional non-volatile memory device including a selection gate having an L shape
KR101524830B1 (ko) 반도체 소자 및 그 형성방법
US10566348B1 (en) Tilted hemi-cylindrical 3D NAND array having bottom reference conductor
US9012972B2 (en) Nonvolatile semiconductor storage device and method of manufacturing the same
US20130313629A1 (en) Three-dimensional semiconductor memory device and a method of fabricating the same
US20200105782A1 (en) Vertical channel structure and memory device
KR20130072663A (ko) 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
CN103579251A (zh) 非易失性存储器件及其制造方法
CN101165902A (zh) 非易失性存储器件及其制造方法
CN103426917A (zh) 非易失性存储器件及其制造方法
JP2019009383A (ja) 半導体装置及びその製造方法
US10283519B2 (en) Three dimensional NAND string memory device
CN103579252A (zh) 非易失性存储器件及其制造方法
CN112466880B (zh) 三维存储器及其制备方法
KR20130005434A (ko) 불휘발성 메모리 소자
US8951881B2 (en) Methods of fabricating nonvolatile memory devices including voids between active regions and related devices
US11251197B2 (en) Semiconductor device
TWI627732B (zh) 雙位元快閃記憶體記憶體結構及其製造方法
TWI517365B (zh) 記憶體元件及其製造方法
KR102045851B1 (ko) 수직형 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant