TWI732487B - 具有鄰接源極接觸點結構的三維記憶體元件及其形成方法 - Google Patents

具有鄰接源極接觸點結構的三維記憶體元件及其形成方法 Download PDF

Info

Publication number
TWI732487B
TWI732487B TW109108736A TW109108736A TWI732487B TW I732487 B TWI732487 B TW I732487B TW 109108736 A TW109108736 A TW 109108736A TW 109108736 A TW109108736 A TW 109108736A TW I732487 B TWI732487 B TW I732487B
Authority
TW
Taiwan
Prior art keywords
source contact
forming
layer
sacrificial
dielectric plate
Prior art date
Application number
TW109108736A
Other languages
English (en)
Other versions
TW202129927A (zh
Inventor
張璐
吳智鵬
許波
韓凱
楊川
殷姿
謝柳群
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI732487B publication Critical patent/TWI732487B/zh
Publication of TW202129927A publication Critical patent/TW202129927A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Abstract

本案提出了用於形成記憶體元件的結構和方法的實施例。在一個例子中，記憶體元件包括基底、基底上方的堆疊層、通道結構、以及每個都垂直地延伸穿過儲存堆疊層的源極接觸點結構。源極接觸點結構包括：(i)多個第一源極接觸點部分，每個第一源極接觸點部分垂直地延伸並且橫向地彼此分開；(ii)第二源極接觸點部分，其在所述多個第一源極接觸點部分上方垂直地延伸並與所述多個第一源極接觸點部分接觸，其中第二源極接觸點部分在橫向上是連續的。

Description

具有鄰接源極接觸點結構的三維記憶體元件及其形成方法
本案公開內容的實施例涉及三維(3D)記憶體元件以及用於形成該3D記憶體元件的方法。
通過改進工藝技術、電路設計、程式設計演算法和製程，將平面記憶單元縮放到更小的尺寸。然而，隨著記憶單元的特徵尺寸接近下限，平面製程和製造技術變得具有挑戰性且成本高。結果，平面記憶單元的儲存密度接近上限。
3D記憶體架構可以解決平面記憶單元中的密度限制。3D記憶體架構包括儲存陣列和用於控制進出儲存陣列的訊號的週邊設備。
本案提供了具有鄰接源極接觸點結構的3D記憶體元件以及用於形成3D記憶體元件的方法的實施例。
在一個例子中，一種記憶體元件包括基底、所述基底上方的堆疊層、通道結構、以及每個都垂直地延伸穿過儲存堆疊層的源極接觸點結構。所述源極接觸點結構包括：(i)多個第一源極接觸點部分，每個第一源極接觸點部分垂 直地延伸並且橫向地彼此分開；以及(ii)在所述多個第一源極接觸點部分上方垂直地延伸並與所述多個第一源極接觸點部分接觸的第二源極接觸點部分，其中第二源極接觸點部分在橫向上是連續的。
在另一個例子中，一種記憶體元件包括基底、所述基底上方的堆疊層、多個通道結構、以及多個源極接觸點結構。所述多個源極接觸點結構包括多個第一源極接觸點結構和多個第二源極接觸點結構，其中每個源極接觸點結構都垂直地延伸穿過所述儲存堆疊層。每個第一源極接觸點結構都包括：(i)多個第一源極接觸點部分，每個第一源極接觸點部分垂直地延伸並且橫向地彼此分開，以及(ii)在所述多個第一源極接觸點部分上方垂直地延伸並與所述多個第一源極接觸點部分接觸的第二源極接觸點部分，其中所述第二源極接觸點部分是連續的。所述第二源極接觸點結構都在所述儲存堆疊層中連續地延伸。
在另外的例子中，一種用於形成記憶體元件的方法包括以下的操作。在第一介電質板中形成垂直延伸的多個開孔，所述第一介電質板包括在基底上交錯的多個第一犧牲層和多個第一介電層。在所述開孔中形成多個犧牲結構。在所述第一介電質板上方形成具有交錯的多個第二犧牲層和多個第二介電層的第二介電質板。形成在所述第二介電質板中延伸的縫隙開口，所述縫隙開口與所述犧牲源極接觸點結構對齊並在其上方。通過所述縫隙開口去除所述犧牲結構，使得所述縫隙開口與所述開孔接觸以形成縫隙結構。通過所述縫隙結構在所述第一介電質板和所述第二介電質板中形成多個導體層，從而形成儲存堆疊層。在所述縫隙結構中形成源極接觸點結構。
100:3D記憶體元件
102:基底
104:儲存堆疊層
104-1:第一記憶板
104-2:第二記憶板
106:源極接觸點結構
110:蝕刻停止層
112-1:第一源極接觸點部分
112-2:第二源極接觸點部分
114:絕緣間隔物
116:通道結構
118:汲極結構
120:導電層
122:介電層
124:介電覆蓋層
126:導電插塞
128:第二源極接觸點結構
130:摻雜區
132-1:第一源極接觸點部分
132-2:第二源極接觸點部分
136-1:多晶矽部分
136-2:鎢部分
150:儲存塊
152:儲存指
202:基底
204-1:第一介電質板
204-2:第二介電質板
206:源極接觸點結構
210:蝕刻停止層
212-1:第一源極接觸點部分
212-2:第二源極接觸點部分
214:絕緣間隔物
216:通道結構
217:氧化層
218:汲極結構
219:開口
220-1:第一犧牲層
220-2:第二犧牲層
221:第一通道孔
222:介電層
222-1:第一介電層
222-2:第二介電層
223:犧牲通道結構
224:介電覆蓋層
225:絕緣結構
225-1:第一絕緣部分
225-2:第二絕緣部分
226:導電插塞
227:犧牲源極接觸點結構
229:絕緣層
230:摻雜區
234:儲存堆疊結構
234-1:第一記憶板
234-2:第二記憶板
236-1:多晶矽部分
236-2:鎢部分
240:導電層
300:方法
302,304,306,308,310,312,314:操作
322,324,326,328,330,332,334,336,338,340,342,344,346,348:操作
400:方法
416:操作
附圖被併入本文並形成說明書的一部分，其例示了本揭露書之實施例並與說 明書一起進一步用以解釋本發明之原理，並使相關領域的技術人員能夠做出和使用本案公開之內容。
第1A圖根據本公開內容的一些實施例，示出了具有鄰接源極接觸點結構的示例性3D記憶體元件的橫截面視圖。
第1B圖根據本公開內容的一些實施例，示出了具有鄰接源極接觸點結構的示例性3D記憶體元件的俯視圖。
第1C圖根據本公開內容的一些實施例，示出了沿A-A’方向具有鄰接源極接觸點結構的示例性3D記憶體元件的橫截面視圖。
第2A-2H圖根據本公開內容的一些實施例，示出了在示例性製造過程的各個階段具有鄰接的源極接觸點結構的3D記憶體元件的橫截面視圖。
第3A圖根據本公開內容的一些實施例，示出了用於形成具有鄰接源極接觸點結構的3D記憶體元件的示例性方法的流程圖。
第3B-3D圖根據本公開內容的一些實施例，示出了第3A圖中的方法的示例性詳細製造操作的流程圖。
第4圖根據本公開內容的一些實施例，示出了具有鄰接源極接觸點結構的示例性3D記憶體元件的另一種橫截面視圖。
下文將參考附圖描述本案的實施例。
儘管對具體配置和設置進行了討論，但應當理解，這只是出於示例性目的而進行的。相關領域中的技術人員將認識到，可以使用其它配置和設置而不脫離本案公開的精神和範圍。對相關領域的技術人員顯而易見的是，本案還可以用於多種其它應用中。
要指出的是，在說明書中對「一個實施例」、「實施例」、「示例性實 施例」、「一些實施例」等的引用指示所描述的實施例可以包括特定的特徵、結構或特性，但是每個實施例可能不一定包括該特定的特徵、結構或特性。此外，這種詞語未必是指同一個實施例。另外，在結合實施例描述特定特徵、結構或特性時，結合其它實施例(無論是否明確描述)實現這種特徵、結構或特性應在相關領域技術人員的知識範圍內。
通常，可以至少部分地從上下文中的用法來理解術語。例如，至少部分取決於上下文，如本文所使用的術語「一或多個」可用於以單數意義描述任何特徵、結構或特性，或可用於以複數意義描述特徵、結構或特徵的組合。類似地，至少部分取決於上下文，諸如「一」、「一個」或「所述」等術語同樣可以被理解為表達單數用法或表達複數用法。另外，術語「基於」可以被理解為不一定旨在傳達一組排他性的因素，而是可以替代地，至少部分地取決於上下文，允許存在不一定明確描述的其他因素。
如本文所使用的，術語「標稱/標稱上」是指在產品或製程的設計階段期間設定的部件或製程操作的特性或參數的期望值或目標值、以及高於和/或低於期望值的值的範圍。值的範圍可以是由於製程或公差的輕微變化而引起的。如本文所使用的，術語「大約」表示可以基於與主題半導體元件相關聯的特定技術節點而變化的給定量值。基於特定的技術節點，術語「大約」可以表示給定量的值，該給定量的值例如在該值的10-30%內變化(例如，值的±10%、±20%或±30%)。
如本文所使用的，階梯結構指的是滿足以下情形的一組表面：其包括至少兩個水平表面(如沿x-y平面)和至少兩個(如第一和第二個)豎直表面(如沿z軸)，以使每個水平表面鄰接於從該水平表面的第一邊緣向上延伸的第一豎直表面，並且鄰接於從該水平表面的第二邊緣向下延伸的第二豎直表面。「臺階」或「階梯」是指一組鄰接表面的高度的垂直偏移。在本公開內容中，術語 「階梯」和術語「臺階」是指階梯結構的一層並且可互換地使用。在本公開內容中，水平方向可以是指與基底(例如提供用於在其上形成結構的製造平臺的基底)的頂表面平行的方向(如x軸或y軸)，垂直方向可以指與結構的頂表面垂直的方向(如z軸)。
廣泛地用於各種電子產品中的NAND快閃記憶體元件是非易失性的、重量輕的、低功耗的、並具有良好的性能。當前，平面NAND快閃記憶體元件已經達到其儲存極限。為了進一步增加儲存容量並降低每位元的儲存成本，已經提出了3D NAND記憶體元件。現有的3D NAND記憶體元件通常包括多個儲存塊。相鄰的儲存塊通常由閘縫隙(GLS)隔開，其中在閘縫隙中形成陣列共源極(ACS)。在形成現有3D NAND記憶體元件的製造方法中，通常經由蝕刻製程穿過導體/介電層對的整個堆疊結構來形成GLS。
隨著對更高儲存容量需求的持續增長，目前已經提出了具有多層結構的3D NAND記憶體元件。與現有的3D NAND記憶體元件相比，具有多層結構的3D NAND記憶體元件通常在垂直方向上具有更多的層次(或導體/介電層對)。由於層數的增加，用於形成GLS的現有蝕刻方法變得具有挑戰性。例如，在現有的製程中，通常在通道結構之後，以單次蝕刻的方式形成GLS。從階梯區域(例如在其中形成階梯)到核心區域(例如在其中形成通道結構)的圖案變化，可以在3D NAND記憶體元件中引起不均勻的應力，結果可能在受不均勻應力影響的區域中使GLS變形，從而尤其在3D記憶體元件的下部形成彎曲/波浪形狀(或「鼠咬」形狀)。GLS的變形/彎曲形狀可能導致GLS(或ACS)與通道結構之間發生非期望的接觸，從而引起短路。此外，在多層面結構中，可能形成具有非期望的高縱橫比的GLS，並且用於填充GLS並形成ACS的導電材料可能引起非期望的高應力，從而導致ACS變形甚至塌陷。3D NAND記憶體元件的性能可能會受到影響。
本公開內容提供了具有多層面結構、在3D記憶體元件中延伸的鄰接的源極接觸點結構的3D記憶體元件(例如3D NAND記憶體元件)，以及形成該3D記憶體元件的方法。該3D記憶體元件包括至少兩個垂直(如沿著z軸)堆疊的平板以及在3D記憶體元件中延伸的鄰接的源極接觸點結構。鄰接的源極接觸點結構位於儲存塊中，將儲存單元分離成一對儲存指。舉一個例子，3D記憶體元件具有雙層結構，並且鄰接的源極接觸點結構在第一平板(如下平板)中具有多個第一源極接觸點部分，並且在第二平板(如上平板)中具有第二源極接觸點部分。第一源極接觸點部分和第二源極接觸點部分彼此接觸並導電地連接。在一些實施例中，第一源極接觸點部分彼此地分開(例如沿橫向方向間隔地分佈)，並且分別與基底和第二源極接觸點部分接觸。第二源極接觸點部分具有連續的形狀(例如沿著橫向方向連續延伸的長方體形狀)。在一些實施例中，第一源極接觸點部分具有相同的形狀(如圓柱形)，並且包括相同的材料(如多晶矽)。在一些實施例中，第二源極接觸點部分包括多晶矽和/或鎢。源極接觸點結構的結構可以減少由鎢形成的源極接觸點結構所施加的應力。
在本公開內容中，個別形成第一開孔(在其中形成第一源極接觸點部分)和第二縫隙開口(在其中形成第二源極接觸點部分)。第一開孔和第二縫隙開口鄰接以形成縫隙結構。同時，可以在形成源極接觸點結構的相同操作中，部分地或完全地形成其它結構(如通道結構)。在一些實施例中，通過使第一通道孔和第二通道孔鄰接來形成通道孔，其中在第一平板和第二平板中分開地形成第一通道孔和第二通道孔。縫隙結構和通道孔的形成可以進一步減小3D記憶體元件中的應力，並讓所欲的穩定性結構(例如源極接觸點結構和通道結構)形成。
第1A-1C圖根據一些實施例，示出了具有雙層結構的示例性3D記憶體元件100的視圖。具體而言，第1A圖示出了沿著x-z平面的核心區域中的3D記憶體 元件100的橫截面視圖，第1B圖示出了沿著x-y平面的核心區域和階梯區域中的3D記憶體元件100的俯視圖，第3圖示出了沿著A-A’方向(如y-z平面)在核心區域和階梯區域中的3D記憶體元件100的橫截面視圖。如第1A圖中所示，3D記憶體元件100可以包括基底102、在基底102上方的儲存堆疊層104、在儲存堆疊層104中垂直延伸(如沿z軸)的一或多個通道結構116、以及在儲存堆疊層104中垂直延伸的一或多個源極接觸點結構106。儲存堆疊層104可以包括在基底102上方的第一記憶板104-1和在第一記憶板104-1上的第二記憶板104-2。在一些實施例中，3D記憶體元件100包括在3D記憶體元件100中的相鄰記憶板的介面處橫向延伸的蝕刻停止層110。3D記憶體元件100還可以包括覆蓋通道結構116的介電覆蓋層124。
基底102可以包括矽(如單晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)、覆矽絕緣基底(SOI)、覆鍺絕緣基底(GOI)或者任何其它適當的材料。在一些實施例中，基底102是薄化後的基底(如半導體層)，其通過研磨、蝕刻、化學機械拋光(CMP)或者其任意組合而薄化。在一些實施例中，基底102包括矽。
儲存堆疊層104(例如第一記憶板104-1和第二記憶板104-2中的每一個)可以包括多個交錯的導體層120和介電層122。通道結構116和導體層120的相交可以形成3D記憶體元件100中的多個儲存單元(如儲存單元陣列)。儲存堆疊層104中的導體/介電層對的數量(如32、64、96或128)確定3D記憶體元件100中的儲存單元的數量。導體層120和介電層122可以在垂直方向(如z方向)上交替。換句話說，除了在儲存堆疊層104的頂部或底部的那些之外，每個導體層120可以在兩側與兩個介電層122鄰接，並且每個介電層122可以在兩側與兩個導體層120鄰接。每個導體層120可以具有相同的厚度，也可以具有不同的厚度。類似地，每個介電層122可以具有相同的厚度，也可以具有不同的厚度。導體層120可以包括導體材料，其包括但不限於鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、多晶型 矽(多晶矽)、摻雜的矽、矽化物或者其任意組合。介電層122可以包括介電質材料，該介電質材料包括但不限於氧化矽、氮化矽、氮氧化矽或者其任意組合。在一些實施例中，導體層120包括金屬層(如W)，介電層122包括氧化矽。
通道結構116可以形成陣列，並且可以各自在基底102上方垂直地延伸。通道結構116可以包括半導體通道，該半導體通道垂直地延伸穿過交替的導體/介電堆疊層。通道結構116可以包括通道孔，該通道孔填充有多個通道形成層的通道形成結構(例如介電質材料(如作為儲存膜)和/或半導體材料(如作為半導體層))。在一些實施例中，儲存膜是包括穿隧層、儲存層(也稱為「電荷陷阱層」)和阻擋層的複合層。通道孔的剩餘空間可以部分地或完全地用包括諸如氧化矽之類的介電質材料的介電核來填充。通道結構116可以具有穿過儲存堆疊層104的圓柱形狀(如柱形)，或者具有在每個記憶板中的梯形形狀，並且具有在相鄰的記憶板之間(例如在第一記憶板104-1和第二記憶板104-2之間並沿著通道結構116的側壁)的介面處的交錯的部分。通道結構116還可以具有任何其它適當的形狀，其不受本公開內容的實施例的限制。根據一些實施例，以從中心朝向側壁的順序，徑向地設置介電核、半導體層、穿隧層、儲存層和阻擋層。半導體層可以包括矽(如非晶矽、多晶矽和/或單晶矽)。穿隧層可以包括氧化矽、氮氧化矽或者其任意組合。儲存層可以包括氮化矽、氮氧化矽、矽或者其任意組合。阻擋層可以包括氧化矽、氮氧化矽、高介電常數(高k)介電質或者其任意組合。在一個例子中，儲存層可以包括氧化矽/氮氧化矽(或氮化矽)/氧化矽(ONO)的複合層。
在一些實施例中，通道結構116還包括在通道結構116的下部(例如在底部的下端)中的導電插塞126(如半導體插塞)。如本文所使用的，當基底102位於3D記憶體元件100的最低平面中時，元件(如通道結構116)的「上端」是在垂直方向上較遠離基底102的一端，而元件(如通道結構116)的「下端」是在 垂直方向上更靠近基底102的一端。導電插塞126可以包括半導體材料(例如矽)，該半導體材料從基底102磊晶生長(例如使用選擇性磊晶生長)或者以任何合適的方向沉積在基底102中。應當理解，在一些實施例中，導電插塞126包括與基底102相同的材料的單晶矽。換句話說，導電插塞126可以包括從基底102生長的磊晶生長的半導體層。導電插塞126也可以包括與基底102不同的材料。在一些實施例中，導電插塞126包括矽、鍺和矽鍺中的至少一種。在一些實施例中，導電插塞126的一部分在基底102的頂表面上方並且與半導體通道接觸。導電插塞126可以導電地連接到半導體通道。在一些實施例中，導電插塞126的頂表面位於底部介電層122(例如儲存堆疊層104的底部的介電層)的頂表面和底表面之間。在一些實施例中，導電插塞126的底表面在基底102的頂表面下方。在一些實施例中，導電插塞126的底表面與基底102的頂表面接觸。
在一些實施例中，通道結構116還包括在通道結構116的上部(例如在上端)中的汲極結構118(如通道插塞)。汲極結構118可以與半導體通道的上端接觸，並且可以導電地連接到半導體通道。汲極結構118可以包括半導體材料(如多晶矽)或導電材料(如金屬)。在一些實施例中，汲極結構118包括填充有Ti/TiN或Ta/TaN作為黏合層和填充有鎢作為導體材料的開口。藉由在3D記憶體元件100的製造期間覆蓋半導體通道的上端，汲極結構118可以用作蝕刻停止層以防止對填充在半導體通道中的介電質(如氧化矽和氮化矽)進行蝕刻。在後續的操作中，可以在汲極結構118上方形成諸如通孔和/或接觸銲墊之類的導電結構。
在一些實施例中，源極接觸點結構106垂直地延伸穿過儲存堆疊層104並且與基底102接觸。源極接觸點結構106可以包括絕緣間隔物114和在絕緣間隔物114中的源極接觸點112。可以在基底102中形成摻雜區130，其與源極接觸點112接觸並導電地連接到源極接觸點112。在一些實施例中，絕緣間隔物114具有多層(例如複合結構)。例如，絕緣間隔物114可以包括徑向地朝向源極接觸點結 構106的側壁設置的多個絕緣層(如氧化矽、氮化矽和/或氮氧化矽)。源極電壓可以通過摻雜區130和源極接觸點112來施加到儲存單元。源極接觸點112可以包括多個第一源極接觸點部分112-1和第二源極接觸點部分112-2，每個第一源極接觸點部分112-1都在第一記憶板104-1中延伸，第二源極接觸點部分112-2在第二記憶板104-2中延伸。第二源極接觸點部分112-2可以在第一記憶板104-1和第二記憶板104-2的介面處與第一源極接觸點部分112-1垂直對齊、接觸並導電地連接(如沿z方向)。在一些實施例中，每個源極部分沿x-z平面的橫截面可以具有梯形形狀，其橫向尺寸可以朝向基底102來減小。在一些實施例中，源極接觸點112具有延伸穿過儲存堆疊層104的梯形形狀或者柱形形狀。
源極接觸點結構106可以在第一記憶板104-1和第二記憶板104-2的介面處具有交錯部分。該交錯部分可以是沿著源極接觸點結構106的側壁的。由相鄰的源極部分的橫向尺寸的差異形成的交錯部分，可以包括與相鄰的源極部分的端部接觸的橫向部分。在一些實施例中，絕緣間隔物114可以包括適當的介電質材料(如氧化矽)。在一些實施例中，源極接觸點112可以包括諸如鎢、多晶矽、摻雜矽、矽化物、鋁、銅和鈷中的一或多種之類的合適的導電材料。在一些實施例中，第一源極接觸點部分112-1包括多晶矽，第二源極接觸點部分112-2包括多晶矽部分136-1和在多晶矽部分136-1上方的鎢部分136-2。在一些實施例中，第一源極接觸點部分112-1和第二源極接觸點部分112-2都包括鎢。在一些實施例中，每個第一源極接觸點部分112-1都包括鎢上的多晶矽，第二源極接觸點部分112-2包括鎢。摻雜區130可以包括與基底102具有相反極性的合適的摻雜劑。
在一些實施例中，3D記憶體元件100在第一記憶板104-1和第二記憶板104-2的介面處包括蝕刻停止層110。蝕刻停止層110可以包括分佈在源極接觸點結構106和通道結構116之外的區域中的多個部分。蝕刻停止層110可以包括在介電層122上具有高蝕刻選擇性的合適的材料。在一些實施例中，蝕刻停止層110 包括多晶矽。
根據一些實施例，第1B圖示出了源極接觸點結構106的俯視圖，每個源極接觸點結構106包括多個第一源極接觸點部分和相應的第二源極接觸點部分，並在階梯區域和核心區域中沿著相同的橫向方向(如y軸)延伸。具體而言，第1B圖示出了在儲存堆疊層104中，核心區域(「CORE REGION」)中的第一源極接觸點部分112-1和第二源極接觸點部分112-2、以及階梯區域(「SS區域」)中的第一源極接觸點部分132-1和第二源極接觸點部分132-2的佈局。每個第二源極接觸點部分112-2(例如沿著y軸連續延伸)可以對應於多個第一源極接觸點部分112-1(例如沿著y-軸分開地分佈)，每個第二源極接觸點部分132-2(例如沿y軸連續延伸)可以對應於多個第一源極接觸點部分132-1(例如沿y軸分開地分佈)。每個第二源極接觸點部分(如112-2和132-2)和對應的第一源極接觸點部分(如112-1和132-1)可以形成源極接觸點(如112和132)。如第1B圖中所示，源極接觸點112(或源極接觸點結構106)可以在核心區域中橫向地(如沿著y軸)延伸，並且源極接觸點132可以在階梯區域中橫向地(如沿著y軸)延伸。沿著y軸，每個第二源極接觸點部分112-2/132-2的長度可以等於相應的第一源極接觸點部分112-1/132-1延伸的距離。在核心區域中，每個源極接觸點結構106(或源極接觸點112)可以位於儲存塊150中，以將儲存塊中的儲存單元劃分成一對儲存指152。也就是說，每個源極接觸點結構106可以位於在儲存塊中的相鄰儲存指152之間。在一些實施例中，階梯區域和核心區域中的源極接觸點結構106不彼此接觸。也就是說，在一些實施例中，單個源極接觸點結構106僅會在階梯區域和核心區域的其中一者中延伸。在一些實施例中，源極接觸點132和112的形狀、尺寸和組成可以相同或者相似。
第1B圖還示出了位於儲存塊之間的一對第二源極接觸點結構128(第1A圖和第1C圖中未示出)。也就是說，第二源極接觸點結構128可以將儲存堆疊 層104中的儲存單元劃分為一或多個其中具有源極接觸點結構106的儲存塊。與源極接觸點結構106不同，每個第二源極接觸點結構128可以在第一記憶板104-1和第二記憶板104-2中沿著z軸連續地延伸，例如將相鄰儲存塊中的儲存單元進行完全地分開。在一些實施例中，第二源極接觸點結構128可以在階梯區域和核心區域中沿y軸連續地延伸。也就是說，在一些實施例中，單個第二源極接觸點結構128可以在階梯區域和核心區域兩者中延伸。
沿著x-y平面(如橫向平面)，第一源極接觸點部分112-1的橫截面可以是任何適當的形狀，如圓形(如第1B圖中所示)、條形、橢圓形、正方形和/或其它形狀。在一些實施例中，第二源極接觸點部分112-2的橫截面是具有大於寬度(如沿x軸)的長度(如沿y軸)的條形形狀。在各種實施例中，第二源極接觸點部分112-2的橫截面包括一或多種形狀(如矩形)。在本公開內容的附圖中的結構的形狀、數量、比例和分佈僅僅是用於說明目的，並且不指示結構的實際形狀、數量、比例和分佈。
在各個實施例中，階梯區域和核心區域中的通道結構116可以相同，也可以不同。在一些實施例中，階梯區域和核心區域中的源極接觸點結構106可以相同，也可以不同。通道結構116和源極接觸點結構106的具體結構不應當受到本公開內容的實施例限制。
第1C圖根據一些實施例，示出了沿A-A’方向(如沿y-z平面)的源極接觸點112的橫截面視圖。如第1C圖中所示，第一源極接觸點部分112-1可以沿y軸分開地分佈，並且與第二源極接觸點部分112-2垂直地對齊。第一源極接觸點部分112-1可以在第一記憶板104-1和第二記憶板104-2的介面處與第二源極接觸點部分112-2接觸並導電地連接。舉一個例子，第一源極接觸點部分112-1都包括多晶矽，第二源極接觸點部分112-2包括多晶矽部分136-1和位於多晶矽部分136-1上方的鎢部分136-2。第一源極接觸點部分112-1可以包括任何適當的形狀，例如 每個都具有彼此相同的形狀或者彼此不同的形狀。例如，第一源極接觸點部分112-1可以具有柱形和/或梯形形狀。在一些實施例中，第一源極接觸點部分112-1沿著y軸均勻地間隔開並且具有彼此相同的形狀和尺寸。在一些實施例中，每個第一源極接觸點部分112-1沿z軸具有相同的圓柱形狀和相同的高度。在一些實施例中，第二源極接觸點部分112-2在第二記憶板104-2中沿著y軸和z軸(或沿著y-z平面)連續延伸。在一些實施例中，第二源極接觸點部分112-2具有長方體形狀。與第一源極接觸點部分112-1沿x軸的橫向尺寸相比，第二源極接觸點部分112-2沿x軸的橫向尺寸可以更小、更大或者標稱上相同。在一些實施例中，沿x軸，第二源極接觸點部分112-2的橫向尺寸小於介面處的第一源極接觸點部分112-1的橫向尺寸，如第1A圖中所示。
3D記憶體元件100可以是單片式3D記憶體元件的一部分。術語「單片式」意指3D記憶體元件的部件(例如週邊元件和記憶體陣列元件)形成在單個基底上。對於單片式3D記憶體元件，由於週邊元件處理和記憶體陣列元件處理的錯綜複雜，製造遇到額外的限制。例如，記憶體陣列元件(如NAND記憶體串)的製造受到與已經在或將在同一基底上形成的週邊元件相關聯的熱預算的約束。
或者，3D記憶體元件100可以是非單片式3D記憶體元件的一部分，其中的部件(如週邊元件和記憶體陣列元件)可以單獨地形成在不同的基底上，並且之後以例如面對面的方式來接合。在一些實施例中，記憶體陣列元件基底(如基底102)保留為經接合後的非單片式3D記憶體元件的基底，並且將週邊元件(例如包括用於促進3D記憶體元件200的運作的任何合適的數位、類比和/或混合訊號週邊電路，諸如頁面緩衝器、解碼器和鎖存器(未示出))翻轉並且面向下朝向記憶體陣列元件(如NAND記憶體串)以進行混合接合。應理解的是，在一些實施例中，將記憶體陣列元件基底(如基底102)翻轉並且面向下朝向週邊 元件(未示出)以進行混合接合，使得接合後的非單片式3D記憶體元件中，記憶體陣列元件會位於週邊元件上方。記憶體陣列元件基底(如基底102)可以是薄化後的基底(其不是接合後的非單片式3D記憶體元件的基底)，並且可以在薄化後的記憶體陣列元件基底的背面上形成非單片式3D記憶體元件的後段製程(BEOL)互連結構。
第2A-2H圖根據一些實施例，示出了在製造過程的各個階段的3D記憶體元件100的橫截面視圖。第3A圖示出了用於形成3D記憶體元件100的方法300的流程圖。第3B-3D圖示出方法300的詳細製造操作的流程圖。為了便於說明起見，文中描述了具有雙層板結構的3D記憶體元件100的製造過程。在各種實施例中，3D記憶體元件還可以沿垂直方向(如z方向)具有兩個以上的記憶板。例如，每個第一源極接觸點部分和第二源極接觸點部分都可以在一或多個記憶板中垂直地延伸，並且在相鄰的記憶板的介面處鄰接。具有兩個以上記憶板的3D記憶體元件中的結構的製造可以類似於3D記憶體元件100的製造，故在此不進行描述。應當理解的是，方法300中示出的操作不是窮舉的，也可以在任何所示出的操作之前、之後或之間執行其它操作。此外，這些操作中的一些操作可以同時地執行，或者以與第2圖和第3圖中所示的順序不同的順序來執行。
如第3A圖中所示，方法300包括操作302-314。在操作302中，形成多個開孔，這些開孔在第一介電質板中垂直地延伸，該第一介電質板在基底上具有交錯的多個第一犧牲層和多個第一介電層。在操作304中，在這些開孔中形成多個犧牲結構。在操作306中，形成第二介電質板。第二介電質板可以包括在第一介電質板上方交錯的多個第二犧牲層和多個第二介電層。在操作308中，形成在第二介電質板中延伸的縫隙開口。該縫隙開口可以與犧牲源極接觸點結構對齊並在其上方。在操作310中，通過縫隙開口去除犧牲結構，使得縫隙開口與這些開孔接觸以形成縫隙結構。在操作312中，通過縫隙結構在第一和第二介電質 板中形成多個導體層，從而形成儲存堆疊層。在操作314中，在縫隙結構中形成源極接觸點結構。下面描述操作302-314的細節。
在該過程的開始，在基底上方的第一平板中形成第一通道孔和多個開孔(操作322)。第2A-2C圖示出了相應的結構。
如第2A圖中所示，在一些實施例中，將第一絕緣部分225-1形成為圍繞第一介電質板204-1，使得第一介電質板204-1位於第一絕緣部分225-1中。第一介電質板204-1可以具有階梯結構，例如在第一介電質板204-1的階梯區域中。可以通過使用蝕刻遮罩(例如在第一介電質板204-1上的圖案化的PR層)重複地蝕刻多個交錯的第一犧牲層220-1和第一介電層222-1來形成階梯結構。每個第一犧牲層220-1和下面的第一介電層222-1可以稱為介電質對。在一些實施例中，一或多個介電質對可以形成一個層級/階梯。在形成階梯結構的過程中，修剪PR層(例如從儲存堆疊層的邊界逐漸向內蝕刻，通常是從各個方向)，並用作蝕刻遮罩以蝕刻第一介電質板204-1的暴露部分。修剪的PR的量可以與階梯的尺寸直接相關(如決定因素)。可以使用適當的蝕刻(如濕蝕刻的等向性蝕刻)來獲得PR層的修剪。可以連續地形成和修剪一或多個PR層，以形成階梯結構。在修剪PR層之後，可以使用適當的蝕刻劑來蝕刻每個介電質對，以去除第一犧牲層220-1和下面的第一介電層222-1的一部分。蝕刻的第一犧牲層220-1和第一介電層222-1可以在第一介電質板204-1中形成臺階。然後，可以除去PR層。在一些實施例中，沉積第一絕緣部分225-1以圍繞第一介電質板204-1，使得第一介電質板204-1在第一絕緣部分225-1中。第一絕緣部分225-1可以包括諸如氧化矽之類的任何適當的絕緣材料，並且可以通過諸如CVD、PVD和/或ALD之類的適當的沉積製程來沉積。為了便於說明起見，文中僅描述和描繪了核心區域中的源極接觸點結構的形成。在一些實施例中，通過相同的操作來形成階梯區域和核心區域中的源極接觸點結構。如第2C圖中所示，形成在基底202上方的第一介電質板204-1中延伸的 一或多個第一通道孔221和多個開孔219。可以形成所述多個開孔219以便沿著橫向方向(如沿著y軸)對齊，如第1A-1C圖中描述的第一源極接觸點部分112-1的分佈。在一些實施例中，在第一通道孔221的底部形成導電插塞226。
可以在基底202上方提供第一介電質板204-1。如第2A圖中所示，可以通過在基底202上方交替地沉積第一犧牲層220-1和第一介電層222-1，在基底202上方形成第一介電質板204-1。第一犧牲層220-1和第一介電層222-1可以在後續的閘極替換過程中具有不同的蝕刻選擇性。在一些實施例中，第一犧牲層220-1和第一介電層222-1包括不同的材料。在一些實施例中，第一犧牲層220-1包括氮化矽，第一介電層222-1包括氧化矽。第一犧牲層220-1和第一介電層222-1的沉積可以各自包括化學氣相沉積(CVD)、物理氣相沉積(PVD)和原子層沉積(ALD)中的一或多種。
例如，可以任何適當的順序形成位於第一介電質板204-1中延伸的第一通道孔221和多個開孔219。亦即，可以在形成開孔219之前、同時或之後，形成第一通道孔221。在一些實施例中，如第2B圖和第2C圖中所示，在形成第一通道孔221之前形成開孔219。開孔219可以各自在相應的底部暴露基底202。在一些實施例中，可以在每個開孔219的底部形成諸如氧化物層之類的絕緣層229，以覆蓋基底202在相應開孔219的底部處暴露的部分，例如，用於防止在後續操作(如在第一通道孔的底部形成導電插塞226)中對基底202的損壞。絕緣層229可以包括基底202的自然氧化物(如氧化矽)，並且可以通過諸如熱氧化之類的任何適當的氧化製程來形成。在一些實施例中，在形成第一通道孔221之前形成絕緣層229。
在一些實施例中，通過相同的圖案化/蝕刻製程來形成第一通道孔221和開孔219。在一些實施例中，例如可以通過不同的圖案化/蝕刻製程，在形成開孔219之前形成第一通道孔221。沿著Z軸，第一通道孔221和開孔219可以具有相同的深度或不同的深度。在這兩種情況下，可以在第一通道孔221的底部處形成 導電插塞226之前，在每個開孔219的底部形成絕緣層229。在各種實施例中，對第一通道孔221和開孔219的形成包括使用第一介電質板204-1上方的蝕刻遮罩(如圖案化光阻層)的非等向性蝕刻製程(如乾蝕刻)和/或等向性蝕刻製程(如濕蝕刻)。
為了形成導電插塞226，可以首先在第一通道孔221的底部形成凹陷區域，以通過與在基底202上方形成第一通道孔221的相同蝕刻製程和/或通過單獨的凹陷蝕刻製程來暴露基底202的頂部。在一些實施例中，在第一通道孔221的底部(例如在凹陷區域上方)形成導電插塞226。可以通過磊晶生長製程和/或沉積製程來形成導電插塞226，並且導電插塞226可以包括半導體材料。在一些實施例中，通過磊晶生長(如選擇性磊晶生長)形成導電插塞226，故其稱為磊晶部分。或者可選擇執行凹陷蝕刻(如乾蝕刻和/或濕蝕刻)以去除通道孔的側壁上的過多半導體材料和/或將導電插塞226的頂表面控制在期望的位置。在一些實施例中，導電插塞226包括單晶矽，並通過從基底202磊晶生長而形成。在一些實施例中，導電插塞226包括通過沉積製程形成的多晶矽。磊晶生長的磊晶部分的形成可包括但不限於：氣相磊晶(VPE)、液相磊晶(LPE)、分子束磊晶(MPE)或者其任意組合。沉積的磊晶部分的形成可以包括但不限於CVD、PVD和/或ALD。
或者可以選擇在導電插塞226上方形成另一氧化層217，以防止在後續的操作(例如相應的犧牲通道結構的形成)中損壞導電插塞226。
回到第3A圖，在形成第一通道孔和開孔之後，方法300來到操作324，其中沉積犧牲材料已填充在第一通道孔和開孔中，從而分別形成犧牲通道結構和多個犧牲源極接觸點結構。第2D圖示出了對應的結構。
如第2D圖中所示，可以沉積犧牲材料以填充在第一通道孔221和開孔219中，從而分別在第一通道孔221中形成犧牲通道結構223和在開孔219中形成犧 牲源極接觸點結構227。在一些實施例中，犧牲通道結構223可以各自在相應的氧化層217上，並且犧牲源極接觸點結構227可以各自在相應的絕緣層229上。犧牲材料可以包括具有足夠的剛度和強度以在後續的操作(例如對第二介電質板的沉積)中支撐第一介電質板204-1的任何適當材料。在一些實施例中，犧牲材料包括但不限於多晶矽、碳化矽和/或碳。例如，犧牲材料可以包括多晶矽，並且可以使用諸如CVD、PVD和ALD中的一或多種的適當的沉積製程來沉積。或者可以選擇執行平坦化製程(如乾/濕蝕刻和/或CMP)，以去除第一介電質板204-1的頂表面上的任何多餘的犧牲材料。
回到第3A圖，在形成犧牲通道結構和犧牲源極接觸點結構之後，方法300來到操作326處，在操作326中，在第一介電質板上方形成蝕刻停止層。第2E圖示出了對應的結構。
如第2E圖中所示，在第一介電質板204-1上方形成蝕刻停止層210。蝕刻停止層210可以至少覆蓋相鄰的犧牲源極接觸點結構227之間的第一介電質板204-1的部分/區域。蝕刻停止層210可以防止相鄰的犧牲源極接觸點結構227之間的第一介電質板204-1的部分/區域在開孔的形成過程中被蝕刻，其中該開孔沿著犧牲源極接觸點結構227所延伸的橫向方向連續地延伸。在一些實施例中，蝕刻停止層210覆蓋第一介電質板204-1。蝕刻停止層210可以包括具有與第一介電質板204-1的材料不同的蝕刻選擇性的任何適當材料。在一些實施例中，第一犧牲層220-1包括氮化矽，第一介電層222-1包括氧化矽，蝕刻停止層210包括多晶矽。蝕刻停止層210的厚度可以足以防止在縫隙開口的形成過程中，蝕刻劑在垂直方向上連續地蝕刻超過蝕刻停止層210。在一些實施例中，使用諸如CVD、PVD和ALD中的一或多種之類適當的沉積製程來形成蝕刻停止層210。
回到第3A圖，在蝕刻停止層的形成之後，方法300來到操作328，其中在第一介電質板上方形成第二介電質板以覆蓋犧牲通道結構和犧牲源結構。 第2F圖示出了對應的結構。
如第2F圖中所示，可以在第一介電質板204-1上方形成第二介電質板204-2，其覆蓋犧牲通道結構223、犧牲源極接觸點結構227和蝕刻停止層210。第二介電質板204-2可以包括交錯的多個第二犧牲層220-2和第二介電層222-2。在一些實施例中，第二介電質板204-2具有在第二介電質板204-2的階梯區域中的階梯結構。在一些實施例中，將例如包括氧化矽的第二絕緣部分225-2形成為圍繞第二介電質板204-2並且在第一絕緣部分225-1上方，使得第二介電質板204-2在第二絕緣部分225-2中。第二絕緣部分225-2和第一絕緣部分225-1可以形成第一介電質板204-1和第二介電質板204-2位於其中的絕緣結構225。第二介電質板204-2的形成可以類似於第一介電質板204-1的形成，並且第二絕緣部分225-2的形成可以類似於第一絕緣部分225-1的形成，故文中將不再重複二者的詳細描述。
回到第3A圖和第3B圖，在形成第二介電質板之後，方法300來到操作330，其中在操作330中，在第二介電質板中形成第二通道孔以與犧牲通道結構垂直對齊，並且去除位於犧牲通道結構上且暴露在第二通道孔底部的蝕刻停止層的任何部分以暴露犧牲通道結構。此外，經由第二通道孔去除犧牲通道結構，使得第一通道孔與第二通道孔接觸，並且在第一通道孔和第二通道孔中形成通道結構。第2G圖示出了對應的結構。
如第2G圖中所示，可以形成在第一介電質板204-1和第二介電質板204-2中延伸的通道結構216。在一些實施例中，根據操作310，在第二介電質板204-2中形成第二通道孔以進行延伸並與犧牲通道結構223垂直對齊。第二通道孔的底部可以暴露犧牲通道結構223上的蝕刻停止層的一部分。為了形成第二通道孔，可以蝕刻第二介電質板204-2，直到在第二通道孔的底部顯露蝕刻停止層210為止。用於形成第二通道孔的蝕刻製程可以與用於形成第一通道孔221的蝕刻製程相似，在此不再贅述。
根據操作310，可以去除在第二通道孔的底部暴露且位於犧牲通道結構223上方的蝕刻停止層210的任何部分。例如可以在第二通道孔的底部暴露犧牲通道結構223。可以執行適當的蝕刻製程(如乾蝕刻和/或濕蝕刻)來去除一部分的蝕刻停止層210。可以根據操作334，使用適當的蝕刻製程(如乾蝕刻和/或濕蝕刻)來去除犧牲通道結構223。因此，第二通道孔和第一通道孔221可以在第一介電質板204-1和第二介電質板204-2的介面處彼此接觸，以形成通道孔。在一些實施例中，可以完全或部分地去除氧化層217以暴露導電插塞226，使得隨後形成的半導體層(在其中形成有半導體通道)可以與導電插塞226接觸。可以通過與去除犧牲通道結構223相同的蝕刻製程或不同的蝕刻製程(如乾蝕刻和/或濕蝕刻)來去除氧化層217。在一些實施例中，第二通道孔可以具有梯形形狀，並且第二通道孔的橫向尺寸可以小於第一通道孔221在介面處的橫向尺寸。因此，在一些實施例中，通道孔的側壁可以在介面處具有交錯的輪廓。
然後，可以根據操作336，在通道孔中形成通道結構。在一些實施例中，在通道孔中沉積儲存膜、半導體層和介電核。具體而言，儲存膜可以包括阻擋層、儲存層和穿隧層。在一些實施例中，按照介電核、半導體層、穿隧層、儲存層和阻擋層的順序，從通道孔的中心朝向側壁進行徑向地佈置。在一些實施例中，半導體層與導電插塞226接觸，並且在半導體層中形成半導體通道。在一些實施例中，可以使用一或多種薄膜沉積製程(如ALD、CVD、PVD、任何其它適當的製程或者其任意組合)，以阻擋層、儲存層、穿隧層、半導體層和介電核的順序來依次地沉積。
在一些實施例中，在通道孔的上部中形成汲極結構218。在一些實施例中，可以通過CMP、研磨、濕蝕刻和/或乾蝕刻來去除通道孔的上部中的儲存膜、半導體層和介電核部分，以在通道孔的上部中形成凹槽，使得半導體通道的頂表面可以位於通道孔中的期望位置。然後，可以通過一或多種薄膜沉積製 程(如CVD、PVD、ALD、電鍍、化學電鍍或其任意組合)，將諸如金屬和/或矽之類的導電材料沉積到凹槽中來形成汲極結構218，從而形成通道結構216。或者可選擇進行平坦化製程(如乾/濕蝕刻和/或CMP)，以去除第二介電質板204-2的頂表面上的任何多餘的材料。或者可選擇在第二介電質板204-2上方形成介電覆蓋層224，以至少覆蓋汲極結構218。在一些實施例中，介電覆蓋層224包括氧化矽，並且通過諸如CVD、PVD和/或ALD之類任何適合的沉積製程進行沉積。
在形成通道結構之後，方法300來到操作338，在操作338中，在第二介電質板中形成與犧牲源極接觸點結構對齊的縫隙開口，並且去除犧牲源極接觸點結構上方的蝕刻停止層的一部分。通過縫隙開口去除犧牲源極接觸點結構，使得縫隙開口與開孔接觸，從而形成縫隙結構。此外，去除與縫隙結構接觸的犧牲層以形成多個橫向凹槽，並且在這些橫向凹槽中形成多個導體層。然後，在縫隙結構中形成源極接觸點結構。第2H圖示出了對應的結構。
如第2H圖中所示，在第二介電質板204-2中形成縫隙開口。具有長方體形狀並且在第二介電質板204-2中連續延伸的縫隙開口可以與犧牲觸點源結構227對齊。在一些實施例中，縫隙開口在第二介電質板204-2中垂直地延伸，並且沿著犧牲源極接觸點結構227延伸的橫向方向(如y軸)橫向地延伸。縫隙開口可以足夠寬(如沿著x軸)，使得縫隙開口與每個犧牲源極接觸點結構227至少部分地重疊。在各個實施例中，沿著x軸，縫隙開口的寬度可以大於、小於或至少實質上等於犧牲源極接觸點結構227的寬度。在一些實施例中，縫隙開口在x軸方向上的寬度可以小於犧牲源極接觸點結構227的寬度。在一些實施例中，縫隙開口在y軸方向上的長度等於犧牲源極接觸點結構227在其中延伸的總距離。
在一些實施例中，使用蝕刻遮罩進行適當的圖案化/蝕刻製程(如乾蝕刻和/或濕蝕刻)，以去除第二介電質板204-2的一部分並形成縫隙開口。蝕刻第二介電質板204-2可以在蝕刻停止層210上停止，並且可以在縫隙開口的底部暴 露蝕刻停止層210的部分(例如犧牲源極接觸點結構227上方的部分以及相鄰的犧牲源極接觸點結構227之間的區域)。
此外，根據操作340，可以去除蝕刻停止層210在縫隙開口的底部暴露的部分，以暴露犧牲源極接觸點結構227。去除蝕刻停止層210部分的步驟可以包括適當的蝕刻製程(如乾蝕刻和/或濕蝕刻)，類似於在通道孔的形成中對蝕刻停止層210的蝕刻。然後，根據操作342，可以使用諸如乾蝕刻和/或濕蝕刻之類適當的蝕刻製程，經由縫隙開口去除犧牲源極接觸點結構227。在各個實施例中，可以去除絕緣層229也可以不去除。縫隙開口和開孔219可以在第一介電質板204-1和第二介電質板204-2的介面處鄰接或彼此接觸，從而形成縫隙結構。在一些實施例中，開孔219均具有圓柱形狀(或梯形形狀)，縫隙開口具有長方體形狀，並且縫隙開口在x軸方向上的寬度小於開孔219的寬度。可以在第一介電質板204-1和第二介電質板204-2的介面處的縫隙結構側壁上形成交錯的輪廓。
此外，可以根據操作344，經由縫隙結構去除與縫隙結構接觸的犧牲層(其包括第一介電質板204-1中的第一犧牲層220-1和第二介電質板204-2中的第二犧牲層220-2)。去除犧牲層的步驟可以包括等向性蝕刻製程(如濕蝕刻)。可以在第一介電質板204-1和第二介電質板204-2中形成多個橫向凹槽。此外，根據操作346，然後可以沉積導體材料以填充在橫向凹槽中，從而在第一介電質板204-1和第二介電質板204-2中形成多個導體層240。在一些實施例中，通過CVD，PVD和ALD中的至少一種製程來沉積導體材料。第一介電層222-1和第二介電層222-2可以稱為介電層222。可以沿著z軸在基底202上方交替地設置導體層240和介電層222，第一介電質板204-1和第二介電質板204-2可以分別稱為第一記憶板234-1和第二記憶板234-2，形成儲存堆疊層234。
此外，根據操作348，可以在縫隙結構中形成源極接觸點結構206(例如鄰接的源極接觸點結構)。在一些實施例中，在縫隙結構的底部，例如使用適 合的摻雜製成(如離子佈植)在基底202中形成摻雜區230。在一些實施例中，在縫隙結構的側壁上方沉積諸如氧化矽之類的絕緣材料，從而形成絕緣間隔物214。或者可選擇進行適合的凹陷蝕刻製程(如乾蝕刻和/或濕蝕刻)，以去除絕緣材料和/或絕緣層229的任何多餘部分並暴露基底202。可以沉積導電材料以填充在縫隙結構中，從而形成源極接觸點212。在一些實施例中，源極接觸點212可以包括一種以上的導電材料。例如，可以沉積多晶矽以填充在開孔219和縫隙開口的下部中，並且可以沉積鎢以填充在縫隙開口的其餘部分中。為了便於描述起見，可以在開孔219中形成第一源極接觸點部分212-1(例如包括多晶矽)，可以在縫隙開口中形成第二源極接觸點部分212-2(例如包括多晶矽部分236-1和多晶矽部分236-1上的鎢部分236-2)。第一源極接觸點部分212-1和第二源極接觸點部分212-2可以在第一記憶板234-1和第二記憶板234-2的介面處鄰接，以形成源極接觸點212、鄰接的源極接觸點。可以透過CVD、PVD和ALD中的一或多種製程來沉積絕緣間隔物214，並且可以透過CVD、PVD、ALD和電鍍中的一或多種製程來沉積源極接觸點212。可以選擇進行平坦化製程(如CMP和/或凹陷蝕刻)，以去除儲存堆疊層上的任何多餘的材料(例如用於形成源極接觸點結構206的材料)。在一些實施例中，第一源極接觸點部分212-1和第二源極接觸點部分212-2分別包括鎢。在一些實施例中，第一源極接觸點部分212-1都包括鎢上方的多晶矽，第二源極接觸點部分212-2包括鎢。
應當注意的是，可以通過分別蝕刻每個介電質板204-1/204-2(例如其它結構的形成之類的其它製程來將對這兩個介電質板的蝕刻分開，如第2圖中所描述的)或者在一道蝕刻製程中蝕刻第一介電質板204-1和第二介電質板204-2，來形成第一介電質板204-1和第二介電質板204-2中的階梯結構。可以分別在製造過程的任何適當階段中進行階梯結構的形成。用於形成階梯結構的具體順序/時機不應受到本案公開內容的實施例所限制。在一些實施例中，例如在第一介電 質板204-1和第二介電質板204-2中形成階梯結構之後，例如透過諸如CVD、PVD和/或ALD之類適合的沉積製程來形成絕緣結構225。
第4圖根據一些實施例，示出了在階梯區域(第1B圖中的「SS區域」)中沿著x-z平面的3D記憶體元件100的橫截面視圖。返回參考第1B圖，階梯區域中的源極接觸點132可以不與核心區域中的源極接觸點112接觸。在一些實施例中，源極接觸點132與源極接觸點112接觸。在各個實施例中，源極接觸點132的佈局/設置可以與源極接觸點112的佈局/設置相同或不同。在一些實施例中，通過形成源極接觸點112的相同操作來形成源極接觸點132(如第一源極接觸點部分132-1和第二源極接觸點部分132-2)。在一些實施例中，源極接觸點132和112包括相同的形狀、尺寸和材料/組成。源極接觸點132的細節可以參考源極接觸點112的描述，故於此不再多加贅述。
如第4圖中所示，根據一些實施例，3D記憶體元件100可以包括在階梯區域中的多個支撐柱416(如虛擬通道結構)，而不是包括通道結構。支撐柱416可以在製造過程(例如形成橫向凹槽和導體層)期間向3D記憶體元件100提供支撐，使得3D記憶體元件100不易塌陷。與通道結構116不同，支撐柱416可以填充有以非導電性方式連接到基底102的支撐結構。在一些實施例中，支撐柱416填充有介電質材料(如氧化矽、氮化矽和/或氮氧化矽)。在一些實施例中，支撐柱416具有與通道結構116相同的通道形成結構/層，但是在下部不具有導電插塞。可以使用與形成通道形成層/結構的沉積製程相同或不同的沉積製程，將支撐結構沉積到第一通道孔和第二通道孔中。支撐柱416的底表面可以在基底102的頂表面之下或之上。在一些實施例中，透過形成多個分別與相應的第二柱孔接觸的第一柱孔，並使用介電質材料填充第一柱孔和第二柱孔，來形成支撐柱416。可以經由與形成第一通道孔和第二通道孔相同的操作來分別形成第一柱孔和第二柱孔。在各個實施例中，第一/第二柱孔和第一/第二通道孔可以具有相同的形狀和 /或尺寸。在一些實施例中，支撐柱416在第一記憶板104-1和第二記憶板104-2的介面處具有交錯部分。
根據本公開內容的實施例，一種記憶體元件包括基底、所述基底上方的堆疊層、通道結構、以及都垂直地延伸穿過所述儲存堆疊層的源極接觸點結構。所述源極接觸點結構包括：(i)多個第一源極接觸點部分，每個第一源極接觸點部分垂直地延伸並且橫向地彼此分開；以及(ii)在所述多個第一源極接觸點部分上方垂直地延伸並與所述多個第一源極接觸點部分接觸的第二源極接觸點部分，其中所述第二源極接觸點部分在橫向上是連續的。
在一些實施例中，所述多個第一源極接觸點部分沿橫向方向彼此均勻地間隔開。
在一些實施例中，沿著橫向平面，所述多個第一源極接觸點部分中的每個第一源極接觸點部分的橫截面包括圓形、橢圓形、矩形、或正方形中的一種。
在一些實施例中，所述多個第一源極接觸點部分都具有從所述第二源極接觸點部分延伸到所述基底的圓柱形狀或梯形形狀中的一種。
在一些實施例中，所述多個第一源極接觸點部分包括相同的材料。
在一些實施例中，所述多個第一源極接觸點部分和所述第二源極接觸點部分包括金屬。
在一些實施例中，所述多個第一源極接觸點部分包括多晶矽，並且所述第二源極接觸點部分包括多晶矽和金屬中的一或多種。
在一些實施例中，所述通道結構和所述源極接觸點結構都包括沿著各自的側壁的交錯部分。
在一些實施例中，所述源極接觸點結構位於所述儲存堆疊層中的儲存塊中的兩個儲存指之間。
在一些實施例中，所述3D記憶體元件還包括：在所述儲存堆疊層中的兩個儲存塊之間的第二源極接觸點結構。所述第二源極接觸點結構在所述儲存堆疊層中連續地延伸。
在一些實施例中，所述儲存堆疊層包括在所述基底上方的多個交錯的導體層和介電層。在一些實施例中，所述通道結構包括從所述通道結構的側壁朝著所述通道結構的中心徑向地延伸的阻擋層、儲存層、穿隧層、半導體層和介電核。
根據本公開內容的實施例，記憶體元件包括基底、所述基底上方的堆疊層、多個通道結構和多個源極接觸點結構。所述多個源極接觸點結構包括多個第一源極接觸點結構和多個第二源極接觸點結構，其中每個所述源極接觸點結構都垂直地延伸穿過所述儲存堆疊層。每個第一源極接觸點結構都包括：(i)多個第一源極接觸點部分，每個第一源極接觸點部分垂直地延伸並且橫向地彼此分開；以及(ii)在所述多個第一源極接觸點部分上方垂直地延伸並與所述多個第一源極接觸點部分接觸的第二源極接觸點部分，其中所述第二源極接觸點部分是連續的。所述第二源極接觸點結構都在所述儲存堆疊層中連續地延伸。
在一些實施例中，所述第一源極接觸點結構分別在所述儲存堆疊層中的兩個儲存指之間，並且所述第二源極接觸點結構分別在所述儲存堆疊層中的兩個儲存塊之間。
在一些實施例中，至少一個所述第一源極接觸點結構會位於一對所述第二源極接觸點結構之間。
在一些實施例中，所述多個第一源極接觸點部分沿著橫向方向彼此均勻地間隔開。
在一些實施例中，所述多個第一源極接觸點部分中的每個第一源極接觸點部分在橫向平面上的橫截面包括圓形、橢圓形、矩形、或正方形中的一 種。
在一些實施例中，所述多個第一源極接觸點部分各自具有從所述第二源極接觸點部分延伸到所述基底的圓柱形狀或梯形形狀中的一種。
在一些實施例中，所述多個第一源極接觸點部分和所述多個第一源極接觸點部分包括金屬；或者所述多個第一源極接觸點部分包括多晶矽，並且所述第二源極接觸點部分包括多晶矽和鎢中的一或多種。
在一些實施例中，所述多個第二源極接觸點部分包括多晶矽和鎢中的一或多種。
在一些實施例中，所述通道結構和所述第一源極接觸點結構都包括沿著各自的側壁的交錯部分。
在一些實施例中，所述儲存堆疊層包括在所述基底上方的多個交錯的導體層和介電層。在一些實施例中，所述通道結構各自包括從所述各個通道結構的側壁朝著所述各個通道結構的中心徑向地延伸的阻擋層、儲存層、穿隧層、半導體層和介電核。
根據本公開內容的實施例，一種用於形成記憶體元件的方法包括以下的操作。在第一介電質板中形成垂直延伸的多個開孔，所述第一介電質板包括在基底上交錯的多個第一犧牲層和多個第一介電層。在各開孔中形成多個犧牲結構。在所述第一介電質板上方形成第二介電質板，所述第二介電質板具有交錯的多個第二犧牲層和多個第二介電層。形成在所述第二介電質板中延伸的縫隙開口，所述縫隙開口與所述犧牲源極接觸點結構對齊並在其上方。通過所述縫隙開口去除所述犧牲結構，使得所述縫隙開口與所述開孔接觸以形成縫隙結構。通過所述縫隙結構在所述第一介電質板和所述第二介電質板中形成多個導體層，從而形成儲存堆疊層。在所述縫隙結構中形成源極接觸點結構。
在一些實施例中，在形成所述縫隙開口之前形成多個通道結構。
在一些實施例中，該方法還包括：在形成所述犧牲源極接觸點結構之前，在每個開孔的底部形成絕緣體層。
在一些實施例中，形成所述多個犧牲源極接觸點結構包括沉積犧牲材料以填充所述開孔。
在一些實施例中，該方法還包括：在所述第一介電質板上方形成蝕刻停止層。
在一些實施例中，該方法還包括：在去除所述犧牲源極接觸點結構之前，經由所述縫隙開口去除所述蝕刻停止層的部分以暴露所述犧牲源極接觸點結構。
在一些實施例中，該方法還包括：通過所述縫隙結構去除所述多個第一犧牲層和所述多個第二犧牲層，以形成多個橫向凹槽；沉積導體材料以填充所述橫向凹槽並形成所述導體層。
在一些實施例中，形成所述源極接觸點結構包括：在所述縫隙結構中的所述多晶矽上方沉積多晶矽和/或鎢。
在一些實施例中，該方法還包括：在形成所述多個開孔的相同過程中，形成在所述第一介電質板中垂直延伸的第一通道孔。
在一些實施例中，該方法還包括：在形成所述多個開孔之後，形成在所述第一介電質板中垂直延伸的第一通道孔。
在一些實施例中，該方法還包括：在形成所述多個開孔之前，形成在所述第一介電質板中垂直延伸的第一通道孔；或者與形成所述多個開孔同時地，形成在所述介電質板中垂直延伸的第一通道孔。
在一些實施例中，該方法還包括：在所述第一通道孔的底部形成磊晶部分。在形成所述磊晶部分之前，在每個縫隙開口的底部沉積氧化物。
在一些實施例中，該方法還包括：在形成所述犧牲源極接觸點結構 的相同過程中，沉積所述犧牲材料以填充所述第一通道孔從而形成犧牲通道結構。
在一些實施例中，所述蝕刻停止層在相鄰的犧牲源極接觸點結構之間覆蓋所述第一介電質板的至少一部分。
在一些實施例中，該方法還包括：在形成所述縫隙開口之前，形成在所述第二介電質板中垂直延伸的第二通道孔，所述第二通道孔與所述犧牲通道結構垂直地對齊。在一些實施例中，該方法還包括：經由所述第二通道孔去除所述蝕刻停止層的部分以暴露出所述犧牲通道結構；去除所述犧牲通道結構，使得所述第二通道孔與所述第一通道孔接觸以形成通道孔。在一些實施例中，該方法還包括：在所述通道孔中形成通道結構。
對特定實施例的上述說明因此將揭示本公開的一般性質，使得他人能夠通過運用本領域技術範圍內的知識容易地對這種特定實施例進行修改和/或調整以用於各種應用，而不需要過度實驗，且不脫離本公開的一般概念。因此，基於本文呈現的教導和指導，這種調整和修改旨在處於所公開的實施例的等同物的含義和範圍內。應當理解，本文中的措辭或術語是用於說明的目的，而不是為了進行限制，從而本說明書的術語或措辭將由技術人員按照所述教導和指導進行解釋。
上文已經借助於功能構建塊描述了本公開的實施例，功能構建塊例示了指定功能及其關係的實施方式。在本文中出於方便描述的目的任意地定義了這些功能構建塊的邊界。可以定義替代的邊界，只要適當執行指定的功能及其關係即可。
發明內容和摘要部分可以闡述發明人所設想的本公開的一個或多個示例性實施例，但未必是所有示例性實施例，並且因此，並非旨在通過任何方式限制本案公開內容和所附之申請專利範圍。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:3D記憶體元件
102:基底
104:儲存堆疊層
104-1:第一記憶板
104-2:第二記憶板
106:源極接觸點結構
110:蝕刻停止層
112-1:第一源極接觸點部分
112-2:第二源極接觸點部分
114:絕緣間隔物
116:通道結構
118:汲極結構
120:導電層
122:介電層
124:介電覆蓋層
126:導電插塞
130:摻雜區
136-1:多晶矽部分
136-2:鎢部分

Claims (12)

  1. 一種記憶體元件，包括：基底；所述基底上方的儲存堆疊層；多個通道結構，以及包括多個第一源極接觸點結構和多個第二源極接觸點結構的多個源極接觸點結構，每個所述源極接觸點結構都垂直地延伸穿過所述儲存堆疊層，其中：所述第一源極接觸點結構都包括：(i)多個第一源極接觸點部分，每個所述第一源極接觸點部分垂直地延伸並且橫向地彼此分開，以及(ii)第二源極接觸點部分，在所述多個第一源極接觸點部分的上方垂直地延伸並且與所述多個第一源極接觸點部分相接觸，其中所述第二源極接觸點部分是連續的；以及所述第二源極接觸點結構都在所述儲存堆疊層中連續地延伸。
  2. 根據申請專利範圍第1項所述之記憶體元件，其中所述第一源極接觸點結構都位在所述儲存堆疊層中的兩個儲存指之間，並且所述第二源極接觸點結構都位在所述儲存堆疊層中的兩個儲存塊之間。
  3. 根據申請專利範圍第1項所述之記憶體元件，其中所述第一源極接觸點結構中的至少一個第一源極接觸點結構位於一對所述第二源極接觸點結構之間。
  4. 根據申請專利範圍第1項所述之記憶體元件，其中所述多個第一源極接觸點部分是沿橫向方向彼此均勻地間隔開的。
  5. 根據申請專利範圍第1項所述之記憶體元件，其中，沿著橫向平面，所述多個第一源極接觸點部分中的每個第一源極接觸點部分的橫截面包括圓形、橢圓形、矩形、或條形、或正方形中的一種。
  6. 一種用於形成記憶體元件的方法，包括： 形成在第一介電質板中垂直延伸的多個開孔，所述第一介電質板包括在基底上交錯的多個第一犧牲層和多個第一介電層；在所述開孔中形成多個犧牲源極接觸點結構；在所述第一介電質板上方形成第二介電質板，所述第二介電質板包括交錯的多個第二犧牲層和多個第二介電層；形成在所述第二介電質板中延伸的縫隙開口，所述縫隙開口與所述犧牲源極接觸點結構對齊並位在所述犧牲源極接觸點結構上方；經由所述縫隙開口去除所述犧牲結構，使得所述縫隙開口與所述開孔接觸以形成縫隙結構；經由所述縫隙結構在所述第一介電質板和所述第二介電質板中形成多個導體層，從而形成儲存堆疊層；以及在所述縫隙結構中形成源極接觸點結構。
  7. 根據申請專利範圍第6項所述之用於形成記憶體元件的方法，其中在形成所述縫隙開口之前形成多個通道結構。
  8. 根據申請專利範圍第6項所述之用於形成記憶體元件的方法，還包括：在形成所述犧牲源極接觸點結構之前在每個所述開孔的底部形成絕緣層。
  9. 根據申請專利範圍第6項所述之用於形成記憶體元件的方法，其中形成所述多個犧牲源極接觸點結構包括沉積犧牲材料以填充所述開孔。
  10. 根據申請專利範圍第6項所述之用於形成記憶體元件的方法，還包括：在所述第一介電質板上方形成蝕刻停止層，在去除所述犧牲源極接觸點結構之前，經由所述縫隙開口去除所述蝕刻停止層的部分以暴露所述犧牲源極接觸點結構以及沉積導體材料以填充所述橫向凹槽並形成所述導體層。
  11. 根據申請專利範圍第6項所述之用於形成記憶體元件的方法，還包 括：在形成所述多個開孔的相同過程中，形成在所述第一介電質板中垂直延伸的第一通道孔。
  12. 根據申請專利範圍第6項所述之用於形成記憶體元件的方法，還包括：在形成所述多個開孔之後，形成在所述第一介電質板中垂直延伸的第一通道孔。
TW109108736A 2020-01-21 2020-03-17 具有鄰接源極接觸點結構的三維記憶體元件及其形成方法 TWI732487B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2020/073415 2020-01-21
PCT/CN2020/073415 WO2021146889A1 (en) 2020-01-21 2020-01-21 Three-dimensional memory device having adjoined source contact structures and methods for forming the same

Publications (2)

Publication Number Publication Date
TWI732487B true TWI732487B (zh) 2021-07-01
TW202129927A TW202129927A (zh) 2021-08-01

Family

ID=71414908

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109108736A TWI732487B (zh) 2020-01-21 2020-03-17 具有鄰接源極接觸點結構的三維記憶體元件及其形成方法

Country Status (6)

Country Link
US (1) US11665901B2 (zh)
JP (1) JP7313486B2 (zh)
KR (1) KR20220002574A (zh)
CN (1) CN111406321B (zh)
TW (1) TWI732487B (zh)
WO (1) WO2021146889A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935956B2 (en) * 2020-06-26 2024-03-19 Intel Corporation TMD inverted nanowire integration
US11723196B2 (en) * 2020-10-05 2023-08-08 Micron Technology, Inc. Microelectronic devices with support pillars spaced along a slit region between pillar array blocks, and related systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201547010A (zh) * 2014-03-07 2015-12-16 Micron Technology Inc 包含具有相鄰於源極邊緣之源極接點之記憶體陣列之裝置
US20180006054A1 (en) * 2015-10-26 2018-01-04 Sandisk Technologies Llc Methods and apparatus for three-dimensional nand non-volatile memory devices with side source line and mechanical support
TWI681549B (zh) * 2019-01-18 2020-01-01 大陸商長江存儲科技有限責任公司 立體記憶體件的源極接觸結構及該記憶體件的製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101698193B1 (ko) * 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
KR20120121177A (ko) * 2011-04-26 2012-11-05 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
KR101881447B1 (ko) * 2012-03-22 2018-07-25 삼성전자주식회사 커패시터리스 메모리 소자
KR20140022205A (ko) * 2012-08-13 2014-02-24 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US9230987B2 (en) * 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
KR101934893B1 (ko) * 2013-03-27 2019-01-03 삼성전자 주식회사 그루브 소스 컨택 영역을 가진 반도체 소자의 제조 방법
KR20150116175A (ko) * 2014-04-07 2015-10-15 에스케이하이닉스 주식회사 소스라인 저항 감소를 위한 비휘발성 메모리 장치
KR20150116995A (ko) * 2014-04-09 2015-10-19 삼성전자주식회사 수직형 메모리 장치
US9425205B2 (en) * 2014-09-12 2016-08-23 Kabushiki Kaisha Toshiba Semiconductor memory device
KR20160080365A (ko) * 2014-12-29 2016-07-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9679906B2 (en) * 2015-08-11 2017-06-13 Sandisk Technologies Llc Three-dimensional memory devices containing memory block bridges
US10038006B2 (en) * 2015-12-22 2018-07-31 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
CN106935592A (zh) * 2015-12-31 2017-07-07 中芯国际集成电路制造(上海)有限公司 3d nand闪存的形成方法
JP6581012B2 (ja) * 2016-02-17 2019-09-25 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US10121796B2 (en) * 2016-03-23 2018-11-06 Toshiba Memory Corporation Semiconductor memory device
US9741737B1 (en) * 2016-04-15 2017-08-22 Micron Technology, Inc. Integrated structures comprising vertical channel material and having conductively-doped semiconductor material directly against lower sidewalls of the channel material
KR102369654B1 (ko) * 2017-06-21 2022-03-03 삼성전자주식회사 반도체 장치
CN107731833B (zh) * 2017-08-31 2018-12-14 长江存储科技有限责任公司 一种阵列共源极填充结构及其制备方法
US10727248B2 (en) * 2018-02-15 2020-07-28 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures
KR102608833B1 (ko) * 2018-06-07 2023-12-04 에스케이하이닉스 주식회사 반도체 장치의 제조방법
WO2020029115A1 (en) * 2018-08-08 2020-02-13 Yangtze Memory Technologies Co., Ltd. Memory device and forming method thereof
JP7304413B2 (ja) * 2018-10-18 2023-07-06 長江存儲科技有限責任公司 ジグザグスリット構造を有する三次元メモリデバイスおよびそれを形成するための方法
CN110176461B (zh) 2019-06-17 2020-04-10 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110197830B (zh) * 2019-06-28 2021-06-08 长江存储科技有限责任公司 3d nand存储器及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201547010A (zh) * 2014-03-07 2015-12-16 Micron Technology Inc 包含具有相鄰於源極邊緣之源極接點之記憶體陣列之裝置
US20180006054A1 (en) * 2015-10-26 2018-01-04 Sandisk Technologies Llc Methods and apparatus for three-dimensional nand non-volatile memory devices with side source line and mechanical support
TWI681549B (zh) * 2019-01-18 2020-01-01 大陸商長江存儲科技有限責任公司 立體記憶體件的源極接觸結構及該記憶體件的製造方法

Also Published As

Publication number Publication date
JP7313486B2 (ja) 2023-07-24
CN111406321B (zh) 2021-05-14
US20210335814A1 (en) 2021-10-28
TW202129927A (zh) 2021-08-01
CN111406321A (zh) 2020-07-10
US11665901B2 (en) 2023-05-30
WO2021146889A1 (en) 2021-07-29
KR20220002574A (ko) 2022-01-06
JP2022535518A (ja) 2022-08-09
US20210225862A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
TWI727459B (zh) 三維記憶裝置以及用於形成三維記憶裝置的方法
TWI710059B (zh) 具有在閘極線縫隙中的支撐結構的三維記憶體元件和其形成方法
TWI738376B (zh) 具有汲極選擇閘切割結構的三維記憶體裝置及其形成方法
JP7427685B2 (ja) スリット構造に支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
TWI725633B (zh) 三維記憶裝置以及用於形成三維記憶裝置的方法
TWI704602B (zh) 具有源極結構的三維記憶體裝置和用於形成三維記憶體裝置的方法
TWI706544B (zh) 具有由黏合層連接的源極接觸的立體記憶體元件及其形成方法
TWI717861B (zh) 具有源極結構的立體記憶裝置和其形成方法
TWI707460B (zh) 具有多層堆疊結構的三維記憶體元件及其形成方法
JP7325522B2 (ja) 支持構造を伴う三次元メモリデバイスを形成するための方法、およびその結果もたらされる三次元メモリデバイス
CN110800109B (zh) 具有多堆栈结构的三维存储器件及其形成方法
TWI722611B (zh) 具有源極結構的三維記憶體裝置和其形成方法
TWI706516B (zh) 三維記憶體元件及其形成方法
TWI732487B (zh) 具有鄰接源極接觸點結構的三維記憶體元件及其形成方法
CN113196483A (zh) 三维存储器件及其形成方法
US11985826B2 (en) Three-dimensional memory device having adjoined source contact structures and methods for forming the same