JP2022535518A - 隣接するソースコンタクト構造を有する三次元メモリデバイスおよびこれを形成するための方法 - Google Patents
隣接するソースコンタクト構造を有する三次元メモリデバイスおよびこれを形成するための方法 Download PDFInfo
- Publication number
- JP2022535518A JP2022535518A JP2021571430A JP2021571430A JP2022535518A JP 2022535518 A JP2022535518 A JP 2022535518A JP 2021571430 A JP2021571430 A JP 2021571430A JP 2021571430 A JP2021571430 A JP 2021571430A JP 2022535518 A JP2022535518 A JP 2022535518A
- Authority
- JP
- Japan
- Prior art keywords
- source contact
- forming
- channel
- memory
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 239000004020 conductor Substances 0.000 claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 33
- 229910052721 tungsten Inorganic materials 0.000 claims description 22
- 239000010937 tungsten Substances 0.000 claims description 22
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 10
- 230000005641 tunneling Effects 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 description 32
- 238000004519 manufacturing process Methods 0.000 description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 16
- 238000000231 atomic layer deposition Methods 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 238000005240 physical vapour deposition Methods 0.000 description 13
- 238000005137 deposition process Methods 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000009826 distribution Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- -1 amorphous silicon Chemical compound 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
102 基板
104 メモリスタック
104-1 第1のメモリデッキ
104-2 第2のメモリデッキ
106 ソースコンタクト構造
110 エッチング停止層
112 ソースコンタクト
112-1 第1のソースコンタクト部分
112-2 第2のソースコンタクト部分
114 絶縁スペーサ
116 チャネル構造
118 ドレイン構造
120 導体層
122 誘電体層
124 誘電体キャップ層
126 導電性プラグ
128 第2のソースコンタクト構造
130 ドープ領域
132-1 第1のソースコンタクト部分
132-2 第2のソースコンタクト部分
136-1 ポリシリコン部分
136-2 タングステン部分
150 メモリブロック
152 フィンガー
202 基板
204-1 第1の誘電体デッキ
204-2 第2の誘電体デッキ
206 ソースコンタクト構造
210 エッチング停止層
212-1 第1のソースコンタクト部分
212-2 第2のソースコンタクト部分
214 絶縁スペーサ
216 チャネル構造
217 酸化物層
218 ドレイン構造
219 ホール
220-1 第1の犠牲層
220-2 第2の犠牲層
221 第1のチャネルホール
222 誘電体層
222-1 第1の誘電体層
222-2 第2の誘電体層
223 犠牲チャネル構造
224 誘電体キャップ層
225 絶縁構造
225-1 第1の絶縁部分
225-2 第2の絶縁部分
226 導電性プラグ
227 犠牲ソースコンタクト構造
229 酸化物層
230 ドープ領域
234 メモリスタック
234-1 第1のメモリデッキ
234-2 第2のメモリデッキ
240 導体層
416 支柱
Claims (36)
- 基板と、
前記基板上方のスタックと、
チャネル構造と、
それぞれが前記メモリスタックを通って垂直に延在するソースコンタクト構造と、
を含み、前記ソースコンタクト構造は、
(i)それぞれが互いに分離されて垂直および横に延在する複数の第1のソースコンタクト部分と、
(ii)前記複数の第1のソースコンタクト部分の上でこれと接触して垂直に延在する第2のソースコンタクト部分と、
を含み、前記第2のソースコンタクト部分は横に連続している、
メモリデバイス。 - 前記複数の第1のソースコンタクト部分は、横方向に沿って互いに等間隔に配置されている、請求項1に記載のメモリデバイス。
- 横平面に沿って、前記複数の第1のソースコンタクト部分のそれぞれの断面は、円形、楕円形、長方形、またはストライプ形状、または正方形の1つを含む、請求項2に記載のメモリデバイス。
- 前記複数の第1のソースコンタクト部分はそれぞれ、前記第2のソースコンタクト部分から前記基板まで延在する円筒形または台形の1つを有する、請求項3に記載のメモリデバイス。
- 前記複数の第1のソースコンタクト部分は同じ材料を含む、請求項1から4のいずれか一項に記載のメモリデバイス。
- 前記複数の第1のソースコンタクト部分および前記第2のソースコンタクト部分は金属を含む、請求項5に記載のメモリデバイス。
- 前記複数の第1のソースコンタクト部分はポリシリコンを含み、前記第2のソースコンタクト部分はポリシリコンおよび金属の1つまたは複数を含む、請求項5に記載のメモリデバイス。
- 前記チャネル構造および前記ソースコンタクト構造はそれぞれ、それぞれの側壁に沿って食い違い部分を含む、請求項1に記載のメモリデバイス。
- 前記ソースコンタクト構造は、前記メモリスタックにおけるメモリブロックにおける2つのメモリフィンガー間に配置されている、請求項1から7のいずれか一項に記載のメモリデバイス。
- 前記メモリスタックにおける2つのメモリブロック間に第2のソースコンタクト構造をさらに含み、前記第2のソースコンタクト構造は前記メモリスタックにおいて連続的に延在する、請求項1から8のいずれか一項に記載のメモリデバイス。
- 前記メモリスタックは、前記基板の上方に複数の交互の導体層および誘電体層を含み、
前記チャネル構造は、前記チャネル構造の側壁から前記チャネル構造の中心に向かって径方向に延在するブロッキング層、メモリ層、トンネリング層、半導体層、および誘電体コアを含む、
請求項1から9のいずれか一項に記載のメモリデバイス。 - 基板と、
前記基板上方のスタックと、
複数のチャネル構造と、
それぞれが前記メモリスタックを通って垂直に延在する、複数の第1のソースコンタクト構造および複数の第2のソースコンタクト構造を含む、複数のソースコンタクト構造と、
を含み、
前記第1のソースコンタクト構造はそれぞれ、(i)それぞれが垂直に延在して互いに分離された複数の第1のソースコンタクト部分と、(ii)前記複数の第1のソースコンタクト部分の上でこれと接触して垂直に延在する第2のソースコンタクト部分と、を含み、前記第2のソースコンタクト部分は連続しており、
前記第2のソースコンタクト構造はそれぞれ前記メモリスタックにおいて連続的に延在する、
メモリデバイス。 - 前記第1のソースコンタクト構造はそれぞれ、前記メモリスタックにおける2つのフィンガー間にあり、前記第2のソースコンタクト構造はそれぞれ、前記メモリスタックにおける2つのブロック間にある、請求項12に記載のメモリデバイス。
- 前記第1のソースコンタクト構造の少なくとも1つは、前記第2のソースコンタクト構造の対の間に配置されている、請求項12に記載のメモリデバイス。
- 前記複数の第1のソースコンタクト部分は、横方向に沿って互いに等間隔に配置されている、請求項12に記載のメモリデバイス。
- 横平面に沿って、前記複数の第1のソースコンタクト部分のそれぞれの断面は、円形、楕円形、長方形、またはストライプ形状、または正方形の1つを含む、請求項12に記載のメモリデバイス。
- 前記複数の第1のソースコンタクト部分はそれぞれ、前記第2のソースコンタクト部分から前記基板まで延在する円筒形または台形の1つを有する、請求項12に記載のメモリデバイス。
- 前記複数の第1のソースコンタクト部分および前記複数の第1のソースコンタクト部分は金属を含む、または前記複数の第1のソースコンタクト部分はポリシリコンを含み、前記第2のソースコンタクト部分はポリシリコンおよびタングステンの1つまたは複数を含む、請求項17に記載のメモリデバイス。
- 前記複数の第2のソースコンタクト部分はポリシリコンおよびタングステンの1つまたは複数を含む、請求項12に記載のメモリデバイス。
- 前記チャネル構造および前記第1のソースコンタクト構造はそれぞれ、それぞれの側壁に沿って食い違い部分を含む、請求項12に記載のメモリデバイス。
- 前記メモリスタックは、前記基板の上方に複数の交互の導体層および誘電体層を含み、
前記チャネル構造はそれぞれ、それぞれのチャネル構造の側壁からそれぞれのチャネル構造の中心に向かって径方向に延在するブロッキング層、メモリ層、トンネリング層、半導体層、および誘電体コアを含む、
請求項12から20のいずれか一項に記載のメモリデバイス。 - 基板上に複数の第1の犠牲層および複数の第1の誘電体層を交互に含む第1の誘電体デッキにおいて垂直に延在する複数のホールを形成するステップと、
複数の犠牲構造を前記ホールに形成するステップと、
前記第1の誘電体デッキ上に複数の第2の犠牲層および複数の第2の誘電体層を交互に含む第2の誘電体デッキを形成するステップと、
前記第2の誘電体デッキにおいて延在するスリット開口を形成するステップであって、前記スリット開口は、前記犠牲ソースコンタクト構造とその上で位置を合わせる、ステップと、
前記スリット開口が前記ホールと接触してスリット構造を形成するように、前記スリット開口を通して前記犠牲構造を除去するステップと、
前記スリット構造を通して前記第1および第2の誘電体デッキに複数の導体層を形成し、メモリスタックを形成するステップと、
前記スリット構造にソースコンタクト構造を形成するステップと、
を含む、メモリデバイスを形成するための方法。 - 前記スリット開口を形成する前に複数のチャネル構造を形成する、請求項22に記載の方法。
- 前記犠牲ソースコンタクト構造の形成前に各ホールの底部で絶縁体層を形成するステップをさらに含む、請求項22に記載の方法。
- 前記複数の犠牲ソースコンタクト構造を形成するステップは、犠牲材料を堆積させて前記ホールを充填するステップを含む、請求項22に記載の方法。
- 前記第1の誘電体デッキ上にエッチング停止層を形成するステップをさらに含む、請求項22から25のいずれか一項に記載の方法。
- 前記犠牲ソースコンタクト構造の除去前に前記スリット開口を通して前記エッチング停止層の一部を除去して前記犠牲ソースコンタクト構造を露出させるステップをさらに含む、請求項26に記載の方法。
- 前記スリット構造を通して前記複数の第1および第2の犠牲層を除去して複数の横方向のくぼみを形成するステップと、
導体材料を堆積させて前記横方向のくぼみを充填して前記導体層を形成するステップと、
をさらに含む、請求項22に記載の方法。 - 前記ソースコンタクト構造を形成するステップは、前記スリット構造においてポリシリコンおよび/または前記ポリシリコン上にタングステンを堆積させるステップを含む、請求項22から28のいずれか一項に記載の方法。
- 前記複数のホールを形成する同じプロセスにおいて、前記第1の誘電体デッキにおいて垂直に延在する第1のチャネルホールを形成するステップをさらに含む、請求項22から29のいずれか一項に記載の方法。
- 前記複数のホールの形成後に、前記第1の誘電体デッキにおいて垂直に延在する第1のチャネルホールを形成するステップをさらに含む、請求項22から29のいずれか一項に記載の方法。
- 前記複数のホールの形成前に、前記第1の誘電体デッキにおいて垂直に延在する第1のチャネルホールを形成するステップ、または前記複数のホールと同時に、前記第1の誘電体デッキにおいて垂直に延在する第1のチャネルホールを形成するステップをさらに含む、請求項22に記載の方法。
- 前記第1のチャネルホールの底部でエピタキシャル部分を形成するステップをさらに含み、酸化物は、前記エピタキシャル部分の形成前に各スリット開口の底部で堆積させる、請求項29から32のいずれか一項に記載の方法。
- 前記犠牲ソースコンタクト構造を形成する同じプロセスにおいて、犠牲材料を堆積させて前記第1のチャネルホールを充填し、犠牲チャネル構造を形成するステップをさらに含む、請求項33に記載の方法。
- 前記エッチング停止層は、隣接する犠牲ソースコンタクト構造間の前記第1の誘電体デッキの少なくとも一部を覆う、請求項33に記載の方法。
- 前記スリット開口を形成する前に、
前記第2の誘電体デッキにおいて垂直に延在する第2のチャネルホールを形成するステップであって、前記第2のチャネルホールは前記犠牲チャネル構造と垂直に位置を合わせる、ステップと、
前記第2のチャネルホールを通して前記エッチング停止層の一部を除去して前記犠牲チャネル構造を露出させるステップと、
前記第2のチャネルホールが前記第1のチャネルホールと接触してチャネルホールを形成するように前記犠牲チャネル構造を除去するステップと、
前記チャネルホールにチャネル構造を形成するステップと、
をさらに含む、請求項35に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2020/073415 WO2021146889A1 (en) | 2020-01-21 | 2020-01-21 | Three-dimensional memory device having adjoined source contact structures and methods for forming the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022535518A true JP2022535518A (ja) | 2022-08-09 |
JP7313486B2 JP7313486B2 (ja) | 2023-07-24 |
Family
ID=71414908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021571430A Active JP7313486B2 (ja) | 2020-01-21 | 2020-01-21 | 隣接するソースコンタクト構造を有する三次元メモリデバイスおよびこれを形成するための方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11665901B2 (ja) |
JP (1) | JP7313486B2 (ja) |
CN (1) | CN111406321B (ja) |
TW (1) | TWI732487B (ja) |
WO (1) | WO2021146889A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11935956B2 (en) * | 2020-06-26 | 2024-03-19 | Intel Corporation | TMD inverted nanowire integration |
US11723196B2 (en) * | 2020-10-05 | 2023-08-08 | Micron Technology, Inc. | Microelectronic devices with support pillars spaced along a slit region between pillar array blocks, and related systems |
KR20240024556A (ko) * | 2022-08-17 | 2024-02-26 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 전자 시스템 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012015517A (ja) * | 2010-07-02 | 2012-01-19 | Samsung Electronics Co Ltd | 垂直的に集積された不揮発性記憶セルサブストリングを含む不揮発性記憶装置の形成方法、及び形成された不揮発性記憶装置 |
US20120273965A1 (en) * | 2011-04-26 | 2012-11-01 | Soon Ok Seo | Semiconductor memory device and method of manufacturing the same |
US20140042519A1 (en) * | 2012-08-13 | 2014-02-13 | SK Hynix Inc. | Nonvolatile memory device and method for fabricating the same |
US20150236038A1 (en) * | 2014-02-20 | 2015-08-20 | Sandisk Technologies Inc. | Multilevel memory stack structure and methods of manufacturing the same |
US20160079254A1 (en) * | 2014-09-12 | 2016-03-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US20170047334A1 (en) * | 2015-08-11 | 2017-02-16 | Sandisk Technologies Inc. | Three-dimensional memory devices containing memory block bridges |
CN106935592A (zh) * | 2015-12-31 | 2017-07-07 | 中芯国际集成电路制造(上海)有限公司 | 3d nand闪存的形成方法 |
JP2017147337A (ja) * | 2016-02-17 | 2017-08-24 | 東芝メモリ株式会社 | 半導体記憶装置及びその製造方法 |
US20180374862A1 (en) * | 2017-06-21 | 2018-12-27 | Samsung Electronics Co., Ltd. | Semiconductor device |
CN110176461A (zh) * | 2019-06-17 | 2019-08-27 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101698193B1 (ko) * | 2009-09-15 | 2017-01-19 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
KR101881447B1 (ko) * | 2012-03-22 | 2018-07-25 | 삼성전자주식회사 | 커패시터리스 메모리 소자 |
KR101934893B1 (ko) * | 2013-03-27 | 2019-01-03 | 삼성전자 주식회사 | 그루브 소스 컨택 영역을 가진 반도체 소자의 제조 방법 |
US9263461B2 (en) * | 2014-03-07 | 2016-02-16 | Micron Technology, Inc. | Apparatuses including memory arrays with source contacts adjacent edges of sources |
KR20150116175A (ko) * | 2014-04-07 | 2015-10-15 | 에스케이하이닉스 주식회사 | 소스라인 저항 감소를 위한 비휘발성 메모리 장치 |
KR20150116995A (ko) * | 2014-04-09 | 2015-10-19 | 삼성전자주식회사 | 수직형 메모리 장치 |
KR20160080365A (ko) * | 2014-12-29 | 2016-07-08 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
US9780112B2 (en) * | 2015-10-26 | 2017-10-03 | Sandisk Technologies Llc | Methods and apparatus for three-dimensional NAND non-volatile memory devices with side source line and mechanical support |
US9818693B2 (en) * | 2015-12-22 | 2017-11-14 | Sandisk Technologies Llc | Through-memory-level via structures for a three-dimensional memory device |
US10121796B2 (en) * | 2016-03-23 | 2018-11-06 | Toshiba Memory Corporation | Semiconductor memory device |
US9741737B1 (en) * | 2016-04-15 | 2017-08-22 | Micron Technology, Inc. | Integrated structures comprising vertical channel material and having conductively-doped semiconductor material directly against lower sidewalls of the channel material |
US10276587B2 (en) * | 2016-05-27 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | NVM memory HKMG integration technology |
CN107731833B (zh) * | 2017-08-31 | 2018-12-14 | 长江存储科技有限责任公司 | 一种阵列共源极填充结构及其制备方法 |
US10727248B2 (en) * | 2018-02-15 | 2020-07-28 | Sandisk Technologies Llc | Three-dimensional memory device containing through-memory-level contact via structures |
KR102608833B1 (ko) * | 2018-06-07 | 2023-12-04 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조방법 |
WO2020029115A1 (en) * | 2018-08-08 | 2020-02-13 | Yangtze Memory Technologies Co., Ltd. | Memory device and forming method thereof |
EP3827461B1 (en) * | 2018-10-18 | 2023-08-02 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device having zigzag slit structures and method for forming the same |
WO2020147119A1 (en) * | 2019-01-18 | 2020-07-23 | Yangtze Memory Technologies Co., Ltd. | Source contact structure of three-dimensional memory devices and fabrication methods thereof |
CN110197830B (zh) * | 2019-06-28 | 2021-06-08 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
-
2020
- 2020-01-21 JP JP2021571430A patent/JP7313486B2/ja active Active
- 2020-01-21 WO PCT/CN2020/073415 patent/WO2021146889A1/en active Application Filing
- 2020-01-21 CN CN202080000229.9A patent/CN111406321B/zh active Active
- 2020-03-17 TW TW109108736A patent/TWI732487B/zh active
- 2020-04-29 US US16/862,338 patent/US11665901B2/en active Active
-
2021
- 2021-07-01 US US17/365,948 patent/US11985826B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012015517A (ja) * | 2010-07-02 | 2012-01-19 | Samsung Electronics Co Ltd | 垂直的に集積された不揮発性記憶セルサブストリングを含む不揮発性記憶装置の形成方法、及び形成された不揮発性記憶装置 |
US20120273965A1 (en) * | 2011-04-26 | 2012-11-01 | Soon Ok Seo | Semiconductor memory device and method of manufacturing the same |
US20140042519A1 (en) * | 2012-08-13 | 2014-02-13 | SK Hynix Inc. | Nonvolatile memory device and method for fabricating the same |
US20150236038A1 (en) * | 2014-02-20 | 2015-08-20 | Sandisk Technologies Inc. | Multilevel memory stack structure and methods of manufacturing the same |
US20160079254A1 (en) * | 2014-09-12 | 2016-03-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US20170047334A1 (en) * | 2015-08-11 | 2017-02-16 | Sandisk Technologies Inc. | Three-dimensional memory devices containing memory block bridges |
CN106935592A (zh) * | 2015-12-31 | 2017-07-07 | 中芯国际集成电路制造(上海)有限公司 | 3d nand闪存的形成方法 |
JP2017147337A (ja) * | 2016-02-17 | 2017-08-24 | 東芝メモリ株式会社 | 半導体記憶装置及びその製造方法 |
US20180374862A1 (en) * | 2017-06-21 | 2018-12-27 | Samsung Electronics Co., Ltd. | Semiconductor device |
CN110176461A (zh) * | 2019-06-17 | 2019-08-27 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111406321A (zh) | 2020-07-10 |
KR20220002574A (ko) | 2022-01-06 |
JP7313486B2 (ja) | 2023-07-24 |
US11665901B2 (en) | 2023-05-30 |
WO2021146889A1 (en) | 2021-07-29 |
TW202129927A (zh) | 2021-08-01 |
CN111406321B (zh) | 2021-05-14 |
TWI732487B (zh) | 2021-07-01 |
US20210335814A1 (en) | 2021-10-28 |
US11985826B2 (en) | 2024-05-14 |
US20210225862A1 (en) | 2021-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI710059B (zh) | 具有在閘極線縫隙中的支撐結構的三維記憶體元件和其形成方法 | |
JP7317995B2 (ja) | ドレイン選択ゲートカット構造を備えた三次元メモリデバイスおよびこれを形成するための方法 | |
WO2020252892A1 (en) | Three-dimensional memory device with support structures in slit structures and method for forming the same | |
US11653495B2 (en) | Three-dimensional memory device with source structure and methods for forming the same | |
US11094712B2 (en) | Three-dimensional memory device with support structures in slit structures and method for forming the same | |
JP7279202B2 (ja) | ゲート線スリットがない3次元メモリデバイスおよびそれを形成するための方法 | |
CN110914990A (zh) | 具有在栅极线缝隙中的支撑结构的三维存储器件和用于形成其的方法 | |
JP7394878B2 (ja) | ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
JP7325522B2 (ja) | 支持構造を伴う三次元メモリデバイスを形成するための方法、およびその結果もたらされる三次元メモリデバイス | |
US11127757B2 (en) | Three-dimensional memory device with source structure and methods for forming the same | |
JP7313486B2 (ja) | 隣接するソースコンタクト構造を有する三次元メモリデバイスおよびこれを形成するための方法 | |
KR102668063B1 (ko) | 인접한 소스 접점 구조들을 갖는 3차원 메모리 디바이스 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7313486 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |