TWI738376B - 具有汲極選擇閘切割結構的三維記憶體裝置及其形成方法 - Google Patents

具有汲極選擇閘切割結構的三維記憶體裝置及其形成方法 Download PDF

Info

Publication number
TWI738376B
TWI738376B TW109119283A TW109119283A TWI738376B TW I738376 B TWI738376 B TW I738376B TW 109119283 A TW109119283 A TW 109119283A TW 109119283 A TW109119283 A TW 109119283A TW I738376 B TWI738376 B TW I738376B
Authority
TW
Taiwan
Prior art keywords
dsg
cutting
forming
tsg
dielectric
Prior art date
Application number
TW109119283A
Other languages
English (en)
Other versions
TW202141750A (zh
Inventor
吳建中
許宗珂
耿靜靜
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI738376B publication Critical patent/TWI738376B/zh
Publication of TW202141750A publication Critical patent/TW202141750A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了用於形成三維(3D)記憶體裝置的結構和方法的實施例。在示例中，一種3D記憶體裝置包括：芯區域；以及階梯區域。所述階梯區域包括複數個梯級，所述複數個梯級均至少具有在橫向方向上延伸的導體/介電質對。所述階梯區域包括：沿著垂直方向和所述橫向方向延伸的汲極選擇閘(DSG)切割結構；以及沿著所述垂直方向在所述DSG結構中延伸的複數個支撐結構。所述支撐結構中的至少一個支撐結構沿著所述橫向方向的尺寸大於沿著正交於所述橫向方向的第二橫向方向的尺寸。

Description

具有汲極選擇閘切割結構的三維記憶體裝置及其形成方法
本發明的實施例有關於三維(3D)記憶體裝置以及用於形成具有汲極選擇閘(DSG)切割結構的3D記憶體裝置的方法。
透過改進製程技術、電路設計、程式設計演算法和製造製程，平面儲存單元被縮放到更小的尺寸。然而，隨著儲存單元的特徵尺寸接近下限，平面製程和製造技術變得具有挑戰性並且成本高昂。結果，平面儲存單元的儲存密度接近上限。
3D儲存架構可以解決平面儲存單元中的密度限制。3D儲存架構包括儲存陣列和用於控制訊號來往於儲存陣列的周邊元件。
提供了3D記憶體裝置以及用於形成具有DSG切割結構的3D記憶體裝置的方法的實施例。
在一個示例中，一種3D記憶體裝置包括：芯區域；以及階梯區域，具有複數個梯級，所述複數個梯級均至少具有在橫向方向上延伸的導體/介電質對。所述階梯區域包括：沿著垂直方向和所述橫向方向延伸的DSG切割結構； 以及沿著所述垂直方向在所述DSG結構中延伸的複數個支撐結構。所述支撐結構中的至少一個支撐結構沿著所述橫向方向的尺寸大於沿著正交於所述橫向方向的第二橫向方向的尺寸。
在另一示例中，一種用於形成3D記憶體裝置的方法包括以下操作。首先，在基底之上形成具有複數個第一/第二介電層對的介電質堆疊體。在所述介電質堆疊體的芯區域中形成DSG切割開口。形成具有複數個梯級的階梯結構，其在所述介電質堆疊體的階梯區域中沿著橫向方向延伸。在不同於所述DSG切割開口的製程中，在所述階梯區域中形成沿著所述橫向方向延伸的第二DSG切割開口。在所述DSG切割開口中形成DSG切割結構，並在所述第二DSG切割開口中形成第二DSG切割結構。
在再一示例中，一種用於形成3D記憶體裝置的方法包括以下操作。首先，在基底之上形成具有複數個第一/第二介電層對的介電質堆疊體。在所述介電質堆疊體的芯區域中形成通道結構。形成階梯結構，所述階梯結構具有在所述介電質堆疊體的階梯區域中沿著橫向方向延伸的複數個梯級。在相同製程中，在所述介電質堆疊體的芯區域中形成DSG切割開口並且在所述介電質堆疊體的階梯區域中形成第二DSG切割開口。在所述DSG切割開口中形成DSG切割結構，並在所述第二DSG切割開口中形成第二DSG切割結構。
100,200:3D記憶體裝置
102,302:基底
104:堆疊體結構
106,406:導體層
108,308:介電層
110,112,410,510,610:TSG切割結構
114,126,214,414,426,514,614:支撐結構
116,216,416,516,616:虛設通道結構
117,617:通道結構
118,418:絕緣結構
124:源極接觸結構
130:接觸部
304:介電質堆疊體
304-1:下介電質堆疊體
304-2:上介電質堆疊體
305:第一介電層
311:下通道孔部分
404:儲存堆疊體
411,515,615:通道孔
412,512,612:第二TSG切割結構
511:第二TSG切割開口
513:TSG切割開口
700,800,900:方法
702,704,706,708,712,802,804,806,808,810,812,814,816,902,904,906,908,910,912,914:操作
A-A',B-B':方向
x,y,z:軸
結合在本文中並形成說明書一部分的圖式示出了本發明的實施例，並且與描述一起進一步用於解釋本發明的原理並使本領域技術人員能夠實現和使用本發明。
圖1A示出了根據本發明的一些實施例的示例性3D記憶體裝置的截面圖。
圖1B示出了根據本發明的一些實施例的另一示例性3D記憶體裝置的截面圖。
圖1C示出了根據本發明的一些實施例的圖1A-1B所示的示例性3D記憶體裝置的頂視圖。
圖2A示出了根據本發明的一些實施例的另一示例性3D記憶體裝置的截面圖。
圖2B示出了根據本發明的一些實施例的圖2A所示的示例性3D記憶體裝置的頂視圖。
圖3示出了根據本發明的一些實施例的透過示例性製造製程形成的3D記憶體裝置的截面圖。
圖4A-4D示出了根據本發明的一些實施例的在另一示例性製造製程的各個階段的3D記憶體裝置的截面圖。
圖5A-5D示出了根據本發明的一些實施例的在另一示例性製造製程的各個階段的另一3D記憶體裝置的截面圖。
圖6A-6D示出了根據本發明的一些實施例的在另一示例性製造製程的各個階段的另一3D記憶體裝置的截面圖。
圖7示出了根據本發明的一些實施例的圖3和圖4A-4D所示的示例性製造操作的流程圖。
圖8示出了根據本發明的一些實施例的圖3和圖5A-5D所示的示例性製造操作的流程圖。
圖9示出了根據本發明的一些實施例的圖3和圖6A-6D所示的示例性製造操作的流程圖。
將參考圖式描述本發明的實施例。
儘管對具體的配置和佈置進行了討論，但是應當理解的是，這僅僅是為了說明性的目的而進行的。本領域技術人員將認識到，在不脫離本發明的精神和範圍的情況下，可以使用其他配置和佈置。對於本領域技術人員顯而易見的是，本發明還可以用於各種其他應用中。
應當注意，說明書中對“一個實施例”、“實施例”、“示例實施例”、“一些實施例”等的引用指示所描述的實施例可包括特定特徵、結構或特性，但每個實施例可能不一定包括特定的特徵、結構或特性。此外，這些短語不一定指相同的實施例。此外，當結合實施例描述特定特徵、結構或特性時，無論是否明確描述，結合其他實施例來實現該特徵、結構或特性將在本領域技術人員的知識範圍內。
通常，可以至少部分地根據在上下文中的用法來理解術語。例如，如本文所使用的術語“一個或複數個”，至少部分地取決於上下文，可以用於以單數意義描述任何特徵、結構或特性，或者可以用於以複數意義描述特徵、結構或特性的組合。類似地，諸如“一個”、“一”、或“該”之類的術語仍然可以至少部分地取決於上下文被理解為傳達單數用法或傳達複數用法。另外，術語“基於”可以被理解為不一定旨在傳達一組排他性因素，而是可以替代地，仍然至少部分地取決於上下文，允許不一定明確描述的其他因素的存在。
如於此使用的，術語“標稱的/標稱上”指在產品或製程的設計階段期間設定的用於部件或製程操作的特性或參數的期望或目標值與期望值以上和/或以下的值的範圍一起。值的範圍能夠歸因於製造製程或公差的稍微變化。如於此使用的，術語“大約”指示能夠基於與主題半導體元件相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語“大約”能夠指示給定量的值在例如該值的10-30%(例如，該值的±10%、±20%、或±30%)之內變化。
如本文所使用的，階梯結構是指一組表面，其包括至少兩個水平表面(例如，沿著xy平面)和至少兩個(例如，第一和第二)垂直表面(例如，沿著z軸)，使得每個水平表面鄰接第一垂直表面並鄰接第二垂直表面，該第一垂直表面從水平表面的第一邊緣向上延伸，該第二垂直表面從該水平表面的第二邊緣向下延伸。“臺階”或“階梯”是指一組鄰接表面的高度的垂直偏移。在本發明中，術語“階梯”和術語“臺階”是指階梯結構的一個層級並且可互換地使用。在本發明中，水平方向可以指與基底(例如，提供用於其之上的結構的形成的製造平臺的基底)的頂表面平行的方向(例如，x軸或y軸)，並且垂直方向可以指正交於結構的頂表面的方向(例如，z軸)。
廣泛用於各種電子產品中的NAND快閃記憶體裝置是非揮發性的，重量輕，功耗低，且性能良好。當前，平面NAND快閃記憶體裝置已經達到其儲存極限。為了進一步增大儲存容量並降低每位元的儲存成本，已經提出了3D NAND記憶體裝置。現有的3D NAND記憶體裝置通常包括複數個儲存塊。相鄰的儲存塊通常由閘極線縫隙(GLS)隔開，在閘極線縫隙中形成有陣列公共源極(ACS)。為了進一步控制儲存塊中的儲存單元，在儲存塊中形成了DSG切割結構，諸如頂部選擇閘(TSG)切割結構。TSG切割結構可以形成在3D NAND記憶體裝置的芯區域和階梯區域二者中。可以選擇由TSG切割結構劃分的例如閘電極的導體層，使得可以對3D NAND記憶體裝置的所期望部分(例如，儲存單元)進行各種操作。
隨著對更高儲存容量的需求的持續，已經提出了具有多層面(deck)結構的3D NAND記憶體裝置。與現有的3D NAND記憶體裝置相比，具有多層面結構的3D NAND記憶體裝置沿垂直方向通常具有更多的層級(或導體/介電層對或梯級)。由於層級數的增大，在階梯區域中形成TSG切割結構的現有方法變得具有挑戰性。例如，在形成具有雙層面結構的3D NAND記憶體裝置的現有製造 製程中，在形成通道結構之前，下層面和上層面中的梯級是獨立形成的。多層面結構的TSG切割結構是在上層面的梯級形成之後形成的。TSG切割結構的形成通常包括對梯級和芯區域進行圖案化並沉積介電質材料。隨著多層面結構中的層級數的增大，在通道結構被部分/完全形成之後，整個多層面結構的梯級就形成了。在形成梯級之前，例如透過圖案化芯區域和階梯區域並將圖案轉移到梯級上來形成TSG切割結構。這可能導致形成TSG切割結構的不期望的介電質材料(例如氧化矽)殘留在梯級的表面上。殘留的介電質會影響導體層與降落在導體層上的接觸部之間的電接觸，從而損害3D NAND記憶體裝置的性能。
本發明提供了具有帶有TSG切割結構的多層面結構的3D記憶體裝置(例如3D NAND記憶體裝置)以及用於形成3D記憶體裝置的方法。3D記憶體裝置包括具有至少兩個層面的堆疊體結構，該至少兩個層面在基底上沿著垂直方向(例如，z軸)堆疊。在3D記憶體裝置的階梯區域中，梯級沿著橫向方向(例如，x軸)延伸。TSG切割結構在梯級中沿橫向方向和垂直方向延伸，將梯級分為一對部分。複數個支撐結構(例如，支撐柱或虛設通道結構)沿著橫向方向與TSG切割結構對準並沿著橫向平面與TSG切割結構重疊(例如，延伸穿過TSG切割結構或在TSG切割結構中延伸)。支撐結構可以包括諸如氧化矽的介電質材料，並且可以從梯級的頂表面延伸至階梯區域的底部(例如，以與基底接觸)。TSG切割結構包括與支撐結構相同的介電質材料，並且沿垂直方向具有至少四個導體/介電質對的厚度/深度。
支撐結構的長度/深度可以等於或大於TSG切割結構的深度。在一些實施例中，TSG切割結構的底表面到達或標稱上到達階梯區域的底部(或基底的頂表面)。也就是說，TSG切割結構的深度可以等於或標稱上等於TSC切割結構所在的梯級的頂表面與階梯結構的底部(或基底的頂表面)之間的距離。支撐結構的橫向尺寸可以大於常規支撐結構的橫向尺寸。在一些實施例中，沿著正 交於該橫向方向的第二橫向方向(例如，y軸)，支撐結構的尺寸大於TSG切割結構的尺寸。在一些實施例中，支撐結構具有橢圓形形狀，其沿著橫向方向的尺寸大於第二橫向方向的尺寸。
本發明提供了各種方法，以減少或消除3D記憶體裝置中梯級上不期望的介電質殘留物，從而改善導體層與接觸部之間的電接觸。在本發明中，為了在堆疊體結構中容納更多的層級，形成階梯區域、芯區域和階梯區域中的TSG切割結構、支撐結構和通道結構的順序可以改變。階梯區域中的TSG切割結構和支撐結構可以透過相同的操作或不同的操作形成。可以透過相同的操作或不同的操作來形成階梯區域和芯區域中的TSG切割結構。在一些實施例中，在形成階梯區域中的TSG切割結構和支撐結構之前，形成芯區域中的TSG切割結構和通道結構。例如，可以例如使用單個光罩和相同的蝕刻製程來圖案化階梯區域中的堆疊體結構的部分，以在階梯區域中形成TSG切割結構和支撐結構的開口。也可以透過獨立的操作來形成用於在階梯區域中形成TSG切割結構和支撐結構的開口。在一些實施例中，可以在形成梯級之後透過相同的圖案化操作來形成用於在階梯區域和芯區域中形成TSG切割結構的開口。
為了便於說明，作為示例描述了TSG切割結構，以解釋DSG切割結構的形成，該DSG切割結構可以位於3D記憶體裝置中的任何合適位置。通常，TSG切割結構形成在芯區域和階梯區域的頂部部分中。然而，在各種實施例/應用中，TSG切割結構的位置可以由於製造製程而改變。例如，取決於製造製程，TSG切割結構可以例如在3D記憶體裝置中的頂部、中間或底部。在透過混合鍵合形成的3D記憶體裝置中，可以將一個晶片的上部部分中的TSG切割結構翻轉並定位在鍵合結構的底部/中間部分處。即，儘管在此描述了TSG切割結構的結構和形成，但是在3D記憶體裝置中的TSG切割結構的最終位置不應受到實施例的限制。因此，本發明中的術語“DSG切割結構”用於表示透過所公開的方法形成 並且可以位於3D記憶體裝置中的任何合適的位置的切割結構。DSG切割結構可以是3D記憶體裝置中的TSG切割結構，或是位於另一3D記憶體裝置的中間或底部中的另一切割結構。同時，本發明中的實施例的描述著重於形成3D記憶體裝置的階梯區域和芯區域的結構和方法。可以很少或最少地描述形成3D記憶體裝置的其他部分(例如，階梯區域和芯區域之間的過渡區域)的結構和方法。
圖1A-1C示出了根據一些實施例的具有雙層面結構的示例性3D記憶體裝置100。3D記憶體裝置100可以包括階梯區域(“SS區域”)和芯區域(“芯區域”)，以及可選地，在階梯區域(“SS區域”)和芯區域(“芯區域”)之間的過渡區域(“過渡區域”)。圖1A和圖1B均示出了3D記憶體裝置100沿著圖1C所示的A-A'方向(例如，沿xz平面)的截面圖。圖1A和圖1B示出了3D記憶體裝置100的可能的不同結構。圖1C示出了3D記憶體裝置100的沿著xy平面的頂視圖。
如圖1A和圖1C所示，3D記憶體裝置100可以包括基底102和在基底102之上的堆疊體結構104。堆疊體結構104可以是具有複數個儲存單元的儲存堆疊體。3D記憶體裝置100(或堆疊體結構104)可以被劃分為階梯區域、芯區域、以及階梯區域與芯區域之間的過渡區域(如果有的話)。3D記憶體裝置100可以包括在芯區域、階梯區域和過渡區域(如果有的話)中延伸的複數個交錯的導體層106和介電層108。
在芯區域中，3D記憶體裝置100可以包括在堆疊體結構104中垂直延伸(例如，沿z軸)的一個或複數個通道結構117和一個或複數個虛設通道結構116。3D記憶體裝置100可以在芯區域和階梯區域中包括在堆疊體結構104中橫向(例如，沿著x軸)且垂直延伸的一個或複數個源極接觸結構124。在芯區域中，3D記憶體裝置100還可以包括橫向(例如，沿x軸)且垂直(例如，沿z軸)延伸的一個或複數個TSG切割結構110。TSG切割結構110可以形成在可與通道結構117區分開的複數個虛設通道結構116之上。在一些實施例中，虛設通道結構116 不具有汲極結構，並且因此不用作通道結構117。堆疊體結構104可包括：在基底102之上的第一儲存堆疊體(例如，作為第一層面)；以及在第一儲存堆疊體之上的第二儲存堆疊體(例如，作為第二層面)。
在階梯區域中，3D記憶體裝置100可以包括沿著橫向方向(例如，x方向)延伸的複數個梯級。在一些實施例中，3D記憶體裝置100包括絕緣結構118，堆疊體結構104位於絕緣結構118中。在階梯區域中，3D記憶體裝置100還可以包括在梯級中且在xz平面中延伸的TSG切割結構112，以及沿垂直方向(例如，z軸)延伸的複數個支撐結構114和126。在一些實施例中，一個TSG切割結構112沿著x軸與相應的TSG切割結構110對準。在一些實施例中，每個TSG切割結構112例如透過過渡區域(如果有的話)與相應的TSG切割結構110接觸。
基底102可以包括矽(例如，單晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)、絕緣體上矽(SOI)、絕緣體上鍺(GOI)或任何其他合適的材料。在一些實施例中，基底102是減薄的基底(例如，半導體層)，其透過研磨、蝕刻、化學機械拋光(CMP)或其任何組合而減薄。在一些實施例中，基底102包括矽。
堆疊體結構104可以包括複數個交錯的導體層106和介電層108。每個導體層106和對應的介電層108(例如，直接在導體層106上或直接在其之下)可以被稱為導體/介電層對，其可以從芯區域延伸到階梯區域。通道結構117和導體層106的相交點可以形成3D記憶體裝置100中的複數個儲存單元，例如，儲存單元的陣列。堆疊體結構104中的導體/介電層對的數量(例如，32、64、96或128)確定3D記憶體裝置100中的儲存單元的數量。導體層106和介電層108可以在垂直方向(例如，z方向)上交替。換句話說，除了在堆疊體結構104的頂部或底部的那些之外，每個導體層106可以在兩側上與兩個介電層108鄰接，並且每個介電層108可以在兩側上與兩個導體層106鄰接。導體層106均可以具有相同的厚度或具有不同的厚度。類似地，介電層108均可以具有相同的厚度或具有不同的厚 度。導體層106可包括導體材料，該導體材料包括但不限於鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、多結晶矽(多晶矽)、摻雜矽、矽化物或它們的任何組合。介電層108可包括介電質材料，該介電質材料包括但不限於，氧化矽、氮化矽、氮氧化矽、或它們的任何組合。在一些實施例中，導體層106包括諸如W的金屬層，並且介電層108包括氧化矽。
通道結構117可以形成陣列，並且均可以在基底102上方垂直地延伸。通道結構117可以包括穿過交替的導體/介電層對垂直延伸的半導體通道。通道結構117可以包括通道孔，該通道孔填充有複數個通道形成層的通道形成結構，例如，介電質材料(例如，作為儲存膜)和/或半導體材料(例如，作為半導體層)。在一些實施例中，儲存膜是一種複合層，包括穿隧層、儲存層(也被稱為“電荷捕獲層”)、和阻障層。可選地，通道孔的剩餘空間可以被包括諸如氧化矽的介電質材料的介電質芯部分或完全填充。通道結構117可以具有穿過堆疊體結構104的圓柱形狀(例如，柱形狀)，或者在每個儲存堆疊體中具有梯形形狀，並且在相鄰的儲存堆疊體之間的介面處具有錯開的部分(例如，沿著通道結構117的側壁)。通道結構117還可具有任何其他合適的形狀，其不受本發明的實施例的限制。根據一些實施例，介電質芯、半導體層、穿隧層、儲存層和阻障層從中心朝向側壁按此順序徑向佈置。半導體層可以包括矽，諸如非晶矽、多晶矽和/或單晶矽。穿隧層可包括氧化矽、氮氧化矽、或它們的任何組合。儲存層可以包括氮化矽、氮氧化矽、矽、或它們的任何組合。阻障層可以包括氧化矽、氮氧化矽、高介電常數(高k)介電質、或它們的任和組合。
在一些實施例中，通道結構117還包括在通道結構117的下部部分(例如，下端，未示出)中的導電插塞(例如，半導體插塞)。如於此使用的，當基底102位於3D記憶體裝置100的最低平面中時，元件(例如，通道結構117)的“上端”是在垂直方向上更遠離基底102的端，而元件(例如，通道結構117)的“下 端”是在垂直方向上更靠近基底102的端。導電插塞可以包括諸如矽的半導體材料，其從基底102磊晶生長(例如，使用選擇性磊晶生長)或以任何合適的方向沉積到基底102上。應當理解，在一些實施例中，導電插塞包括單晶矽，與基底102相同的材料。換句話說，導電插塞可包括從基底102生長的磊晶生長的半導體層。導電插塞還可以包括與基底102不同的材料。在一些實施例中，導電插塞包括矽、鍺和矽鍺中的至少一種。在一些實施例中，導電插塞的一部分在基底102的頂表面上方並且與半導體通道接觸。導電插塞可以導電連接到半導體通道。在一些實施例中，導電插塞的頂表面位於底部介電層108(例如，堆疊體結構104的底部處的介電層)的頂表面和底表面之間。在一些實施例中，導電插塞的底表面在基底102的頂表面下方。在一些實施例中，導電插塞的底表面與基底102的頂表面接觸。
在一些實施例中，通道結構117還在通道結構117的上部部分(例如，上端，未示出)中包括汲極結構(例如，通道插塞)。該汲極結構可以與半導體通道的上端接觸並且可以導電連接到半導體通道。汲極結構可以包括半導體材料(例如，多晶矽)或導電材料(例如，金屬)。在一些實施例中，汲極結構包括開口，該開口填充有作為黏合層的Ti/TiN或Ta/TaN和作為導體材料的鎢。透過在3D記憶體裝置100的製造期間覆蓋半導體通道的上端，汲極結構可以用作蝕刻停止層，以防止蝕刻填充在半導體通道中的諸如氧化矽和氮化矽的介電質。在隨後的操作中，可以在汲極結構之上形成諸如通孔和/或接觸墊的導電結構。
在一些實施例中，源極接觸結構124在堆疊體結構104中橫向(例如，沿x軸)且垂直(例如，沿z軸)延伸，並與基底102接觸。在一些實施例中，源極接觸結構124在芯區域和階梯區域中延伸。源極接觸結構124可以包括絕緣間隔體和在絕緣間隔體中的源極接觸部。在一些實施例中，源極接觸結構124包括形成在基底102中的摻雜區，該摻雜區與源極接觸部接觸並且導電連接到源極接 觸部。在一些實施例中，絕緣間隔體包括合適的介電質材料，諸如氧化矽、氮化矽和/或氮氧化矽。在一些實施例中，源極接觸部包括合適的導電材料，諸如鎢、多晶矽、摻雜的矽、矽化物、鋁、銅和鈷中的一種或多種。可以透過摻雜區和源極接觸部將源極電壓施加到儲存單元。
在一些實施例中，一對源極接觸結構124之間的儲存單元在儲存塊中形成儲存指，其中儲存單元佈置成行和列。兩個源極接觸結構124之間的行的數量可以是任何合適的數，諸如奇數，例如9。TSG切割結構110可以沿著儲存指的中間行(例如第5行)形成，將儲存指中的儲存單元分為兩部分。TSG切割結構110可以位於堆疊體結構104的頂部部分處。沿著芯區域中的z軸，TSG切割結構110可以從堆疊體結構104的頂表面延伸到至少第三導體層106。在一些實施例中，TSG切割結構110的深度在芯區域中是至少四個導體/介電層對。在一些實施例中，TSG切割結構110包括氧化矽和氮氧化矽中的至少一種。
虛設通道結構116可以在xz平面中與TSG切割結構對準。在各種實施例中，虛設通道結構116可以直接位於TSG切割結構110下方，或者延伸穿過TSG切割結構110/在TSG切割結構110中延伸。作為例子，圖1A-1C示出了具有在TSG切割結構110中延伸的虛設通道結構116的3D記憶體裝置100的結構。在一些實施例中，除了缺乏與位元線的電連接之外，虛設通道結構116可以類似於通道結構117(例如，從堆疊體結構104的頂表面延伸至基底102)。在另一個例子中，圖2A和圖2B示出了具有位於TSG切割結構110之下的虛設通道結構216的3D記憶體裝置200的結構。在一些實施例中，虛設通道結構116可以具有通道結構117的下部部分(例如，從TSG切割結構110的底部延伸至基底102)並且沒有汲極結構。在兩個實施例中，虛設通道結構116透過TSG切割結構110從至位元線的電連接斷開，並且不用作通道結構117。在各個實施例中，虛設通道結構116可以形成在3D記憶體裝置200中，並且虛設通道結構216可以形成在3D記憶體裝置100中。 結構和製造方法的細節描述如下。
如圖1A和圖1C所示，3D記憶體裝置100的階梯區域可以包括階梯結構，其中複數個梯級橫向地(例如，沿著x軸)延伸。在階梯區域中，TSG切割結構112可以在梯級中橫向(例如，沿著x軸)且垂直延伸。沿著x軸，TSG切割結構112可以延伸穿過梯級的至少一部分，這取決於3D記憶體裝置100的設計。在階梯結構中沿著z軸，TSG切割結構112可以從相應的梯級的頂表面延伸到相應的頂表面之下的至少第四導體層106。即，TSG切割結構112的深度在階梯結構中為至少四個導體/介電層對。在一些實施例中，形成絕緣結構118，並且TSG切割結構112部分地位於絕緣結構118中。絕緣結構118可以包括合適的介電質材料，諸如二氧化矽和/或氮氧化矽。TSG切割結構112的深度也可以認為是從絕緣結構118的頂表面到至少第四導體層106。為了便於描述，在本發明中，定義階梯結構中的TSG切割結構112的深度等於或大於四個導體/介電層對。儘管在本發明的圖中，TSG切割結構112的輪廓代表複數個梯級以示出TSG切割結構112的深度，但是TSG切割結構112的實際形狀可以是任意的，取決於製造製程。TSG切割結構112沿著xz平面的特定形狀和深度不應該受本發明的實施例的限制。
在階梯區域中，3D記憶體裝置100包括複數個支撐結構114和126。支撐結構114可以與TSG切割結構112對準(例如，沿著x軸)，沿著xy平面與TSG切割結構112至少部分重疊。在一些實施例中，支撐結構114在TSG切割結構112中延伸。與TSG切割結構112對準並重疊的支撐結構114的數量不應受到本發明的實施例的限制。與支撐結構114不同，支撐結構126可以位於階梯結構中的任何合適位置，並且可以與TSG切割結構112不重疊。支撐結構114和126可以從梯級的頂表面(或絕緣結構118的頂表面，如果有的話)延伸到階梯結構的底部(或與基底102接觸)。在本發明中，為了便於說明，可以使用不同的陰影/圖案來描繪不同的結構(例如，支撐結構114和126、TSG切割結構112和絕緣結構118)。在 實際產品中，這些結構可以包含相同的材料(單種或多種)，並且可以沒有明確的邊界(或邊界可能會合併)。因此，結構的陰影和圖案並不表示結構的材料(單種或多種)或結構的實際形狀的差異。
如圖1C所示，沿著xy平面，至少一個支撐結構114沿著x軸的尺寸可以大於沿著y軸的尺寸。在一些實施例中，每個支撐結構114沿著x軸的尺寸大於沿著y軸的尺寸。支撐結構114沿著xy平面的截面可以包括任何合適的形狀，諸如矩形形狀、橢圓形形狀和/或其他任何形狀。在各種實施例中，支撐結構114的截面還可以具有其他形狀，該其他形狀沿著x軸和y軸的尺寸標稱上是相同的。例如，支撐結構114的截面可以包括圓形、正方形和/或其他任何形狀。在一些實施例中，沿著y軸，支撐結構114的尺寸可以大於支撐結構114的尺寸。在一些實施例中，沿著xy平面，支撐結構114的截面的面積大於現有的支援結構。支撐結構114的截面可以是梯形形狀(例如，沿著x軸的尺寸朝向基底102逐漸減小)和/或柱形狀。
在一些實施例中，支撐結構126具有與支撐結構114相同的形狀和尺寸。在一些實施例中，支撐結構具有與支撐結構114不同的形狀和尺寸，這取決於3D存記憶體裝置100的設計。例如，沿著xy平面，一些支撐結構126的截面可以具有圓形形狀，並且一些其他支撐結構126的截面可以具有橢圓形形狀，如圖1C所示。在一些實施例中，支撐結構126的截面大於現有的支撐結構。例如，支撐結構126沿著x軸和y軸的尺寸可以均大於現有支撐結構的尺寸。在一些實施例中，支撐結構126的截面標稱上等於現有支撐結構的截面。在一些實施例中，支撐結構114和126以及TSG切割結構112均包括氧化矽和氧氮化矽中的至少一種。
沿著z軸，支撐結構114的尺寸可以等於或大於TSG切割結構112的深度。如圖1A所示，沿著z軸，支撐結構114可延伸穿過TSG切割結構112，例如直到到達基底102。如前所述，階梯結構中TSG切割結構112的深度可以等於或大於 四個導體/介電層對。也就是說，TSG切割結構112的底表面可以標稱上例如沿著z軸等於或低於的相應梯級的第四導體層106的底表面。在各種實施例中，TSG切割結構112的深度可以變化。圖1B示出了與圖1A所示的切割結構具有不同的深度的TSG切割結構112。如圖1B所示，TSG切割結構112可以從梯級的頂表面延伸到階梯結構的底部(例如，與基底102接觸)。即，階梯結構中的TSG切割結構112的深度可以等於梯級的頂表面到階梯結構的底部(例如，基底102的頂表面)之間的距離。
在階梯區域中，3D記憶體裝置100可以包括與梯級接觸的複數個接觸部130。為了便於描述，在本發明的圖式中未示出梯級的邊界。接觸部130可在絕緣結構118中延伸，與導體層106接觸並電連接。接觸部130可以將字元線訊號傳導至導體層106。在一些實施例中，接觸部130包括合適的導電材料，諸如鎢、鈷、鋁、銅、多晶矽和/或矽化物。
圖2A和圖2B示出了根據本發明的實施例的另一3D記憶體裝置200。圖2A示出了3D記憶體裝置200的沿著圖2B所示的B-B′方向(例如，沿著xz平面)的截面圖。圖2B示出了3D記憶體裝置200的沿著xy平面的頂視圖。
與3D記憶體裝置100不同的是，3D記憶體裝置200可以包括複數個支撐結構214，這些支撐結構沿著xy平面的截面積小於支撐結構114的截面積。支撐結構214可以在階梯區域中的任何合適的位置處。例如，支撐結構214可以在TSG切割結構112中延伸/延伸穿過TSG切割結構112並且在TSG切割結構112的外部延伸。在一些實施例中，沿著y軸，支撐結構214的尺寸等於或小於TSG切割結構112的尺寸。支撐結構214沿著xy平面的截面可以是任何合適的形狀，諸如正方形形狀、圓形形狀和/或其他任何形狀。支撐結構214的截面可以是梯形形狀(例如，沿著x軸的尺寸朝向基底102逐漸減小)和/或柱形狀。在一些實施例中，支撐結構214均包括氧化矽和氮氧化矽中的至少一種。
3D記憶體裝置100和200均可以是單片3D記憶體裝置的一部分。術語“單片”是指3D記憶體裝置的元件(例如，周邊元件和儲存陣列元件)形成在單個基底上。對於單片3D記憶體裝置，由於周邊元件處理和儲存陣列元件處理的迴旋(convolution)，製造遇到了額外的限制。例如，儲存陣列元件(例如，NAND通道結構)的製造受到與已經形成或將要形成在相同基底上的周邊元件相關聯的熱預算的約束。
替代地，3D記憶體裝置100和200均可以是非單片3D記憶體裝置的一部分，其中可以將元件(例如，周邊元件和儲存陣列元件)獨立形成在不同的基底上，並且然後例如以面對面的方式鍵合在一起。在一些實施例中，儲存陣列元件基底(例如基底102)保持為鍵合的非單片3D記憶體裝置的基底，並且周邊元件(例如，包括用於促進3D記憶體裝置100和200的操作的任何合適的數位、類比和/或混合訊號周邊電路，諸如頁面緩衝器、解碼器和鎖存器；未示出)被翻轉並且面向下朝向儲存陣列元件(例如，NAND儲存串)用於混合鍵合。應當理解的是，在一些實施例中，儲存陣列元件基底(例如，基底102)被翻轉並且面向下朝向周邊元件(未示出)用於混合鍵合，從而在鍵合的非單片3D記憶體裝置中，儲存陣列元件位於周邊元件上方。儲存陣列元件基底(例如，基底102)可以是減薄的基底(其不是鍵合的非單片3D記憶體裝置的基底)，並且非單片3D記憶體裝置的後端(BEOL)互連可以形成在減薄的儲存陣列元件基底的背面上。
在本發明中，圖4A-4D、圖5A-5D和圖6A-6D中示出的製造製程分別基於圖3中形成的3D記憶體裝置的結構。圖3和圖4A-4D示出了根據一些實施例的3D記憶體裝置100在製造製程的各個階段的截面圖。圖7示出了用於形成3D記憶體裝置100的方法700的流程圖。為了便於說明，3D記憶體裝置100具有雙層面結構。在各種實施例中，3D記憶體裝置還可以沿著垂直方向(例如，z方向)具有兩個以上的儲存堆疊體。具有兩個以上儲存層面的3D記憶體裝置中的結構的 製造可以類似於3D記憶體裝置100的製造，並且在此不進行描述。應當理解，方法700中示出的操作不是窮舉的，並且也可以在任何所示操作之前、之後或之間進行其他操作。此外，一些操作可以同時進行，或者以與圖3和圖4A-4D所示的順序不同的循序執行。
如圖7所示，在該製程的開始，方法700從操作702開始，其中在基底之上、在芯區域中形成下介電質堆疊體和下通道孔部分。圖3示出了對應的結構。
如圖3所示，下介電質堆疊體304-1可以形成在基底302之上，並且下通道孔部分311(或者第一通道孔部分)可以形成在下介電質堆疊體304-1的芯區域中。可以透過在基底302之上交替沉積複數個第一介電層305和複數個第二介電層308，在基底302之上形成下介電質堆疊體304-1。第一介電層305和第二介電層308可以在隨後的閘極替代製程期間具有不同的蝕刻選擇性。在一些實施例中，第一介電層305和第二介電層308包括不同的材料。在一些實施例中，第一介電層305在閘極替代製程中用作犧牲層。在一些實施例中，第一介電層305包括氮化矽，並且第二介電層308包括氧化矽。第一介電層305和第二介電層308的沉積均可以包括化學氣相沉積(CVD)、物理氣相沉積(PVD)和原子層沉積(ALD)中的一種或多種。
複數個下通道孔部分311可以形成為在下介電質堆疊體304-1的芯區域中延伸。下通道孔部分311均可以在相應的底部部分處暴露基底302。可以透過合適的圖案化/蝕刻製程來形成下通道孔部分311，該圖案化/蝕刻製程去除下介電質堆疊體304-1的部分以暴露基底302。蝕刻製程可以包括濕式蝕刻和/或乾式蝕刻。在一些實施例中，在沉積第二介電質堆疊體之前，沉積諸如多晶矽的犧牲材料以填充在下通道孔部分311中。犧牲材料的沉積可以包括任何合適的沉積方法，諸如CVD、PVD和/或ALD。在一些實施例中，進行適當的平坦化製程，例如凹陷蝕刻和/或化學機械平坦化(CMP)，以去除下介電質堆疊體304-1之上 的任何多餘的介電質材料和/或犧牲材料。
返回參考圖7，在形成下介電質堆疊體和下通道孔部分之後，方法700進行到操作704，其中，在下介電質堆疊體之上形成上介電質堆疊體，從而形成介電質堆疊體。圖3示出了對應的結構。
如圖3所示，可以在下介電質堆疊體304-1之上沉積上介電質堆疊體304-2。類似於下介電質堆疊體304-1，上介電質堆疊體304-2也可包括交錯的第一介電層305和第二介電層308，其可以透過形成下介電質堆疊體304-1的相同方法沉積。因此，在此不再重複上介電質堆疊體304-2的沉積的詳細描述。上介電質堆疊體304-2和下介電質堆疊體304-1形成介電質堆疊體304，其中下介電質堆疊體304-1是下層面，而上介電質堆疊體304-2是上層面。
返回參考圖7，在形成介電質堆疊體之後，方法700進行到操作706，其中，在介電質堆疊體的芯區域中形成TSG切割結構。圖4A示出了對應的結構。
如圖4A所示，可以在介電質堆疊體304的芯區域中形成TSG切割結構410。為了形成TSG切割結構410，可以在介電質堆疊體304的上部部分(例如，在上介電質堆疊體304-2)中形成TSG切割開口。TSG切割開口可以是在xz平面中延伸的具有期望深度的溝槽。TSG切割開口可以形成在合適的位置處，例如，在要形成的儲存指的中間。在一些實施例中，沿著xz平面，TSG切割開口在要形成的儲存指的中間與下通道孔部分311對準。在一些實施例中，TSG切割開口沿著z軸的深度等於或大於四個第一/第二介電層對。可以透過合適的蝕刻製程，例如乾式蝕刻和/或濕式蝕刻，形成TSG切割開口，以去除部分介電質堆疊體304。可以用CVD、PVD和/或ALD中的一種或多種沉積合適的介電質材料，例如氧化矽和/或氮氧化矽，來填充TSG切割開口。在一些實施例中，進行合適的平坦化製程，例如凹陷蝕刻和/或CMP，以去除介電質堆疊體304之上的任何多餘的介電質材料。
返回參考圖7，在形成TSG切割結構之後，方法700進行到操作708，其中，在介電質堆疊體中形成複數個通道孔和複數個通道結構。圖4A和圖4B示出了對應的結構。
如圖4A所示，可以在介電質堆疊體304(例如，上介電質堆疊體304-2)中形成沿著z軸延伸的複數個上通道孔部分(或第二通道孔部分)。每個上通道孔部分可以沿著z軸與相應的下通道孔部分311對準，以完全或部分地暴露下通道孔部分311(例如，和/或下通道孔部分311中的犧牲材料)。在一些實施例中，複數個上通道孔部分延伸穿過TSG切割結構410。上通道孔部分和相應的下通道孔部分311可以形成通道孔411。可以透過合適的圖案化/蝕刻製程，諸如乾式蝕刻和/或濕式蝕刻，來形成上通道孔部分。在一些實施例中，透過合適的蝕刻製程，例如濕式蝕刻和/或乾式蝕刻，去除下通道孔部分311中的犧牲材料。
如圖4B所示，可以在每個通道孔411中形成複數個通道結構(未示出)和複數個虛設通道結構416。導電插塞(未示出)可以形成於通道孔411的底部處。導電插塞(包括半導體材料)可以透過磊晶生長製程和/或沉積製程來形成。在一些實施例中，導電插塞透過磊晶生長(例如，選擇性磊晶生長)形成，並且被稱為磊晶部分。在一些實施例中，導電插塞包括單晶矽並且透過從基底302磊晶生長而形成。在一些實施例中，導電插塞包括透過沉積製程形成的多晶矽。磊晶生長的磊晶部分的形成可以包括但不限於氣相磊晶(VPE)、液相磊晶(LPE)、分子束磊晶(MPE)或他們的任何組合。沉積的磊晶部分的形成可以包括但不限於CVD、PVD和/或ALD。
然後，可以在通道孔411中在導電插塞之上沉積多種通道形成材料。在一些實施例中，儲存膜和半導體層沉積在通道孔411中。具體地，儲存膜可以包括阻障層、儲存層和穿隧層。可選地，將介電質芯沉積在通道孔411中，以部分或完全填充該空間。在一些實施例中，介電質芯、半導體層、穿隧層、儲存 層和阻障層按此順序從通道孔411的中心朝向側壁徑向地佈置。在一些實施例中，半導體層與導電插塞接觸，並且半導體通道形成在半導體層中。在一些實施例中，阻障層、儲存層、穿隧層、半導體層和介電質芯可以使用諸如ALD、CVD、PVD、任何其他合適製程或他們的任何組合的薄膜沉積製程以該順序依次沉積。
在一些實施例中，在通道孔411的上部部分中形成汲極結構。在一些實施例中，在通道孔的上部部分中的儲存膜、半導體層、和介電質芯的部分可以透過CMP、研磨、濕式蝕刻和/或乾式蝕刻被去除，以在通道孔的上部部分中形成凹陷，以便半導體通道的頂表面可以位於通道孔411中的期望位置處。然後可以透過一種或多種薄膜沉積製程(諸如CVD、PVD、ALD、電鍍、化學鍍或他們的任何組合)，透過將諸如金屬和/或矽的導電材料沉積到凹陷中來形成汲極結構。然後可以在TSG切割結構410的外部形成通道結構，並且可以將虛設通道結構416形成為與TSG切割結構410對準(或在TSG切割結構410中延伸)。可選地，進行平坦化製程，例如乾式/濕式蝕刻和/或CMP，以去除介電質堆疊體304的頂表面上的任何多餘材料。在隨後的製造操作中，可以形成位元線以電連接至通道結構。在一些實施例中，沒有位元線形成為電連接到虛設通道結構416。
返回參考圖7，在形成通道結構之後，方法700進行到操作710，其中，在介電質堆疊體的階梯區域中形成階梯結構。圖4B示出了對應的結構。
如圖4B所示，可以在介電質堆疊體304的階梯區域中形成包括沿著x軸延伸的複數個梯級的階梯結構。可以透過使用蝕刻遮罩(例如，介電質堆疊體304之上的圖案化的PR層)重複蝕刻複數個交錯的第一介電層305和第二介電層308來形成階梯結構。每個第一介電層305和下面的第二介電層308可以被稱為介電質對。在一些實施例中，一個或複數個介電質對可以形成一個層級/梯級。在形成階梯結構的製程中，PR層被修整(例如，從堆疊體結構的邊界(通常是 從所有方向)向內且遞增地蝕刻)，並用作蝕刻遮罩以蝕刻介電質堆疊體304的暴露部分。修整的PR的量可以與階梯的尺寸直接相關(例如，決定性的)。PR層的修整可以使用合適的蝕刻來獲得，例如各等向性乾式蝕刻，諸如濕式蝕刻。可以連續地形成和修整一個或複數個PR層，以形成階梯結構。在修整PR層之後，可以使用合適的蝕刻劑來蝕刻每個介電質對，以去除第一介電層305和下面的第二介電層308兩者的一部分。蝕刻的第一介電層305和第二介電層308可以形成梯級。然後可以去除PR層。在一些實施例中，沉積絕緣結構418以圍繞介電質堆疊體304，使得介電質堆疊體304在絕緣結構418中。絕緣結構418可以包括任何合適的絕緣材料(諸如氧化矽)，並且可以透過合適的沉積製程(諸如CVD、PVD和/或ALD)來沉積。
返回參考圖7，在形成階梯結構之後，方法700進行到操作712，其中，在相同的操作中在階梯結構中形成第二TSG切割結構和複數個支撐結構。圖4C示出了對應的結構。
如圖4C所示，在相同的操作中在介電質堆疊體304的階梯區域中形成第二TSG切割結構412以及複數個支撐結構414和426。為了形成第二TSG切割結構412以及支撐結構414和426，可以在階梯區域中形成第二TSG切割開口和複數個支撐開口。在一些實施例中，第二TSG切割開口和支撐開口透過相同的圖案化/蝕刻製程形成在階梯結構和絕緣結構418(如果有的話)中。在一些實施例中，具有用於第二TSG切割開口和支撐開口的圖案的光罩用於在階梯區域中圖案化介電質堆疊體304和絕緣結構418(如果有的話)的部分。可以進行合適的蝕刻製程，例如乾式蝕刻和/或濕式蝕刻，以去除介電質堆疊體304和絕緣結構418(如果有的話)的部分，以同時形成第二TSG切割開口和支撐開口。沿著z軸，第二TSG切割開口可以從介電質堆疊體304(或絕緣結構418，如果有的話)的頂表面延伸到每個梯級的頂表面之下的至少第四第一介電層305。在一些實施例中，第 二TSG切割開口從介電質堆疊體304(或絕緣結構418，如果有的話)的頂表面延伸到階梯結構的底部(或基底302)。
沿著z軸，支撐開口可以從介電質堆疊體304(或絕緣結構418，如果有的話)的頂表面延伸到階梯結構的底部(或基底302)。在一些實施例中，支撐開口的第一部分在xz平面中在第二TSG切割開口中延伸並與第二TSG切割開口對準，並且支撐開口的第二部分在第二TSG切割開口的外部延伸。支撐開口的第一部分可具有對應於支撐結構114的尺寸和形狀，並且支撐開口的第二部分可具有對應於支撐結構126的尺寸和形狀。
可以進行合適的沉積製程，CVD、PVD和/或ALD，以在第二TSG切割開口和支撐開口中沉積介電質材料，從而同時形成第二TSG切割結構412以及支撐結構414和426。在一些實施例中，介電質材料包括氧化矽。可選地，進行平坦化製程，例如乾式/濕式蝕刻和/或CMP，以去除介電質堆疊體304的頂表面上的任何多餘的材料。
在各種實施例中，形成TSG切割結構410、虛設通道結構416、第二TSG切割結構412以及支撐結構414和426的順序和/或製程可以變化。例如，在形成虛設通道結構416之前，芯區域中的TSG切割開口可以不被介電質材料填充。也就是說，在沉積填充TSG切割開口的介電質材料之前，通道孔411可以首先被儲存膜、半導體層和介電質芯填充。因此，虛設通道結構416可以僅在TSG切割結構410之下延伸，而不是如圖4A-4C所示地延伸穿過TSG切割結構410。形成TSG切割結構410和虛設通道結構416(和通道結構)的特定順序不應受到本發明的實施例的限制。在另一個示例中，可以透過相同的沉積製程用相同的介電質材料填充TSG切割開口、第二TSG切割開口和支撐開口，從而同時形成TSG切割結構410、第二TSG切割結構412以及支撐結構414和426。
返回參考圖7，在形成第二TSG切割結構和支撐結構之後，方法700 進行到操作714，其中，形成儲存堆疊體、源極接觸結構和接觸部。圖4D示出了對應的結構。
如圖4D所示，可以形成具有交錯的複數個導體層406和介電層308的儲存堆疊體404。儲存堆疊體也可以稱為堆疊體結構。也可以形成源極接觸結構(返回參考圖1C中的源極接觸結構124)和複數個接觸部(返回參考圖1C中的接觸部130)。為了形成儲存堆疊體404，可以在介電質堆疊體304中形成在芯區域和階梯區域中沿著x軸延伸的複數個縫隙開口。縫隙開口均可以在側壁上暴露複數個第一介電層305並且在底部處暴露基底302。縫隙開口均可以透過合適的圖案化/蝕刻製程(諸如乾式蝕刻和/或濕式蝕刻)形成。
然後可以進行各等向性蝕刻製程以經每個縫隙開口去除第一介電層305。可以在介電質堆疊體304中形成複數個橫向凹陷。然後可以沉積導體材料以填充在橫向凹陷中，從而形成複數個導體層406。導體層406和介電層308可以在基底302上方沿著z軸交替佈置，形成複數個導體/介電層對。在一些實施例中，導體材料透過CVD、PVD和ALD中的至少一種沉積。然後形成儲存堆疊體404。
在一些實施例中，例如，使用諸如離子注入之類的合適的摻雜製程，在每個縫隙開口的底部部分處的基底302中形成摻雜區。在一些實施例中，諸如氧化矽的絕緣材料沉積在每個縫隙開口的側壁之上，從而形成絕緣間隔體。可選地，可以進行合適的凹陷蝕刻製程，例如乾式蝕刻和/或濕式蝕刻，以去除絕緣材料的任何多餘部分並暴露基底302。可以沉積導電材料以填充每個縫隙開口，從而形成源極接觸部。在一些實施例中，源極接觸部包括合適的導電材料，諸如鎢、多晶矽、矽化物、鈷、鋁、銅等。絕緣間隔體均可以透過CVD、PVD、ALD中的一種或多種來沉積，並且源極接觸部均可以透過CVD、PVD、ALD和電鍍中的一種或多種來沉積。可選地，進行平坦化製程，例如CMP和/或凹陷蝕刻，以去除儲存堆疊體404之上的任何多餘的材料。
圖3和5A-5D示出了根據一些實施例的在製造製程的各個階段的3D記憶體裝置200的截面圖。圖8示出了用於形成3D記憶體裝置200的方法800的流程圖。為了便於說明，描述了具有雙層面結構的3D記憶體裝置200的製造製程，類似於方法700的描述。應當理解，方法800中示出的操作不是窮盡的，並且也可以在任何所示的操作之前、之後、或之間進行其他操作。此外，一些操作可以同時進行，或者以與圖3、圖4A、圖4B和圖5A-5C中所示不同的循序執行。為了便於說明，在此不重複與操作702-714中的任何操作類似或相同的操作的描述。
如圖8所示，操作802-810可以與操作702-710相同或類似。圖3示出了由操作802和804形成的3D記憶體裝置的結構。圖5A示出了由操作806-810形成的3D記憶體裝置的結構。然而，作為示例，在圖5A-5D中，在形成虛設通道結構516之後，形成芯區域中的TSG切割結構510。如圖5A所示，可以首先在芯區域中形成TSG切割開口513。然後，可以將上通道孔部分形成為與相應的下通道孔部分311接觸，從而形成複數個通道孔515。在一些實施例中，在TSG切割開口513之下的通道孔515中形成虛設通道結構516，並且在TSG切割開口513之外的通道孔515中形成通道結構(未示出)。然後可以使用形成虛設通道結構416的相同或類似的沉積方法，在每個通道孔515中形成與虛設通道結構416的通道形成結構相同或類似的通道形成結構。然後可以將介電質材料沉積到TSG切割開口中以形成TSG切割結構510。可選地，在沉積形成TSG切割結構510的介電質材料之前，進行凹陷蝕刻製程(例如，濕式蝕刻和/或乾式蝕刻)以去除在TSG切割開口中的沉積的通道形成材料。形成虛設通道結構516和TSG切割結構510的材料和沉積方法可以與形成虛設通道結構416和TSG切割結構410的材料和沉積方法類似或相同。在此不再重複詳細的描述。在一些實施例中，透過形成虛設通道結構516的相同操作來形成通道結構(例如，類似於通道結構117)。在一些實施例中，在3D記憶體裝置(或介電質堆疊體304)的階梯區域中形成階梯結構。階梯結構 的形成可以與操作710中描述的類似或相同，並且在此不重複詳細的描述。可選地，絕緣結構418形成在介電質堆疊體304之上，使得介電質堆疊體304在絕緣結構418中。
返回參考圖8，在階梯區域中形成階梯結構之後，方法800進行到操作812，其中，在階梯區域中形成第二TSG切割結構。圖5B和圖5C示出了對應的結構。
如圖5B所示，第二TSG切割開口511可以形成在3D記憶體裝置(或介電質堆疊體304)的階梯區域中。沿著z軸，第二TSG切割開口511可以至少從梯級的頂表面(或者絕緣結構418的頂表面，如果有的話)延伸到至少相應梯級的第四第一介電層305的底表面。在一些實施例中，階梯結構中的第二TSG切割開口511的深度等於或大於四個第一/第二介電層對。在一些實施例中，第二TSG切割開口511的深度等於或大於相應梯級的頂表面(或絕緣結構418的頂表面)與梯級的第四第一介電層305的底部之間的距離。可以進行與操作712中描述的蝕刻製程類似或相同的合適的蝕刻製程，以去除介電質堆疊體304(或絕緣結構418，如果有的話)的部分並形成第二TSG切割開口511。如圖5C所示，在形成第二TSG切割開口511之後，可以沉積合適的介電質材料以形成第二TSG切割結構512。形成第二TSG切割結構512的材料和沉積方法可以與用於形成第二TSG切割結構412的材料和沉積方法相同或相似，並且在此不重複詳細的描述。
返回參考圖8，在階梯區域中形成第二TSG切割結構之後，方法800進行到操作814，其中，在階梯區域中形成複數個支撐結構。圖5C示出了對應的結構。
如圖5C所示，在階梯區域中形成至少從梯級的頂表面延伸到階梯結構的底部(或基底302的頂表面)的複數個支撐結構514。為了形成支撐結構514，可以首先在階梯區域中形成複數個支撐開口，這些支撐開口至少從梯級的頂表 面延伸到階梯結構的底部(或基底302的頂表面)。在一些實施例中，支撐開口從絕緣結構418的頂表面延伸到基底302。支撐開口的位置和尺寸可以參考支撐結構214的描述，並且在此不重複詳細的描述。可以進行例如與操作712中的蝕刻製程類似或相同的合適的蝕刻製程，以去除絕緣結構418、介電質堆疊體304和第二TSG切割結構512(如果形成有的話)的部分以形成支撐開口。沿著z軸，支撐開口可以從介電質堆疊體304(或絕緣結構418，如果有的話)的階梯區域中的梯級的頂表面延伸到階梯結構的底部(或基底302)。可以沉積合適的介電質材料以填充支撐開口並形成支撐結構514。形成支撐結構514的材料和沉積方法可以與形成支撐結構414的材料和沉積方法相同或相似，並且在此不重複詳細的描述。
如方法800所示，與方法700不同，第二TSG切割開口511(在其中形成第二TSG切割結構512)和支撐開口(在其中形成支撐結構514)透過不同的圖案化/蝕刻製程形成。即，可以將獨立的光罩用於在階梯區域中形成第二TSG切割開口511和支撐開口。在各種實施例中，形成第二TSG切割開口511和支撐開口的順序在不同的製造製程中可以變化。例如，在一些實施例中，支撐開口在第二TSG切割開口511之前形成。在一些實施例中，在操作812和814中，代替在獨立的操作中填充介電質材料，第二TSG切割開口511和支撐開口透過諸如CVD、PVD和/或ALD的相同的沉積製程填充有諸如氧化矽的相同的介電質材料。形成和填充第二TSG切割開口511和支撐開口的特定順序不應該受本發明的實施例限制。
返回參考圖8，在形成第二TSG切割結構和支撐結構之後，方法800進行到操作816，其中，形成儲存堆疊體、源極接觸結構和接觸部。圖5D示出了對應的結構。
如圖5D所示，可以形成具有交錯的複數個導體層406和介電層308的 儲存堆疊體504。可以在3D記憶體裝置中形成複數個源極接觸結構(類似於124或與124相同)和複數個接觸部(類似於130或與130相同)。形成那些結構的製造製程和材料可以類似於在操作714中描述的那些，並且在此不重複詳細的描述。
圖3和圖6A-6D示出了根據一些實施例的在另一製造製程的各個階段的3D記憶體裝置200的截面圖。圖9示出用於形成3D記憶體裝置200的方法900的流程圖。為了便於說明，描述了具有雙層面結構的3D記憶體裝置200的製造製程，類似於方法800和700的描述。應當理解，方法900中示出的操作不是窮盡的，並且也可以在任何所示的操作之前、之後、或之間進行其他操作。此外，一些操作可以同時進行，或者以與圖3和圖6A-6D中所示不同的循序執行。為了便於說明，在此不重複與操作702-714中的任何操作類似或相同的操作的描述。如圖9所示，操作902和904可以與操作702和704相同或類似。圖3示出了由操作904形成的3D記憶體裝置的結構。
返回參考圖9，在形成介電質堆疊體之後，方法900進行到操作906，其中，在芯區域中形成通道孔，並且在通道孔中形成通道結構。圖6A和圖6B示出了對應的結構。
如圖6A所示，在上介電質堆疊體中形成上通道孔部分，上通道孔部分對準每個下通道孔部分並與每個下通道孔部分接觸，從而形成通道孔615。通道結構(例如，類似於117)和虛設通道結構(例如，類似於216)可以隨後在通道孔615中形成。形成通道孔615的圖案化/蝕刻製程與形成通道孔411的圖案化/蝕刻製程類似或相同，並且在此不重複詳細的描述。在一些實施例中，在上通道孔部分的圖案化/蝕刻中使用對準標記，使得每個上通道孔部分與相應的下通道孔部分對準(或與相應的下通道孔部分至少部分重疊)。
如圖6B所示，在每個通道孔615中形成通道結構617。形成通道結構 617的材料和方法與形成虛設通道結構416的材料和方法類似或相同，並且在此不重複詳細的描述。
返回參考圖9，在形成通道結構之後，方法900進行到操作908，其中在介電質堆疊體的階梯區域中形成階梯結構。圖6B示出了對應的結構。
如圖6B所示，在3D記憶體裝置(或介電質堆疊體304)的階梯區域中形成具有沿著x軸延伸的複數個梯級的階梯結構。階梯結構的形成可以與操作710中描述的類似，並且在此不重複詳細的描述。可選地，絕緣結構418形成在階梯結構之上，使得介電質堆疊體304在絕緣結構418中。
返回參考圖9，在形成階梯結構之後，方法900進行到操作910，其中，在芯區域中形成TSG切割結構，並且在介電質堆疊體的階梯區域中形成第二TSG切割結構。圖6C示出了對應的結構。
如圖6C所示，透過相同的製造操作分別在芯區域和階梯區域中形成TSG切割結構610和第二TSG切割結構612。為了形成TSG切割結構610和第二TSG切割結構612，在一些實施例中，透過相同的圖案化/蝕刻製程在芯區域和階梯區域中分別形成TSG切割開口(在其中形成TSG切割結構610)和第二TSG切割開口(在其中形成第二TSG切割結構612)。在一些實施例中，單個光罩用於同時圖案化TSG切割開口和第二TSG切割開口。在一些實施例中，為了形成TSG切割開口，採用合適的蝕刻製程以去除介電質堆疊體304的在芯區域中的一部分，該部分包括通道結構617的上部部分和第一/第二介電層對的部分。虛設通道結構616可以在形成TSG切割開口之後形成(例如，在頂部部分被去除之後透過通道結構617形成)。可以採用相同的蝕刻製程來去除介電質堆疊體304的在階梯區域中的一部分，以形成第二TSG切割開口。在一些實施例中，TSG切割開口和第二TSG切割開口的深度和尺寸可以參考圖5A-5C中描述的那些，並且在此不重複詳細的描述。在一些實施例中，用來形成TSG切割開口和第二TSG切割開口的蝕刻 製程包括乾式蝕刻和/或濕式蝕刻。然後可以進行合適的沉積製程以用合適的介電質材料填充TSG切割開口和第二TSG切割開口，從而形成TSG切割結構610和第二TSG切割結構612。介電質材料和沉積方法可以參考操作712中描述的那些介電質材料和沉積方法，並且在此不重複詳細的描述。
返回參考圖9，在形成TSG切割結構和第二TSG切割結構之後，方法900進行到操作912，其中，在介電質堆疊體的階梯區域中形成複數個支撐結構。圖6D示出了對應的結構。
如圖6D所示，複數個支撐結構614形成在3D記憶體裝置(或介電質堆疊體304)的階梯區域中，在階梯結構、第二TSG切割結構612和絕緣結構418(如果形成的話)中沿著z軸延伸。在一些實施例中，獨立的光罩(例如，不同於用於形成TSG切割開口和第二TSG切割開口的光罩)用於圖案化/蝕刻支撐開口，支撐結構614形成於該支撐開口中。支撐結構614的形成類似於支撐結構514的形成，並且在此不重複詳細的描述。
返回參考圖9，在形成支撐結構之後，方法900進行到操作914，其中，形成儲存堆疊體、源極接觸結構和接觸部。圖6D示出了對應的結構。
如圖6D所示，可以形成具有交錯的複數個導體層406和介電層308的儲存堆疊體604。可以在3D記憶體裝置中形成複數個源極接觸結構(類似於124或與124相同)和複數個接觸部(類似於130或與130相同)。形成那些結構的製造製程和材料可以類似於操作714的那些，並且在此不重複詳細的描述。
本發明的實施例提供了一種3D記憶體裝置。所述3D記憶體裝置包括：芯區域；以及階梯區域，具有複數個梯級，所述複數個梯級均至少具有在橫向方向上延伸的導體/介電質對。所述階梯區域包括：沿著垂直方向和所述橫向方向延伸的DSG切割結構；以及沿著所述垂直方向在所述DSG結構中延伸的複數個支撐結構。所述支撐結構中的至少一個支撐結構沿著所述橫向方向的尺 寸大於沿著正交於所述橫向方向的第二橫向方向的尺寸。
在一些實施例中，沿著所述第二橫向方向，所述支撐結構中的所述至少一個支撐結構的所述尺寸大於所述DSG結構的尺寸。
在一些實施例中，沿著橫向平面，所述支撐結構中的所述至少一個支撐結構具有橢圓形形狀或矩形形狀中的至少一種。
在一些實施例中，所述複數個支撐結構均包括橢圓形形狀並且沿著所述橫向方向均勻地佈置。
在一些實施例中，所述DSG結構的尺寸沿著所述垂直方向大於或等於四對導體/介電質對的尺寸。
在一些實施例中，沿著所述垂直方向，所述複數個支撐結構的尺寸大於或等於所述DSG結構的所述尺寸。
在一些實施例中，所述複數個支撐結構延伸到所述階梯區域的底部。
在一些實施例中，所述DSG結構從所述複數個階梯的表面延伸至所述階梯區域的底部。
在一些實施例中，所述DSG切割結構和所述複數個支撐結構包括氧化矽或氮氧化矽中的至少一種。
在一些實施例中，所述3D記憶體裝置還包括在所述DSG結構外部的第二支撐結構。所述第二支撐結構沿著所述橫向方向的尺寸大於沿著所述第二橫向方向的尺寸。
在一些實施例中，所述第二支撐結構和所述複數個支撐結構具有相同的形狀、相同的尺寸和相同的材料。
本發明的實施例提供了一種用於形成3D記憶體裝置的方法。所述方法包括以下操作。首先，在基底之上形成具有複數個第一/第二介電層對的介電質堆疊體。在所述介電質堆疊體的芯區域中形成DSG切割開口。形成具有複數 個梯級的階梯結構，其在所述介電質堆疊體的階梯區域中沿著橫向方向延伸。在不同於所述DSG切割開口的製程中，在所述階梯區域中形成沿著所述橫向方向延伸的第二DSG切割開口。在所述DSG切割開口中形成DSG切割結構，並在所述第二DSG切割開口中形成第二DSG切割結構。
在一些實施例中，所述方法還包括：在形成所述第二DSG切割開口的相同製程中，形成複數個支撐開口，所述複數個支撐開口在所述階梯區域中沿著垂直方向延伸並且與所述第二DSG切割開口至少部分地重疊。在一些實施例中，所述方法還包括在所述複數個支撐開口中形成複數個支撐結構。
在一些實施例中，所述方法還包括在不同於形成所述第二DSG切割開口的製程中，形成複數個支撐開口，所述複數個支撐開口在所述階梯區域中沿著垂直方向延伸。在一些實施例中，所述方法還包括在所述複數個支撐開口中形成複數個支撐結構。
在一些實施例中，形成所述DSG切割結構、所述第二DSG切割結構和所述複數個支撐結構包括分別在所述DSG切割開口、所述第二DSG切割開口和所述複數個支撐開口中沉積介電質材料。
在一些實施例中，在相同製程中沉積所述介電質材料來形成所述DSG切割結構、所述第二DSG切割結構和所述複數個支撐結構。
在一些實施例中，在形成所述階梯結構之前形成所述DSG切割開口。
在一些實施例中，形成所述第二DSG切割開口包括去除所述介電質堆疊體的包括至少四個第一/第二介電層對的部分。
在一些實施例中，形成所述第二DSG切割開口包括去除所述介電質堆疊體的部分以暴露所述基底。
在一些實施例中，形成所述複數個支撐開口包括去除所述介電質堆疊體的複數個部分以暴露所述基底。
在一些實施例中，形成所述介電質堆疊體包括：在所述基底之上形成第一介電質堆疊體；並且在所述第一介電質堆疊體之上形成第二介電質堆疊體。
在一些實施例中，所述方法還包括：在形成所述DSG切割開口之前，在所述第一介電質堆疊體中的所述芯區域中形成第一通道孔部分；並且在形成所述DSG切割開口之後，在所述第二介電質堆疊體中形成第二通道孔部分。所述第二通道孔部分與所述第一通道孔部分接觸，並且所述第一通道孔部分和所述第二通道孔部分形成通道孔。
在一些實施例中，所述方法還包括在所述通道孔中沉積通道形成結構。
在一些實施例中，所述方法還包括在所述介電質堆疊體中形成縫隙結構，所述縫隙結構沿著所述橫向方向延伸並暴露所述基底。在一些實施例中，所述方法還包括去除所述第一介電層以形成複數個橫向凹陷，並且在所述複數個橫向凹陷中沉積導體材料以形成複數個導體層。
本發明的實施例提供一種用於形成3D記憶體裝置的方法。所述方法包括以下操作。首先，在基底之上形成具有複數個第一/第二介電層對的介電質堆疊體。在所述介電質堆疊體的芯區域中形成通道結構。形成階梯結構，所述階梯結構具有在所述介電質堆疊體的階梯區域中沿著橫向方向延伸的複數個梯級。在相同製程中，在所述介電質堆疊體的芯區域中形成DSG切割開口並且在所述介電質堆疊體的階梯區域中形成第二DSG切割開口。在所述DSG切割開口中形成DSG切割結構，並在所述第二DSG切割開口中形成第二DSG切割結構。
在一些實施例中，所述方法還包括：在不同於形成所述DSG切割開口和所述第二DSG切割開口的製程中，在所述階梯區域中形成沿著垂直方向延伸的複數個支撐開口。在一些實施例中，所述方法還包括在所述複數個支撐開 口中形成複數個支撐結構。
在一些實施例中，形成所述DSG切割結構、所述第二DSG切割結構和所述複數個支撐結構包括分別在所述DSG切割開口、所述第二DSG切割開口和所述複數個支撐開口中沉積介電質材料。
在一些實施例中，在相同製程中沉積所述介電質材料來形成所述DSG切割結構、所述第二DSG切割結構和所述複數個支撐結構。
在一些實施例中，所述DSG切割開口和所述第二DSG切割開口是在形成所述階梯結構之後形成的。
在一些實施例中，形成所述第二DSG切割開口包括去除所述介電質堆疊體的包括至少四個第一/第二介電層對的部分。
在一些實施例中，形成所述複數個支撐開口包括去除所述介電質堆疊體的複數個部分以暴露所述基底。
在一些實施例中，形成所述DSG切割開口包括去除所述通道結構的頂部部分。
在一些實施例中，形成所述介電質堆疊體包括：在所述基底之上形成第一介電質堆疊體；並且在所述第一介電質堆疊體之上形成第二介電質堆疊體。
在一些實施例中，在形成所述階梯結構之前，所述方法還包括在所述第一介電質堆疊體中的所述芯區域中形成第一通道孔部分。在一些實施例中，所述方法還包括在所述第二介電質堆疊體中形成與所述第一通道孔部分接觸的第二通道孔部分，所述第一通道孔部分和所述第二通道孔部分形成通道孔。在一些實施例中，所述方法還包括在所述通道孔中沉積通道形成結構。
在一些實施例中，所述方法還包括：在所述介電質堆疊體中形成縫隙結構，所述縫隙結構沿著所述橫向方向延伸並暴露所述基底；去除所述第一 介電層以形成複數個橫向凹陷；並且在所述複數個橫向凹陷中沉積導體材料以形成複數個導體層。
具體實施例的前述描述將揭示本發明的一般性質，在不脫離本發明的總體概念的情況下，其他人可以透過應用本領域技術範圍內的知識，容易地修改和/或調整這些具體實施例用於各種應用，而無需過度實驗。因此，基於本文給出的教導和指導，這些調整和修改旨在落入所公開實施例的等同物的含義和範圍內。應理解，本文中的措辭或術語是出於描述而非限制的目的，使得本說明書的術語或措辭將由本領域技術人員根據教導和指導來解釋。
以上已經借助於說明指定的功能及其關係的實現的功能構建塊描述了本發明的實施例。為了便於描述，這裡任意定義了這些功能構建塊的邊界。可以定義替代邊界，只要適當地進行指定的功能及其關係即可。
發明內容和摘要部分可以闡明一個或複數個但不是由發明人(一個或複數個)預期的本發明的所有示例性實施例，並且因此，其不意在以任何方式限制本發明和所附申請專利範圍。
本發明的廣度和範圍不應受任何上述示例性實施例的限制，而應僅根據所附申請專利範圍及其等同物來限定。
100:3D記憶體裝置
104:堆疊體結構
110,112:TSG切割結構
114,126:支撐結構
116:虛設通道結構
117:通道結構
118:絕緣結構
124:源極接觸結構
130:接觸部
A-A':方向
x,y:軸

Claims (19)

  1. 一種三維(3D)記憶體裝置，包括：芯區域；以及階梯區域，包括複數個梯級，所述複數個梯級均至少包括在橫向方向上延伸的導體/介電質對，所述階梯區域包括：沿著垂直方向和所述橫向方向延伸的汲極選擇閘(DSG)切割結構；以及沿著所述垂直方向在所述DSG切割結構中延伸的複數個支撐結構，其中，所述複數個支撐結構中的至少一個支撐結構沿著所述橫向方向的尺寸大於沿著正交於所述橫向方向的第二橫向方向的尺寸，所述DSG切割結構沿著所述橫向方向延伸穿過所述複數個梯級的至少一部分，且所述複數個支撑結構中的所述至少一個支撑結構在所述垂直方向上與所述DSG切割結構至少部分重疊。
  2. 根據請求項1所述的3D記憶體裝置，其中，沿著所述第二橫向方向，所述複數個支撐結構中的所述至少一個支撐結構的所述尺寸大於所述DSG切割結構的尺寸。
  3. 根據請求項2所述的3D記憶體裝置，其中，沿著橫向平面，所述複數個支撐結構中的所述至少一個支撐結構具有橢圓形形狀或矩形形狀中的至少一種。
  4. 根據請求項3所述的3D記憶體裝置，其中，所述複數個支撐結構均包括橢圓形形狀並且沿著所述橫向方向均勻地佈置。
  5. 根據請求項1所述的3D記憶體裝置，其中，所述DSG切割結構的尺寸沿著所述垂直方向大於或等於四對導體/介電質對的尺寸。
  6. 根據請求項1所述的3D記憶體裝置，其中，所述DSG切割結構從所述複數個階梯的表面延伸至所述階梯區域的底部。
  7. 根據請求項1所述的3D記憶體裝置，其中，所述DSG切割結構和所述複數個支撐結構包括氧化矽或氮氧化矽中的至少一種。
  8. 一種用於形成三維(3D)記憶體裝置的方法，包括：在基底之上形成包括複數個第一/第二介電層對的介電質堆疊體；在所述介電質堆疊體的芯區域中形成汲極選擇閘(DSG)切割開口；形成階梯結構，所述階梯結構包括在所述介電質堆疊體的階梯區域中沿著橫向方向延伸的複數個梯級；在不同於所述DSG切割開口的製程中，在所述階梯區域中形成沿著所述橫向方向延伸的第二DSG切割開口；並且在所述DSG切割開口中形成DSG切割結構，並在所述第二DSG切割開口中形成第二DSG切割結構。
  9. 根據請求項8所述的方法，還包括：在形成所述第二DSG切割開口的相同製程中，形成複數個支撐開口，所述複數個支撐開口在所述階梯區域中沿著垂直方向延伸並且與所述第二DSG切割開口至少部分地重疊；並且在所述複數個支撐開口中形成複數個支撐結構。
  10. 根據請求項8所述的方法，還包括：在不同於形成所述第二DSG切割開口的製程中，形成複數個支撐開口，所述複數個支撐開口在所述階梯區域中沿著垂直方向延伸；並且在所述複數個支撐開口中形成複數個支撐結構。
  11. 根據請求項9所述的方法，其中，形成所述DSG切割結構、所述第二DSG切割結構和所述複數個支撐結構包括分別在所述DSG切割開口、所述第二DSG切割開口和所述複數個支撐開口中沉積介電質材料。
  12. 根據請求項11所述的方法，其中，在相同製程中沉積所述介電質材料來形成所述DSG切割結構、所述第二DSG切割結構和所述複數個支撐結構。
  13. 根據請求項8所述的方法，其中，在形成所述階梯結構之前形成所述DSG切割開口。
  14. 根據請求項8所述的方法，其中，形成所述第二DSG切割開口包括去除所述介電質堆疊體包括至少四個第一/第二介電層對的部分。
  15. 根據請求項14所述的方法，其中，形成所述第二DSG切割開口包括去除所述介電質堆疊體的部分以暴露所述基底。
  16. 根據請求項9所述的方法，其中，形成所述複數個支撐開口 包括去除所述介電質堆疊體的複數個部分以暴露所述基底。
  17. 一種用於形成三維(3D)記憶體裝置的方法，包括：在基底之上形成包括複數個第一/第二介電層對的介電質堆疊體；在所述介電質堆疊體的芯區域中形成通道結構；形成階梯結構，所述階梯結構包括在所述介電質堆疊體的階梯區域中沿著橫向方向延伸的複數個梯級；在相同製程中，在所述介電質堆疊體的芯區域中形成汲極選擇閘(DSG)切割開口並且在所述介電質堆疊體的階梯區域中形成第二DSG切割開口；並且在所述DSG切割開口中形成DSG切割結構，並在所述第二DSG切割開口中形成第二DSG切割結構，其中所述方法還包括：在不同於形成所述DSG切割開口和所述第二DSG切割開口的製程中，在所述階梯區域中形成沿著垂直方向延伸的複數個支撐開口；並且在所述複數個支撐開口中形成複數個支撐結構，其中所述DSG切割結構沿著所述橫向方向延伸穿過所述複數個梯級的至少一部分，且所述複數個支撑結構中的至少一個支撑結構在所述垂直方向上與所述DSG切割結構至少部分重疊。
  18. 根據請求項17所述的方法，其中，形成所述DSG切割結構、所述第二DSG切割結構和所述複數個支撐結構包括分別在所述DSG切割開口、所述第二DSG切割開口和所述複數個支撐開口中沉積介電質材料；並且在相同製程中沉積所述介電質材料來形成所述DSG切割結構、所述第二DSG切割結構和所述複數個支撐結構。
  19. 根據請求項17所述的方法，其中，所述DSG切割開口和所述第二DSG切割開口是在形成所述階梯結構之後形成的。
TW109119283A 2020-04-24 2020-06-09 具有汲極選擇閘切割結構的三維記憶體裝置及其形成方法 TWI738376B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/086575 WO2021212446A1 (en) 2020-04-24 2020-04-24 Three-dimensional memory devices with drain-select-gate cut structures and methods for forming the same
WOPCT/CN2020/086575 2020-04-24

Publications (2)

Publication Number Publication Date
TWI738376B true TWI738376B (zh) 2021-09-01
TW202141750A TW202141750A (zh) 2021-11-01

Family

ID=72189564

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109119283A TWI738376B (zh) 2020-04-24 2020-06-09 具有汲極選擇閘切割結構的三維記憶體裝置及其形成方法

Country Status (6)

Country Link
US (3) US11502098B2 (zh)
EP (2) EP4290998A3 (zh)
JP (2) JP7317995B2 (zh)
CN (2) CN111602244B (zh)
TW (1) TWI738376B (zh)
WO (1) WO2021212446A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210052928A (ko) * 2019-11-01 2021-05-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
WO2022052040A1 (en) * 2020-09-11 2022-03-17 Yangtze Memory Technologies Co., Ltd. Method of forming top select gate trenches
CN112259543A (zh) * 2020-10-13 2021-01-22 长江存储科技有限责任公司 一种三维存储器件及其制造方法
CN112289800B (zh) * 2020-10-30 2022-04-12 长江存储科技有限责任公司 一种三维存储器件及其制造方法
CN112331667B (zh) * 2020-11-10 2021-09-28 长江存储科技有限责任公司 三维存储器及其制造方法
CN112466885B (zh) * 2020-11-25 2021-10-26 长江存储科技有限责任公司 三维存储器及其制作方法
CN113196483B (zh) * 2021-03-15 2023-07-21 长江存储科技有限责任公司 三维存储器件及其形成方法
CN114944397A (zh) * 2021-03-22 2022-08-26 长江存储科技有限责任公司 一种半导体器件及其制备方法
WO2023035259A1 (en) * 2021-09-13 2023-03-16 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
WO2023108330A1 (en) * 2021-12-13 2023-06-22 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with divided drain select gate lines and method for forming the same
KR20230137641A (ko) * 2022-03-22 2023-10-05 삼성전자주식회사 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201135917A (en) * 2010-04-06 2011-10-16 Macronix Int Co Ltd Integrated circuit 3D memory array and manufacturing method
TW201209827A (en) * 2010-06-08 2012-03-01 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with vertical bit lines and laterally aligned active elements and methods thereof
CN108431957A (zh) * 2016-03-23 2018-08-21 桑迪士克科技有限责任公司 对每个存储器块中的多个nand串具有公共位线的三维nand存储器器件
TW201842601A (zh) * 2017-03-08 2018-12-01 大陸商長江存儲科技有限責任公司 三維記憶體元件的結構及其測試方法
CN109300908A (zh) * 2017-07-25 2019-02-01 三星电子株式会社 半导体器件
TW201926651A (zh) * 2017-11-23 2019-07-01 大陸商長江存儲科技有限責任公司 保護結構以及製作三維記憶體的周邊電路的方法
TW201926652A (zh) * 2017-11-21 2019-07-01 大陸商長江存儲科技有限責任公司 三維記憶體裝置以及其製作方法
TW202008563A (zh) * 2018-07-27 2020-02-16 大陸商長江存儲科技有限責任公司 多堆疊層三維記憶體元件及其製造方法
TW202010109A (zh) * 2018-08-21 2020-03-01 大陸商長江存儲科技有限責任公司 具有貫穿陣列接觸的三維記憶體元件及其形成方法
CN110896666A (zh) * 2019-06-17 2020-03-20 长江存储科技有限责任公司 具有位于缝隙结构中的支撑结构的三维存储器件和用于形成其的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8897070B2 (en) * 2011-11-02 2014-11-25 Sandisk Technologies Inc. Selective word line erase in 3D non-volatile memory
KR102002802B1 (ko) * 2012-09-05 2019-07-23 삼성전자주식회사 반도체 장치
KR102150253B1 (ko) * 2014-06-24 2020-09-02 삼성전자주식회사 반도체 장치
CN106340518B (zh) * 2015-07-06 2019-07-05 旺宏电子股份有限公司 存储元件及其制造方法
KR102649372B1 (ko) 2016-01-08 2024-03-21 삼성전자주식회사 3차원 반도체 메모리 장치
US11049867B2 (en) * 2016-03-18 2021-06-29 Toshiba Memory Corporation Semiconductor memory device including an asymmetrical memory core region
KR102629454B1 (ko) * 2016-08-22 2024-01-26 에스케이하이닉스 주식회사 반도체 메모리 장치
CN106876391B (zh) * 2017-03-07 2018-11-13 长江存储科技有限责任公司 一种沟槽版图结构、半导体器件及其制作方法
KR102561732B1 (ko) * 2017-03-08 2023-07-31 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 장치의 쓰루 어레이 컨택 구조
KR20180106727A (ko) 2017-03-21 2018-10-01 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102373818B1 (ko) 2017-07-18 2022-03-14 삼성전자주식회사 반도체 장치
KR102313920B1 (ko) 2017-07-31 2021-10-19 삼성전자주식회사 수직형 반도체 소자
US10103169B1 (en) * 2017-08-21 2018-10-16 Sandisk Technologies Llc Method of making a three-dimensional memory device using a multi-step hot phosphoric acid wet etch process
US10685914B2 (en) 2017-08-31 2020-06-16 SK Hynix Inc. Semiconductor device and manufacturing method thereof
KR102600999B1 (ko) * 2018-04-20 2023-11-13 삼성전자주식회사 수직형 메모리 장치
US10615172B2 (en) * 2018-05-11 2020-04-07 Sandisk Technologies Llc Three-dimensional memory device having double-width staircase regions and methods of manufacturing the same
US10658377B2 (en) 2018-06-27 2020-05-19 Sandisk Technologies Llc Three-dimensional memory device with reduced etch damage to memory films and methods of making the same
CN109314116B (zh) * 2018-07-20 2019-10-01 长江存储科技有限责任公司 用于形成三维存储器件的方法
KR20200020332A (ko) 2018-08-17 2020-02-26 삼성전자주식회사 3차원 반도체 소자
KR102515409B1 (ko) * 2018-09-28 2023-03-30 삼성전자주식회사 수직형 반도체 소자
KR102596799B1 (ko) * 2018-10-24 2023-10-31 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 장치 및 그 제조 방법
BR112021007364B1 (pt) * 2018-12-07 2024-01-30 Yangtze Memory Technologies Co., Ltd Dispositivo de memória
CN109690774B (zh) * 2018-12-07 2019-11-22 长江存储科技有限责任公司 用于三维存储器的阶梯结构和接触结构
WO2020168502A1 (en) 2019-02-21 2020-08-27 Yangtze Memory Technologies Co., Ltd. Staircase structure with multiple divisions for three-dimensional memory
CN110770902B (zh) * 2019-08-23 2021-08-17 长江存储科技有限责任公司 竖直存储器件
CN110741475A (zh) * 2019-08-29 2020-01-31 长江存储科技有限责任公司 三维存储器及其制造方法
CN110770904B (zh) * 2019-08-30 2021-08-13 长江存储科技有限责任公司 具有由粘合层连接的源极触点的三维存储器件及其形成方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201135917A (en) * 2010-04-06 2011-10-16 Macronix Int Co Ltd Integrated circuit 3D memory array and manufacturing method
TW201209827A (en) * 2010-06-08 2012-03-01 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with vertical bit lines and laterally aligned active elements and methods thereof
CN108431957A (zh) * 2016-03-23 2018-08-21 桑迪士克科技有限责任公司 对每个存储器块中的多个nand串具有公共位线的三维nand存储器器件
TW201842601A (zh) * 2017-03-08 2018-12-01 大陸商長江存儲科技有限責任公司 三維記憶體元件的結構及其測試方法
CN109300908A (zh) * 2017-07-25 2019-02-01 三星电子株式会社 半导体器件
TW201926652A (zh) * 2017-11-21 2019-07-01 大陸商長江存儲科技有限責任公司 三維記憶體裝置以及其製作方法
TW201926651A (zh) * 2017-11-23 2019-07-01 大陸商長江存儲科技有限責任公司 保護結構以及製作三維記憶體的周邊電路的方法
TW202008563A (zh) * 2018-07-27 2020-02-16 大陸商長江存儲科技有限責任公司 多堆疊層三維記憶體元件及其製造方法
TW202010109A (zh) * 2018-08-21 2020-03-01 大陸商長江存儲科技有限責任公司 具有貫穿陣列接觸的三維記憶體元件及其形成方法
CN110896666A (zh) * 2019-06-17 2020-03-20 长江存储科技有限责任公司 具有位于缝隙结构中的支撑结构的三维存储器件和用于形成其的方法

Also Published As

Publication number Publication date
EP3931869A1 (en) 2022-01-05
WO2021212446A1 (en) 2021-10-28
US20210335806A1 (en) 2021-10-28
JP2022532987A (ja) 2022-07-21
US11502098B2 (en) 2022-11-15
TW202141750A (zh) 2021-11-01
CN113555370A (zh) 2021-10-26
EP3931869B1 (en) 2023-12-06
KR20210141577A (ko) 2021-11-23
JP7317995B2 (ja) 2023-07-31
CN111602244A (zh) 2020-08-28
US20210335812A1 (en) 2021-10-28
JP2023143930A (ja) 2023-10-06
EP4290998A2 (en) 2023-12-13
US20230005959A1 (en) 2023-01-05
CN111602244B (zh) 2021-06-22
EP4290998A3 (en) 2024-02-14
EP3931869A4 (en) 2022-06-01

Similar Documents

Publication Publication Date Title
TWI738376B (zh) 具有汲極選擇閘切割結構的三維記憶體裝置及其形成方法
TWI710059B (zh) 具有在閘極線縫隙中的支撐結構的三維記憶體元件和其形成方法
TWI727459B (zh) 三維記憶裝置以及用於形成三維記憶裝置的方法
EP3827461B1 (en) Three-dimensional memory device having zigzag slit structures and method for forming the same
TWI707459B (zh) 用於形成三維記憶體元件的方法
TWI704602B (zh) 具有源極結構的三維記憶體裝置和用於形成三維記憶體裝置的方法
TWI725633B (zh) 三維記憶裝置以及用於形成三維記憶裝置的方法
TWI706544B (zh) 具有由黏合層連接的源極接觸的立體記憶體元件及其形成方法
TWI787541B (zh) 三維記憶體元件的互連結構
TWI717861B (zh) 具有源極結構的立體記憶裝置和其形成方法
US20200395374A1 (en) Three-dimensional memory device with support structures in slit structures and method for forming the same
TWI722611B (zh) 具有源極結構的三維記憶體裝置和其形成方法
JP7325522B2 (ja) 支持構造を伴う三次元メモリデバイスを形成するための方法、およびその結果もたらされる三次元メモリデバイス
TWI706516B (zh) 三維記憶體元件及其形成方法
TWI732487B (zh) 具有鄰接源極接觸點結構的三維記憶體元件及其形成方法
TWI726688B (zh) 具有源極結構的三維記憶體元件及其形成方法
KR102669053B1 (ko) 드레인 선택 게이트 컷 구조체를 구비한 3차원 메모리 소자 및 그 형성 방법