CN106340518B - 存储元件及其制造方法 - Google Patents

Abstract

本发明公开了一种存储元件及其制造方法，存储元件包括多个位线层以及多个支撑结构。各位线层沿着第一方向与第二方向所定义的平面延伸。各位线层具有沿着第一方向延伸的多条位线，且各位线具有交替配置的多个宽部与多个窄部。支撑结构位于相邻的位线层的对应的位线的宽部之间。此外，各位线的各窄部的剖面形状实质上为类椭圆形，且各窄部具有大于约30％的圆角率。

Description

存储元件及其制造方法

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种存储元件及其制造方法。

背景技术

随着科技日新月异，电子元件的进步增加了对更大储存能力的需要。为了满足高储存密度(High Storage Density)的需求，存储元件尺寸变得更小而且积集度更高。因此，存储元件的型态已从二维平面型栅极(Planar Gate)结构发展到三维垂直型栅极(Vertical Gate)结构。而环绕式栅极(Gate-All-Around，GAA)结构为垂直型栅极结构中的一种。

在具有环绕式栅极结构的三维存储元件中，常会发现位线在转角(Corner)处具有较大的局部电场(Local Electric Field)，因而影响局部电荷储存的均匀度(LocalCharge Storage Uniformity)。因此，如何制作出具有改良的位线形状的三维存储元件已获得业界的高度关注。

发明内容

本发明提供一种存储元件及其制造方法，其可改良位线的形状，进而提升电荷储存层的局部电场的均匀度。

本发明提供一种存储元件包括多个位线层以及多个支撑结构。各位线层沿着第一方向与第二方向所定义的平面延伸。各位线层具有沿着第一方向延伸的多条位线，且各位线具有交替配置的多个宽部与多个窄部。支撑结构位于相邻的位线层的对应的位线的宽部之间。各位线的各窄部的剖面形状实质上为类椭圆形，各窄部具有大于约30％的圆角率(RR)，上述圆角率(RR)的定义如式(1)所示：

其中

r由式(2)所定义；

a为类椭圆形的半长轴长度；

b为类椭圆形的半短轴长度；

N是由为上述类椭圆形的半长轴及半短轴所定义出的矩形的对角线长度；

θ为上述矩形的对角线与类椭圆形的半长轴之间的夹角；且

c为类椭圆形的中心沿着矩形的对角线至类椭圆形的边缘的距离。

在本发明的一实施例中，上述位线的材料包括多晶硅、掺杂多晶硅、单晶硅或其组合。

在本发明的一实施例中，上述存储元件更包括电荷储存层以及多个导体层。电荷储存层覆盖位线以及支撑结构的表面。各导体层沿着第二方向与第三方向所定义的平面延伸。各导体层位于相邻支撑结构之间，环绕对应的位线的窄部上的部分电荷储存层。上述第一方向、第二方向以及第三方向互相垂直。

在本发明的一实施例中，上述存储元件包括多个存储单元。各位线的各窄部、覆盖窄部的部分电荷储存层与部分导体层构成一个存储单元。

在本发明的一实施例中，上述存储元件更包括多个介电柱。介电柱沿着第三方向延伸，且一个介电柱位于相邻的两个支撑结构之间。

本发明提供一种存储元件的制造方法，其步骤如下。提供堆栈层。上述堆栈层包括至少两层第一导体层以及至少一层支撑材料层。上述支撑材料层位于第一导体层之间，其中第一导体层与支撑材料层的材料不同。支撑材料层与第一导体层均沿着第一方向与第二方向所定义的平面延伸。于堆栈层中形成多个开口。上述开口贯穿堆栈层。进行刻蚀工艺，自上述开口移除部分支撑材料层，以于第一导体层之间形成多个支撑结构。对上述第一导体层进行圆角化工艺。

在本发明的一实施例中，上述刻蚀工艺包括干法刻蚀工艺、湿法刻蚀工艺或其组合。

在本发明的一实施例中，上述圆角化工艺包括湿法刻蚀工艺、氧化工艺或其组合。

本发明的一实施例中，在形成上述支撑结构之后，更包括于第一导体层与支撑结构的表面上形成电荷储存层。形成多个第二导体层以填入第一导体层、支撑结构与电荷储存层之间的空间。各第二导体层沿着第二方向与第三方向所定义的平面延伸。上述第一方向、第二方向以及第三方向互相垂直。形成多个介电柱。介电柱沿着第三方向延伸。上述介电柱的形成方式使得各第一导体层经切割为具有沿着第一方向延伸的多条位线。

本发明的一实施例中，上述第一导体层的材料包括多晶硅、掺杂多晶硅、单晶硅或其组合。

基于上述，本发明利用圆角化工艺来改善位线的形状，进而增加位线的曲率。由于位线的曲率变大，其使得覆盖在位线表面的电荷储存层的曲率亦跟着变大。如此一来，在本发明的存储元件运作时，便可避免位线的转角处具有较大的局部电场，进而提升电荷储存层的局部电荷储存的均匀度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为本发明一实施例的存储元件的立体示意图。

图2为图1的存储元件的的位线的窄部的剖面示意图。

图3A至图3H为本发明的第一实施例的存储元件的制造方法的立体示意图。

图4为沿图3G的A-A线所绘示的剖面示意图。

图5A至图5H为本发明的第二实施例的存储元件的制造方法的立体示意图。

图6A至图6G为本发明的第三实施例的存储元件的制造方法的立体示意图。

图7为本发明的第一实施例的存储元件的制造流程图。

图8为本发明的第二实施例的存储元件的制造流程图。

图9为本发明的第三实施例的存储元件的制造流程图。

【符号说明】

10：存储元件

100、200、300：堆栈层

102、202、302：第一导体层

102a、202a、302a：图案化的第一导体层

102b、202b、302b：圆角化的第一导体层

102c、202c、302c：位线

104、204、304：支撑材料层

104a、204a、304a：图案化的支撑材料层

106、106a、106b、206、206a、206b、306a、306b、306c：开口

108、208、308：支撑结构

110、110a、210、210a、310、310a：电荷储存层

112、118、212、218、312、318：导体层、字线

114、214、314：介电柱

116a：宽部

116b：窄部

a、b、c、N、r：长度

θ：夹角

BLL：位线层

D1：第一方向

D2：第二方向

D3：第三方向

M：存储单元

R：区域

S101～S104、S201～S204、S301～S303：步骤

具体实施方式

在本文中，「椭圆」可视为具有两个相互垂直轴的对称形状。由于所述椭圆的对称性，所述两轴在所述椭圆中心相交。相似地，「类椭圆」可视为一种类似椭圆的形状，其具有两个相互垂直轴，且所述两轴在所述类椭圆中心相交。由于工艺的变动与容忍度，类椭圆形状可能不具有平滑圆周或轮廓，且可能不像椭圆般地对称。然而，就整体形状来看，某种程度上，类椭圆可被解释为一种椭圆。

所述两轴之间较长的一轴称为长轴，其对应于椭圆或类椭圆的对径点(antipodalpoints)之间的最长距离。所述两轴之间较短的一轴称为短轴，其对应于椭圆或类椭圆的对径点之间的最短距离。「半长轴」与「半短轴」分别是所述长轴与所述短轴的一半。

图1为本发明一实施例的存储元件的立体示意图。图2为图1的存储元件的位线的窄部的剖面示意图。图3A至图3H为本发明的第一实施例的存储元件的制造方法的立体示意图。

图1是经由图3A至图3H的制造流程所形成的存储元件，其中，为了清楚以及方便说明起见，仅仅绘示出存储元件的位线以及支撑结构。

请同时参照图1与图3G，本发明的一实施例提供一种存储元件10，其包括多个位线层BLL以及多个支撑结构108。各位线层BLL沿着第一方向D1与第二方向D2所定义的平面(例如XY平面)延伸。各位线层BLL具有沿着第一方向D1延伸的多条位线102c。各位线102c具有交替配置的多个宽部116a与多个窄部116b，其中宽部116a的宽度大于窄部116b的宽度。支撑结构108位于相邻的位线层BLL的对应的位线102c的宽部116a之间。详细地说，支撑结构108分别位于相邻的上、下位线102c的宽部116a之间。请参照图3G，本发明的一实施例的存储元件10更包括电荷储存层110a以及多个导体层112。电荷储存层110a覆盖位线102c上表面、下表面与侧表面以及支撑结构108的表面。各导体层112沿着第二方向D2与第三方向D3所定义的平面(例如YZ平面)延伸。各导体层112位于相邻支撑结构108之间，环绕对应的位线102c的窄部116b上的部分电荷储存层110a。在一实施例中，第一方向D1、第二方向D2以及第三方向D3可以例如是互相垂直。

值得注意的是，如图1与图2所示，本发明的一实施例的各位线102c的多个宽部116a与多个窄部116b的多个转角(Corner)均进行圆角化。在一实施例中，各位线102c的窄部116b的剖面形状实质上可例如是圆形、类圆形、拉长的圆形、椭圆形或是类椭圆形。

在一实施例中，各位线102c的窄部116b的剖面形状实质上为类椭圆形，且具有大于约30％的圆角率(rounding ratio；RR)。圆角率(RR)的定义如式(1)所示：

其中：

r由式(2)所定义；

a为类椭圆形的半长轴长度；

b为类椭圆形的半短轴长度；

N是由为上述类椭圆形的半长轴及半短轴所定义出的矩形的对角线长度；

θ为上述矩形的对角线与类椭圆形的半长轴之间的夹角；且

c为类椭圆形的中心沿着矩形的对角线至类椭圆形的边缘的距离。

请参照图2，当各位线102c的窄部116b的剖面为完美椭圆形时，r会等于c，且由式(1)所定义的圆角率(RR)为100％。

当位线102c的窄部116b的剖面形状的圆角率愈大，元件运作时位线的转角处局部电场愈小，电荷储存层的局部电荷储存的均匀度愈佳。

本发明的存储元件10可根据本发明的第一实施例、第二实施例或第三实施例的制造流程来形成，以下段落将详细说明的。

图3A至图3H为本发明的第一实施例的存储元件的制造方法的立体示意图。图4为沿图3G的A-A线所绘示的剖面示意图。图7为本发明的第一实施例的存储元件的制造流程图。

请参照图3A与图7，进行步骤S101，提供堆栈层100。堆栈层100包括至少两层第一导体层102以及至少一层支撑材料层104。支撑材料层104位于两个第一导体层102之间。第一导体层102与支撑材料层104均沿着第一方向D1与第二方向D2所定义的平面(例如XY平面)延伸且沿着第三方向D3(例如Z轴方向)交替配置。在一实施例中，第一导体层102的厚度大于或等于约5nm。第一导体层102的厚度可例如是约20nm。而支撑材料层104的厚度大于或等于约45nm。支撑材料层104的厚度可例如是约50nm。

在图3A的实施例中，是以堆栈层100具有交替配置的两层第一导体层102与两层支撑材料层104为例来说明的，但并不用以限定本发明。换言之，本发明并不对第一导体层102与支撑材料层104的数目作限制。

堆栈层100的形成方法例如是交替形成第一导体层102与支撑材料层104。第一导体层102与支撑材料层104的形成的方法例如是化学气相沉积或物理气相沉积。在本实施例中，第一导体层102与支撑材料层104的材料不同。第一导体层102的材料可包括导体材料。导体材料可例如是多晶硅、掺杂多晶硅、单晶硅、金属硅化物、钛(Ti)、氮化钛(TiN)、钨(W)、氮化钨(WN)、钽(Ta)、氮化钽(TaN)、铂(Pt)或其组合。支撑材料层104的材料包括介电材料。介电材料可例如是氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、碳氧化硅(SiOC)、碳化硅(SiC)、氟氧化硅(SiOF)、氢氧化硅(SiOH)、低介电常数(low-k)材料或其组合。低介电常数材料是指介电常数低于4的介电材料。

接着，请参照图3B与图7，进行步骤S102，图案化堆栈层100，移除部分第一导体层102与部分支撑材料层104，以于堆栈层100中形成多个开口106。开口106沿着第三方向D3(例如Z轴方向)贯穿堆栈层100。在一实施例中，开口106可排列成数组。

接着，请参照图3B、图3C以及图7，进行步骤S103，进行刻蚀工艺，自开口106移除图案化的支撑材料层104a的一部分，并使得保留在相邻的图案化的第一导体层102a之间的支撑材料层104a的剩余部分做为多个支撑结构108。详细地说，由于图案化的支撑材料层104a与图案化的第一导体层102a之间的刻蚀选择比大于约5，因此，在进行上述刻蚀工艺时，大部分的图案化的支撑材料层104a被移除。在调整上述刻蚀工艺的刻蚀参数后，剩余的图案化的支撑材料层104a会在图案化的第一导体层102a之间形成多个支撑结构108。

在本实施例中，上述刻蚀工艺包括干法刻蚀工艺、湿法刻蚀工艺或其组合。此外，本发明并不对干法刻蚀工艺与湿法刻蚀工艺的步骤顺序设限。在一实施例中，可先进行干法刻蚀工艺，再进行湿法刻蚀工艺，反之亦成立。在另一实施例中，干法刻蚀工艺与湿法刻蚀工艺两者可同时进行。

上述干法刻蚀工艺可例如是使用化学干法刻蚀(Chemical Dry Etch，CDE)法或是SICONI刻蚀法。在一实施例中，当第一导体层102为多晶硅，而支撑材料层104为氧化硅时，化学干法刻蚀法可利用含氟化学品(Fluorine-based Chemical)以及氧气当作刻蚀气体来进行上述刻蚀工艺。上述含氟化学品与氧气的含量可控制氧化硅与多晶硅的刻蚀选择比。在一实施例中，含氟化学品与氧气的当量比为约1至20，氧化硅与多晶硅的刻蚀选择比为约2至20。除此之外，还可以通过调整上述刻蚀工艺的刻蚀参数来控制氧化硅与多晶硅的刻蚀选择比。所述刻蚀参数包括调整非刻蚀气体的含量、刻蚀腔室压力、射频功率(RF Power)以及刻蚀时间等等。当氧化硅与多晶硅的刻蚀选择比为约2至20时，通入的氦气的流量可例如是约50至450sccm；刻蚀腔室压力可例如是约5mtorr至100mtorr；射频功率可例如是约200W至2000W；刻蚀时间可例如是约60秒至300秒。

在另一实施例中，当第一导体层102为多晶硅，而支撑材料层104为氧化硅时，上述SICONI刻蚀法可以利用NH₃以及NF₃做为刻蚀气体。当NH₃与NF₃的流量比率为约0.5至3时，氧化硅与多晶硅的刻蚀选择比不小于约10。当刻蚀腔室压力为约1torr至5torr；射频功率为约10W至50W；各周期(Cycle)的刻蚀时间为约5秒至50秒时，从高深宽比(High AspectRatio)的开口106进行刻蚀的刻蚀均匀度可改善，并可轻易控制图案化的第一导体层102a之间的支撑结构108的关键尺寸(Critical Dimension，CD)。

另外，当上述刻蚀工艺为湿法刻蚀工艺时，则可利用溶液形式的含氟化学品来进行。含氟化学品可例如是稀释氢氟酸(DHF)。在一实施例中，上述含氟化学品的浓度可小于约1wt％，以达到良好的刻蚀均匀度。

请参照图3C、图3D以及图7，在形成电荷储存层110之前，对图案化的第一导体层102a进行圆角化工艺(Rounding Process)，以形成圆角化的第一导体层102b(如步骤S104所示)。在一实施例中，圆角化工艺可为只进行湿法刻蚀工艺。在另一实施例中，圆角化工艺可为只进行氧化工艺。在又一实施例中，圆角化工艺可包括先进行湿法刻蚀工艺再进行氧化工艺。在又另一实施例中，圆角化工艺可包括先进行氧化工艺再进行湿法刻蚀工艺。

在一实施例中，可利用湿法刻蚀工艺来进行圆角化工艺。湿法刻蚀工艺的刻蚀液可例如是氢氧化铵(NH₄OH)溶液、过氧化氢(H₂O₂)溶液、稀释氢氟酸溶液或其组合。在一实施例中，可利用标准清洁剂1(SC1)，在摄氏约30℃至130℃的温度下进行约10分钟至60分钟。标准清洁剂1例如是包括约10至100重量份的去离子水、约1至3重量份的氢氧化铵溶液以及约2至5重量份的过氧化氢的溶液。在另一实施例中，先将晶圆浸在稀释的氢氟酸溶液中，接着，在摄氏约800℃至1200℃的温度以及纯氢(Pure H₂)的环境下进行回火约1分钟至20分钟。此外，除了上述两种湿法刻蚀法之外，其他合适液相工艺皆可应用于本发明，只要此工艺可以让图案化的第一导体层102a的转角进行圆化。

接着，请参照图3E，于圆角化的第一导体层102b与支撑结构108的表面上形成电荷储存层110。在一实施例中，电荷储存层110包括由氧化层/氮化层/氧化层(Oxide-Nitride-Oxide，ONO)所构成的复合层(此复合层可为三层或更多层)或是高介电常数材料。高介电常数材料可例如是介电常数高于4的介电材料，例如是HfO₂、TiO₂、ZrO₂、Ta₂O₅或Al₂O₃等，其形成方法可以是化学气相沉积法、热氧化法或原子层沉积法等。在一实施例中，电荷储存层110的厚度为约10nm至25nm。电荷储存层110的厚度可例如是约15nm至20nm。此厚度可使得圆角化的第一导体层102b与支撑结构108的表面完全被覆盖，而留下开口106a与开口106b中的空隙。

请参照图3F，于电荷储存层110上形成多个导体层112。导体层112填入圆角化的第一导体层102b、支撑结构108与电荷储存层110之间的空间(亦即开口106a与开口106b中)，且覆盖电荷储存层110的表面。导体层112沿着第二方向D2与第三方向D3(例如YZ平面方向)延伸，且沿着第一方向D1排列。上述第一方向D1、第二方向D2以及第三方向D3可以例如是互相垂直。导体层112材料例如是多晶硅、金属、金属硅化物或其组合，其形成方法可以利用化学气相沉积法来形成。金属硅化物可例如是硅化钨、硅化钴、硅化镍、硅化钛、硅化铜、硅化钼、硅化钽、硅化铒、硅化锆或硅化铂。

请同时参照图3G与图4，于堆栈层100中形成多个介电柱114。详细地说，先于堆栈层100中形成多个开口114a，然后，于开口114a中填入介电材料，之后可以利用回刻蚀法或是化学机械研磨法移除开口114a外的介电材料，以形成多个介电柱114。介电材料可例如是氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳化硅、氟氧化硅、氢氧化硅、低介电常数材料或其组合。低介电常数材料是指介电常数低于4的介电材料。

介电柱114沿着第三方向D3(例如Z轴方向)延伸。介电柱114的形成方式使得圆角化的第一导体层102b的每一者经切割以具有沿着第一方向D1(例如X轴方向)延伸的多条位线102c，且各位线102c具有交替配置的多个宽部116a与多个窄部116b。此外，各位线102c的各窄部116b、环绕窄部116b的部分电荷储存层110a以及部分导体层112可构成一个存储单元M。

请参照图3H，于多个导体层112上分别形成导体层118。

导体层118沿着第二方向D2延伸。各导体层118(可例如是字线串)与对应的导体层112电性连接。此外，各导体层118可用以电性连接对应的多个存储单元M。

请回头参照图3G与图4，本实施例的存储元件包括多个存储单元M，其排列成数组形式。各存储单元M由各位线102c的各窄部116b、覆盖窄部116b的部分电荷储存层110a以及部分导体层112所构成。由于相邻两个存储单元M之间具有至少一支撑结构108，因此，本发明的支撑结构108则可支撑相邻的上、下位线102c，以避免位线102c与所形成的三维存储元件的变形与崩塌。

此外，沿图3G的A-A线的剖面来看，在图4由的第一方向D1与第二方向D2所定义的平面(例如XY平面)中，相邻的四个介电柱114可围成其中具有一个存储单元的区域R。当工艺的特征尺寸(feature size)为F，此区域R中存储单元的最小尺寸为4F²。当此三维内存元件具有N层堆栈的存储单元时，存储单元的等效最小尺寸为4F²/N。

图5A至图5H为本发明的第二实施例的存储元件的制造方法的立体示意图。图8为本发明的第二实施例的存储元件的制造流程图。以下的实施例中，相似的构件以相似的元件符号来表示。举例来说，第一导体层102与第一导体层202相似；支撑结构108与支撑结构208相似，因此这些构件的材料与形成方法于此不再赘述。

请同时参照图5A至图5B，本发明的第二实施例的存储元件的制造方法与本发明的第一实施例的存储元件的制造方法相似(即步骤S201与S101相似，步骤S202与S102相似)。上述两者不同之处描述如下。如图5C与图5D所示，于堆栈层200中形成多个开口206之后，是先对图案化的第一导体层202a进行圆角化工艺(如步骤S203以及图5C所示)，再移除部分图案化的支撑材料层204a，以形成多个支撑结构208(如步骤S204以及图5D所示)。

在第二实施例中，可利用氧化工艺来进行圆角化工艺。在一实施例中，氧化工艺可例如是原位蒸汽生成(In Situ Steam Generation，ISSG)法、湿法氧化(Wet Oxidation)法、热氧化法或其组合。详细地说，在第二实施例中，圆角化工艺可例如是利用原位蒸汽生成法是利用蒸汽来进行氧化工艺，此蒸汽的反应气体组成包括氢气与氧气，氢气的含量(％H₂)可例如是0.5％至33％之间，氧气的含量(％O₂)可例如是约67％至99.5％之间，在摄氏约600℃至1200℃的温度下进行氧化反应约10秒至100秒。上述氢气的含量(％H₂)以及氧气的含量(％O₂)定义如下：

％H₂＝(R_H)/(R_H+R_O)

％O₂＝(R_O)/(R_H+R_O)，

其中R_H表示氢气的流量；R_O表示氧气的流量。

在第二实施例中，圆角化工艺亦可例如是利用湿法氧化法来进行。详细地说，湿法氧化法是利用1slm至10slm流量的H₂与5slm至20slm流量的O₂，在摄氏500℃至1000℃的温度下进行10分钟至60分钟。此外，除了上述ISSG以及湿法氧化工艺之外，其他合适工艺(例如是热氧化工艺)皆可应用于本发明，只要此工艺可以让图案化的第一导体层202a的转角进行圆化。

接着，请同时参照图5C、图5D以及图8，进行刻蚀工艺(如步骤S204所示)，自开口206移除图案化的支撑材料层204a的一部分，以使得保留在圆角化的第一导体层202b之间的支撑材料层204a的剩余部分形成多个支撑结构208。在本实施例中，上述刻蚀工艺包括干法刻蚀工艺、湿法刻蚀工艺或其组合。此外，本发明并不对干法刻蚀工艺与湿法刻蚀工艺的步骤顺序设限。在一实施例中，可先进行干法刻蚀工艺，再进行湿法刻蚀工艺，反之亦成立。在另一实施例中，干法刻蚀工艺与湿法刻蚀工艺两者可同时进行。由于上述刻蚀工艺的详细说明如第一实施例的刻蚀工艺所述，于此便不再详述。

请参照图5E至图5H，进行与上述图3E至图3H类似的步骤以形成第二实施例的存储元件，其中电荷储存层210/210a、导体层212以及导体层218与第一实施例的电荷储存层110/110a、导体层112以及导体层118类似，因此这些构件的材料与形成方法于此不再赘述。

图6A至图6G为本发明的第三实施例的存储元件的制造方法的立体示意图。图9为本发明的第三实施例的存储元件的制造流程图。

请同时参照图6A至图6C以及图9，本发明的第三实施例的存储元件的制造方法与本发明的第一实施例的存储元件的制造方法基本上相似(即步骤S301与S101相似，步骤S302与S102相似)。上述两者不同描述如下。如图6B至图6C以及图9所示，于堆栈层300中形成多个开口306之后，如第三实施例的步骤S303所示，对图案化的第一导体层302a进行圆角化工艺以形成圆角化的第一导体层302b，且同时移除部分图案化的支撑材料层304a以形成多个支撑结构308。在本实施例中，可利用湿法刻蚀工艺来进行圆角化工艺，其中使用稀释氢氟酸溶液。值得注意的是，由于第三实施例的稀释氢氟酸溶液需同时用来进行圆角化工艺以及图案化的支撑材料层304a的部分移除工艺，因此，第三实施例的工艺时间约为第一实施例中的仅使用稀释氢氟酸溶液来进行圆角化工艺的工艺时间的约2至4倍。

请参照图6D至图6G，进行与上述图3E至图3H类似的步骤，以形成第三实施例的存储元件，其中电荷储存层310/310a、导体层312以及导体层318与第一实施例的电荷储存层110/110a、导体层112以及导体层118类似，因此这些构件的材料与形成方法于此不再赘述。

综上所述，本发明利用圆角化工艺来改善位线的转角的形状，以降低位线的转角处的局部电场，进而提升电荷储存层的局部电荷储存的均匀度。此外，本发明于相邻的位线层之间形成多个支撑结构，其可支撑相邻的上、下位线，因此可避免位线与所属三维存储元件的变形与崩塌的已知情况发生。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (9)

1.一种存储元件，包括：

多个位线层，各位线层沿着一第一方向与一第二方向所定义的平面延伸，各位线层具有沿着该第一方向延伸的多条位线，且各位线具有交替配置的多个宽部与多个窄部；以及

多个支撑结构，位于相邻的这些位线层的对应的这些位线的这些宽部之间，

其中各位线的各窄部的剖面形状为一类椭圆形，且各窄部具有大于30％的圆角率(Rounding Ratio，RR)，该圆角率的定义如式(1)所示：

其中

r由式(2)所定义；

a为该类椭圆形的半长轴(major semi-axis)长度；

b为该类椭圆形的半短轴(minor semi-axis)长度；

N是由为该类椭圆形的半长轴及半短轴所定义出的一矩形的对角线长度；

θ为该矩形的对角线与该类椭圆形的半长轴之间的夹角；且

c为该类椭圆形的中心沿着该矩形的对角线至该类椭圆形的边缘的距离。

2.根据权利要求1所述的存储元件，其中这些位线的材料包括多晶硅、掺杂多晶硅、单晶硅或其组合。

3.根据权利要求1所述的存储元件，更包括：

一电荷储存层，覆盖这些位线以及这些支撑结构的表面；以及

多个导体层，各导体层沿着该第二方向与一第三方向所定义的平面延伸，各导体层位于相邻的这些支撑结构之间，环绕对应的这些位线的这些窄部上的部分该电荷储存层，其中该第一方向、该第二方向以及该第三方向互相垂直。

4.根据权利要求3所述的存储元件，其中该存储元件包括多个存储单元，且各位线的各窄部、覆盖该窄部的部分该电荷储存层与部分该导体层构成一个存储单元。

5.根据权利要求3所述的存储元件，更包括多个介电柱，沿着该第三方向延伸，且一个介电柱位于相邻的两个支撑结构之间。

6.一种存储元件的制造方法，包括：

提供一堆栈层，该堆栈层包括至少两层第一导体层以及至少一层支撑材料层，该支撑材料层位于这些第一导体层之间，其中这些第一导体层与该支撑材料层的材料不同，且该支撑材料层与这些第一导体层均沿着一第一方向与一第二方向所定义的平面延伸；

于该堆栈层中形成多个开口，这些开口贯穿该堆栈层；

进行一刻蚀工艺，自这些开口移除部分该支撑材料层，以于这些第一导体层之间形成多个支撑结构；

对这些第一导体层进行一圆角化工艺；

于这些第一导体层与这些支撑结构的表面上形成一电荷储存层；

形成多个第二导体层以填入这些第一导体层、这些支撑结构与该电荷储存层之间的空间，各第二导体层沿着该第二方向与一第三方向所定义的平面延伸，其中该第一方向、该第二方向以及该第三方向互相垂直；以及

形成多个介电柱，这些介电柱沿着该第三方向延伸，且这些介电柱的形成方式使得各第一导体层经切割以具有沿着该第一方向延伸的多条位线。

7.根据权利要求6所述的存储元件的制造方法，其中该刻蚀工艺包括干法刻蚀工艺、湿法刻蚀工艺或其组合。

8.根据权利要求6所述的存储元件的制造方法，其中该圆角化工艺包括一湿法刻蚀工艺、一氧化工艺或其组合。

9.根据权利要求6所述的存储元件的制造方法，其中这些第一导体层的材料包括多晶硅、掺杂多晶硅、单晶硅或其组合。