TWI572017B

TWI572017B - 記憶元件及其製造方法

Info

Publication number: TWI572017B
Application number: TW104121609A
Authority: TW
Inventors: 鍾曜安; 洪士平
Original assignee: 旺宏電子股份有限公司
Priority date: 2015-07-03
Filing date: 2015-07-03
Publication date: 2017-02-21
Also published as: TW201703235A

Description

記憶元件及其製造方法

本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種記憶元件及其製造方法。

隨著科技日新月異，電子元件的進步增加了對更大儲存能力的需要。為了滿足高儲存密度（High Storage Density）的需求，記憶元件尺寸變得更小而且積集度更高。因此，記憶元件的型態已從二維平面型閘極（Planar Gate）結構發展到三維垂直型閘極（Vertical Gate）結構。而環繞式閘極（Gate-All-Around，GAA）結構為垂直型閘極結構中的一種。

在具有環繞式閘極結構的三維記憶元件中，常會發現位元線在轉角（Corner）處具有較大的局部電場（Local Electric Field），因而影響局部電荷儲存的均勻度（Local Charge Storage Uniformity）。因此，如何製作出具有改良的位元線形狀之三維記憶元件已獲得業界的高度關注。

本發明提供一種記憶元件及其製造方法，其可改良位元線的形狀，進而提升電荷儲存層之局部電場的均勻度。

本發明提供一種記憶元件包括多數個位元線層以及多數個支撐結構。各位元線層沿著第一方向與第二方向所定義的平面延伸。各位元線層具有沿著第一方向延伸的多數條位元線，且各位元線具有交替配置的多數個寬部與多數個窄部。支撐結構位於相鄰的位元線層的對應的位元線的寬部之間。各位元線的各窄部的剖面形狀實質上為類橢圓形，各窄部具有大於約30%的圓角率（RR），上述圓角率（RR）的定義如式(1)所示： (1) (2)，其中 r由式(2)所定義； a為類橢圓形的半長軸長度； b為類橢圓形的半短軸長度； N是由為上述類橢圓形的半長軸及半短軸所定義出的矩形的對角線長度； θ為上述矩形的對角線與類橢圓形的半長軸之間的夾角；且 c為類橢圓形的中心沿著矩形的對角線至類橢圓形的邊緣的距離。

在本發明的一實施例中，上述位元線的材料包括多晶矽、摻雜多晶矽、單晶矽或其組合。

在本發明的一實施例中，上述記憶元件更包括電荷儲存層以及多數個導體層。電荷儲存層覆蓋位元線以及支撐結構的表面。各導體層沿著第二方向與第三方向所定義的平面延伸。各導體層位於相鄰支撐結構之間，環繞對應的位元線的窄部上的部分電荷儲存層。上述第一方向、第二方向以及第三方向互相垂直。

在本發明的一實施例中，上述記憶元件包括多數個記憶胞。各位元線的各窄部、覆蓋窄部的部分電荷儲存層與部分導體層構成一個記憶胞。

在本發明的一實施例中，上述記憶元件更包括多數個介電柱。介電柱沿著第三方向延伸，且一個介電柱位於相鄰的兩個支撐結構之間。

本發明提供一種記憶元件的製造方法，其步驟如下。提供堆疊層。上述堆疊層包括至少兩層第一導體層以及至少一層支撐材料層。上述支撐材料層位於第一導體層之間，其中第一導體層與支撐材料層的材料不同。支撐材料層與第一導體層均沿著第一方向與第二方向所定義的平面延伸。於堆疊層中形成多數個開口。上述開口貫穿堆疊層。進行蝕刻製程，自上述開口移除部分支撐材料層，以於第一導體層之間形成多數個支撐結構。對上述第一導體層進行圓角化製程。

在本發明的一實施例中，上述蝕刻製程包括乾式蝕刻製程、濕式蝕刻製程或其組合。

在本發明的一實施例中，上述圓角化製程包括溼式蝕刻製程、氧化製程或其組合。

本發明的一實施例中，在形成上述支撐結構之後，更包括於第一導體層與支撐結構的表面上形成電荷儲存層。形成多數個第二導體層以填入第一導體層、支撐結構與電荷儲存層之間的空間。各第二導體層沿著第二方向與第三方向所定義的平面延伸。上述第一方向、第二方向以及第三方向互相垂直。形成多數個介電柱。介電柱沿著第三方向延伸。上述介電柱的形成方式使得各第一導體層經切割為具有沿著第一方向延伸的多數條位元線。

本發明的一實施例中，上述第一導體層的材料包括多晶矽、摻雜多晶矽、單晶矽或其組合。

基於上述，本發明利用圓角化製程來改善位元線的形狀，進而增加位元線的曲率。由於位元線的曲率變大，其使得覆蓋在位元線表面的電荷儲存層的曲率亦跟著變大。如此一來，在本發明的記憶元件運作時，便可避免位元線之轉角處具有較大的局部電場，進而提升電荷儲存層的局部電荷儲存的均勻度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在本文中，「橢圓」可視為具有兩個相互垂直軸的對稱形狀。由於所述橢圓的對稱性，所述兩軸在所述橢圓中心相交。相似地，「類橢圓」可視為一種類似橢圓的形狀，其具有兩個相互垂直軸，且所述兩軸在所述類橢圓中心相交。由於製程的變動與容忍度，類橢圓形狀可能不具有平滑圓周或輪廓，且可能不像橢圓般地對稱。然而，就整體形狀來看，某種程度上，類橢圓可被解釋為一種橢圓。

所述兩軸之間較長的一軸稱為長軸，其對應於橢圓或類橢圓的對徑點（antipodal points）之間的最長距離。所述兩軸之間較短的一軸稱為短軸，其對應於橢圓或類橢圓的對徑點之間的最短距離。「半長軸」與「半短軸」分別是所述長軸與所述短軸的一半。

圖1為本發明一實施例之記憶元件的立體示意圖。圖2為圖1之記憶元件的之位元線的窄部的剖面示意圖。圖3A至圖3H為本發明之第一實施例的記憶元件之製造方法的立體示意圖。

圖1是經由圖3A至圖3H之製造流程所形成的記憶元件，其中，為了清楚以及方便說明起見，僅僅繪示出記憶元件的位元線以及支撐結構。

請同時參照圖1與圖3G，本發明之一實施例提供一種記憶元件10，其包括多數個位元線層BLL以及多數個支撐結構108。各位元線層BLL沿著第一方向D1與第二方向D2所定義的平面（例如XY平面）延伸。各位元線層BLL具有沿著第一方向D1延伸的多數條位元線102c。各位元線102c具有交替配置的多數個寬部116a與多數個窄部116b，其中寬部116a的寬度大於窄部116b的寬度。支撐結構108位於相鄰的位元線層BLL的對應的位元線102c的寬部116a之間。詳細地說，支撐結構108分別位於相鄰的上、下位元線102c的寬部116a之間。請參照圖3G，本發明之一實施例的記憶元件10更包括電荷儲存層110a以及多數個導體層112。電荷儲存層110a覆蓋位元線102c上表面、下表面與側表面以及支撐結構108的表面。各導體層112沿著第二方向D2與第三方向D3所定義的平面（例如YZ平面）延伸。各導體層112位於相鄰支撐結構108之間，環繞對應的位元線102c的窄部116b上的部分電荷儲存層110a。在一實施例中，第一方向D1、第二方向D2以及第三方向D3可以例如是互相垂直。

值得注意的是，如圖1與圖2所示，本發明之一實施例的各位元線102c的多數個寬部116a與多數個窄部116b的多個轉角（Corner）均進行圓角化。在一實施例中，各位元線102c之窄部116b的剖面形狀實質上可例如是圓形、類圓形、拉長的圓形、橢圓形或是類橢圓形。

在一實施例中，各位元線102c之窄部116b的剖面形狀實質上為類橢圓形，且具有大於約30%的圓角率（rounding ratio；RR）。圓角率（RR）的定義如式(1)所示： (1) (2)，其中： r由式(2)所定義； a為類橢圓形的半長軸長度； b為類橢圓形的半短軸長度； N是由為上述類橢圓形的半長軸及半短軸所定義出的矩形的對角線長度； θ為上述矩形的對角線與類橢圓形的半長軸之間的夾角；且 c為類橢圓形的中心沿著矩形的對角線至類橢圓形的邊緣的距離。

請參照圖2，當各位元線102c之窄部116b的剖面為完美橢圓形時， r會等於 c ，且由式(1)所定義的圓角率（RR）為100%。

當位元線102c之窄部116b的剖面形狀的圓角率愈大，元件運作時位元線之轉角處局部電場愈小，電荷儲存層的局部電荷儲存的均勻度愈佳。

本發明之記憶元件10可根據本發明之第一實施例、第二實施例或第三實施例之製造流程來形成，以下段落將詳細說明之。

圖3A至圖3H為本發明之第一實施例的記憶元件之製造方法的立體示意圖。圖4為沿圖3G之A-A線所繪示的剖面示意圖。圖7為本發明之第一實施例的記憶元件之製造流程圖。

請參照圖3A與圖7，進行步驟S101，提供堆疊層100。堆疊層100包括至少兩層第一導體層102以及至少一層支撐材料層104。支撐材料層104位於兩個第一導體層102之間。第一導體層102與支撐材料層104均沿著第一方向D1與第二方向D2所定義的平面（例如XY平面）延伸且沿著第三方向D3（例如Z軸方向）交替配置。在一實施例中，第一導體層102的厚度大於或等於約 5 nm。第一導體層102的厚度可例如是約20 nm。而支撐材料層104的厚度大於或等於約45 nm。支撐材料層104的厚度可例如是約50 nm。

在圖3A的實施例中，是以堆疊層100具有交替配置的兩層第一導體層102與兩層支撐材料層104為例來說明之，但並不用以限定本發明。換言之，本發明並不對第一導體層102與支撐材料層104的數目作限制。

堆疊層100的形成方法例如是交替形成第一導體層102與支撐材料層104。第一導體層102與支撐材料層104的形成的方法例如是化學氣相沈積或物理氣相沈積。在本實施例中，第一導體層102與支撐材料層104的材料不同。第一導體層102的材料可包括導體材料。導體材料可例如是多晶矽、摻雜多晶矽、單晶矽、金屬矽化物、鈦（Ti）、氮化鈦（TiN）、鎢（W）、氮化鎢（WN）、鉭（Ta）、氮化鉭（TaN）、鉑（Pt）或其組合。支撐材料層104的材料包括介電材料。介電材料可例如是氧化矽（SiO）、氮化矽（SiN）、氮氧化矽（SiON）、碳氧化矽（SiOC）、碳化矽（SiC）、氟氧化矽（SiOF）、氫氧化矽（SiOH）、低介電常數（low- k）材料或其組合。低介電常數材料是指介電常數低於4的介電材料。

接著，請參照圖3B與圖7，進行步驟S102，圖案化堆疊層100，移除部分第一導體層102與部分支撐材料層104，以於堆疊層100中形成多數個開口106。開口106沿著第三方向D3（例如Z軸方向）貫穿堆疊層100。在一實施例中，開口106可排列成陣列。

接著，請參照圖3B、圖3C以及圖7，進行步驟S103，進行蝕刻製程，自開口106移除圖案化的支撐材料層104a的一部分，並使得保留在相鄰之圖案化的第一導體層102a之間的支撐材料層104a的剩餘部分做為多數個支撐結構108。詳細地說，由於圖案化的支撐材料層104a與圖案化的第一導體層102a之間的蝕刻選擇比大於約5，因此，在進行上述蝕刻製程時，大部分的圖案化的支撐材料層104a被移除。在調整上述蝕刻製程的蝕刻參數後，剩餘的圖案化的支撐材料層104a會在圖案化的第一導體層102a之間形成多數個支撐結構108。

在本實施例中，上述蝕刻製程包括乾式蝕刻製程、濕式蝕刻製程或其組合。此外，本發明並不對乾式蝕刻製程與濕式蝕刻製程的步驟順序設限。在一實施例中，可先進行乾式蝕刻製程，再進行濕式蝕刻製程，反之亦成立。在另一實施例中，乾式蝕刻製程與濕式蝕刻製程兩者可同時進行。

上述乾式蝕刻製程可例如是使用化學乾式蝕刻（Chemical Dry Etch，CDE）法或是SICONI蝕刻法。在一實施例中，當第一導體層102為多晶矽，而支撐材料層104為氧化矽時，化學乾式蝕刻法可利用含氟化學品（Fluorine-based Chemical）以及氧氣當作蝕刻氣體來進行上述蝕刻製程。上述含氟化學品與氧氣的含量可控制氧化矽與多晶矽的蝕刻選擇比。在一實施例中，含氟化學品與氧氣的當量比為約1至20，氧化矽與多晶矽的蝕刻選擇比為約2至20。除此之外，還可以藉由調整上述蝕刻製程的蝕刻參數來控制氧化矽與多晶矽的蝕刻選擇比。所述蝕刻參數包括調整非蝕刻氣體的含量、蝕刻腔室壓力、射頻功率（RF Power）以及蝕刻時間等等。當氧化矽與多晶矽的蝕刻選擇比為約2至20時，通入的氦氣的流量可例如是約50至450 sccm；蝕刻腔室壓力可例如是約5 mtorr至100 mtorr；射頻功率可例如是約200 W至2000 W；蝕刻時間可例如是約60 秒至300 秒。

在另一實施例中，當第一導體層102為多晶矽，而支撐材料層104為氧化矽時，上述SICONI蝕刻法可以利用NH ₃以及NF ₃做為蝕刻氣體。當NH ₃與NF ₃的流量比率為約0.5至3時，氧化矽與多晶矽的蝕刻選擇比不小於約10。當蝕刻腔室壓力為約1 torr至5 torr；射頻功率為約10 W至50 W；各週期（Cycle）的蝕刻時間為約5 秒至50 秒時，從高深寬比（High Aspect Ratio）之開口106進行蝕刻的蝕刻均勻度可改善，並可輕易控制圖案化的第一導體層102a之間的支撐結構108的關鍵尺寸（Critical Dimension，CD）。

另外，當上述蝕刻製程為濕式蝕刻製程時，則可利用溶液形式的含氟化學品來進行。含氟化學品可例如是稀釋氫氟酸（DHF）。在一實施例中，上述含氟化學品的濃度可小於約1wt%，以達到良好的蝕刻均勻度。

請參照圖3C、圖3D以及圖7，在形成電荷儲存層110之前，對圖案化的第一導體層102a進行圓角化製程（Rounding Process），以形成圓角化的第一導體層102b（如步驟S104所示）。在一實施例中，圓角化製程可為只進行溼式蝕刻製程。在另一實施例中，圓角化製程可為只進行氧化製程。在又一實施例中，圓角化製程可包括先進行溼式蝕刻製程再進行氧化製程。在又另一實施例中，圓角化製程可包括先進行氧化製程再進行溼式蝕刻製程。

在一實施例中，可利用溼式蝕刻製程來進行圓角化製程。溼式蝕刻製程的蝕刻液可例如是氫氧化銨（NH ₄OH）溶液、過氧化氫（H ₂O ₂）溶液、稀釋氫氟酸溶液或其組合。在一實施例中，可利用標準清潔劑1（SC1），在攝氏約30℃至130℃的溫度下進行約10分鐘至60分鐘。標準清潔劑1例如是包括約10至100重量份的去離子水、約1至3重量份的氫氧化銨溶液以及約2至5重量份的過氧化氫的溶液。在另一實施例中，先將晶圓浸在稀釋的氫氟酸溶液中，接著，在攝氏約800℃至1200℃的溫度以及純氫（Pure H ₂）的環境下進行回火約1分鐘至20分鐘。此外，除了上述兩種濕式蝕刻法之外，其他合適液相製程皆可應用於本發明，只要此製程可以讓圖案化的第一導體層102a的轉角進行圓化。

接著，請參照圖3E，於圓角化的第一導體層102b與支撐結構108的表面上形成電荷儲存層110。在一實施例中，電荷儲存層110包括由氧化層/氮化層/氧化層（Oxide-Nitride-Oxide，ONO）所構成的複合層（此複合層可為三層或更多層）或是高介電常數材料。高介電常數材料可例如是介電常數高於4的介電材料，例如是HfO ₂、TiO ₂、ZrO ₂、Ta ₂O ₅或Al ₂O ₃等，其形成方法可以是化學氣相沈積法、熱氧化法或原子層沈積法等。在一實施例中，電荷儲存層110的厚度為約10 nm至25 nm。電荷儲存層110的厚度可例如是約15 nm至20 nm。此厚度可使得圓角化的第一導體層102b與支撐結構108的表面完全被覆蓋，而留下開口106a與開口106b中的空隙。

請參照圖3F，於電荷儲存層110上形成多個導體層112。導體層112填入圓角化的第一導體層102b、支撐結構108與電荷儲存層110之間的空間（亦即開口106a與開口106b中），且覆蓋電荷儲存層110的表面。導體層112沿著第二方向D2與第三方向D3（例如YZ平面方向）延伸，且沿著第一方向D1排列。上述第一方向D1、第二方向D2以及第三方向D3可以例如是互相垂直。導體層112材料例如是多晶矽、金屬、金屬矽化物或其組合，其形成方法可以利用化學氣相沈積法來形成。金屬矽化物可例如是矽化鎢、矽化鈷、矽化鎳、矽化鈦、矽化銅、矽化鉬、矽化鉭、矽化鉺、矽化鋯或矽化鉑。

請同時參照圖3G與圖4，於堆疊層100中形成多數個介電柱114。詳細地說，先於堆疊層100中形成多數個開口114a，然後，於開口114a中填入介電材料，之後可以利用回蝕刻法或是化學機械研磨法移除開口114a外的介電材料，以形成多數個介電柱114。介電材料可例如是氧化矽、氮化矽、氮氧化矽、碳氧化矽、碳化矽、氟氧化矽、氫氧化矽、低介電常數材料或其組合。低介電常數材料是指介電常數低於4的介電材料。

介電柱114沿著第三方向D3（例如Z軸方向）延伸。介電柱114的形成方式使得圓角化的第一導體層102b的每一者經切割以具有沿著第一方向D1（例如X軸方向）延伸的多數條位元線102c，且各位元線102c具有交替配置的多數個寬部116a與多數個窄部116b。此外，各位元線102c的各窄部116b、環繞窄部116b的部分電荷儲存層110a以及部分導體層112可構成一個記憶胞M。

請參照圖3H，於多個導體層112上分別形成導體層118。導體層118沿著第二方向D2延伸。各導體層118（可例如是字元線串）與對應的導體層112電性連接。此外，各導體層118可用以電性連接對應的多數個記憶胞M。

請回頭參照圖3G與圖4，本實施例之記憶元件包括多數個記憶胞M，其排列成陣列形式。各記憶胞M由各位元線102c的各窄部116b、覆蓋窄部116b的部分電荷儲存層110a以及部分導體層112所構成。由於相鄰兩個記憶胞M之間具有至少一支撐結構108，因此，本發明之支撐結構108則可支撐相鄰的上、下位元線102c，以避免位元線102c與所形成的三維記憶元件的變形與崩塌。

此外，沿圖3G之A-A線的剖面來看，在圖4由之第一方向D1與第二方向D2所定義的平面（例如XY平面）中，相鄰的四個介電柱114可圍成其中具有一個記憶胞的區域R。當製程的特徵尺寸（feature size）為F，此區域R中記憶胞的最小尺寸為4F ²。當此三維記憶體元件具有N層堆疊之記憶胞時，記憶胞的等效最小尺寸為4F2/N。

圖5A至圖5H為本發明之第二實施例的記憶元件之製造方法的立體示意圖。圖8為本發明之第二實施例的記憶元件之製造流程圖。以下的實施例中，相似的構件以相似的元件符號來表示。舉例來說，第一導體層102與第一導體層202相似；支撐結構108與支撐結構208相似，因此這些構件的材料與形成方法於此不再贅述。

請同時參照圖5A至圖5B，本發明之第二實施例的記憶元件之製造方法與本發明之第一實施例的記憶元件之製造方法相似（即步驟S201與S101相似，步驟S202與S102相似）。上述兩者不同之處描述如下。如圖5C與圖5D所示，於堆疊層200中形成多數個開口206之後，是先對圖案化的第一導體層202a進行圓角化製程（如步驟S203以及圖5C所示），再移除部分圖案化的支撐材料層204a，以形成多數個支撐結構208（如步驟S204以及圖5D所示）。

在第二實施例中，可利用氧化製程來進行圓角化製程。在一實施例中，氧化製程可例如是原位蒸汽生成（In Situ Steam Generation，ISSG）法、濕式氧化（Wet Oxidation）法、熱氧化法或其組合。詳細地說，在第二實施例中，圓角化製程可例如是利用原位蒸汽生成法是利用蒸汽來進行氧化製程，此蒸汽的反應氣體組成包括氫氣與氧氣，氫氣的含量（%H ₂）可例如是0.5%至33%之間，氧氣的含量（%O ₂）可例如是約67%至99.5%之間，在攝氏約600℃至1200℃的溫度下進行氧化反應約10秒至100秒。上述氫氣的含量（%H ₂）以及氧氣的含量（%O ₂）定義如下： %H ₂= (R _H) / (R _H+ R _O) %O ₂= (R _O) / (R _H+ R _O)，其中R _H表示氫氣的流量；R _O表示氧氣的流量。

在第二實施例中，圓角化製程亦可例如是利用濕式氧化法來進行。詳細地說，濕式氧化法是利用1 slm至10 slm流量的H ₂與5 slm至20 slm流量的O ₂，在攝氏500℃至1000℃的溫度下進行10分鐘至60分鐘。此外，除了上述ISSG以及濕式氧化製程之外，其他合適製程（例如是熱氧化製程）皆可應用於本發明，只要此製程可以讓圖案化的第一導體層202a的轉角進行圓化。

接著，請同時參照圖5C、圖5D以及圖8，進行蝕刻製程（如步驟S204所示），自開口206移除圖案化的支撐材料層204a的一部分，以使得保留在圓角化的第一導體層202b之間的支撐材料層204a的剩餘部分形成多數個支撐結構208。在本實施例中，上述蝕刻製程包括乾式蝕刻製程、濕式蝕刻製程或其組合。此外，本發明並不對乾式蝕刻製程與濕式蝕刻製程的步驟順序設限。在一實施例中，可先進行乾式蝕刻製程，再進行濕式蝕刻製程，反之亦成立。在另一實施例中，乾式蝕刻製程與濕式蝕刻製程兩者可同時進行。由於上述蝕刻製程的詳細說明如第一實施例的蝕刻製程所述，於此便不再詳述。

請參照圖5E至圖5H，進行與上述圖3E至圖3H類似的步驟以形成第二實施例的記憶元件，其中電荷儲存層210/210a、導體層212以及導體層218與第一實施例之電荷儲存層110/110a、導體層112以及導體層118類似，因此這些構件的材料與形成方法於此不再贅述。

圖6A至圖6G為本發明之第三實施例的記憶元件之製造方法的立體示意圖。圖9為本發明之第三實施例的記憶元件之製造流程圖。

請同時參照圖6A至圖6C以及圖9，本發明之第三實施例的記憶元件之製造方法與本發明之第一實施例的記憶元件之製造方法基本上相似（即步驟S301與S101相似，步驟S302與S102相似）。上述兩者不同描述如下。如圖6B至圖6C以及圖9所示，於堆疊層300中形成多數個開口306之後，如第三實施例的步驟S303所示，對圖案化的第一導體層302a進行圓角化製程以形成圓角化的第一導體層302b，且同時移除部分圖案化的支撐材料層304a以形成多數個支撐結構308。在本實施例中，可利用濕式蝕刻製程來進行圓角化製程，其中使用稀釋氫氟酸溶液。值得注意的是，由於第三實施例的稀釋氫氟酸溶液需同時用來進行圓角化製程以及圖案化的支撐材料層304a的部分移除製程，因此，第三實施例的製程時間約為第一實施例中的僅使用稀釋氫氟酸溶液來進行圓角化製程的製程時間的約2至4倍。

請參照圖6D至圖6G，進行與上述圖3E至圖3H類似的步驟，以形成第三實施例的記憶元件，其中電荷儲存層310/310a、導體層312以及導體層318與第一實施例之電荷儲存層110/110a、導體層112以及導體層118類似，因此這些構件的材料與形成方法於此不再贅述。

綜上所述，本發明利用圓角化製程來改善位元線之轉角的形狀，以降低位元線之轉角處的局部電場，進而提升電荷儲存層的局部電荷儲存的均勻度。此外，本發明於相鄰的位元線層之間形成多數個支撐結構，其可支撐相鄰的上、下位元線，因此可避免位元線與所屬三維記憶元件的變形與崩塌的習知情況發生。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10：記憶元件 100、200、300：堆疊層 102、202、302：第一導體層 102a、202a、302a：圖案化的第一導體層 102b、202b、302b：圓角化的第一導體層 102c、202c、302c：位元線 104、204、304：支撐材料層 104a、204a、304a：圖案化的支撐材料層 106、106a、106b、206、206a、206b、306a、306b、306c：開口

108、208、308‧‧‧支撐結構

110、110a、210、210a、310、310a‧‧‧電荷儲存層

112、118、212、218、312、318‧‧‧導體層、字元線

114、214、314‧‧‧介電柱

116a‧‧‧寬部

116b‧‧‧窄部

a、b、c、N、r ‧‧‧長度

θ‧‧‧夾角

BLL‧‧‧位元線層

D1‧‧‧第一方向

D2‧‧‧第二方向

D3‧‧‧第三方向

M‧‧‧記憶胞

R‧‧‧區域

S101~S104、S201~S204、S301~S303‧‧‧步驟

圖1為本發明一實施例之記憶元件的立體示意圖。圖2為圖1之記憶元件的之位元線的窄部的剖面示意圖。圖3A至圖3H為本發明之第一實施例的記憶元件之製造方法的立體示意圖。圖4為沿圖3G之A-A線所繪示的剖面示意圖。圖5A至圖5H為本發明之第二實施例的記憶元件之製造方法的立體示意圖。圖6A至圖6G為本發明之第三實施例的記憶元件之製造方法的立體示意圖。圖7為本發明之第一實施例的記憶元件之製造流程圖。圖8為本發明之第二實施例的記憶元件之製造流程圖。圖9為本發明之第三實施例的記憶元件之製造流程圖。

10：記憶元件 102c：位元線 108：支撐結構 116a：寬部 116b：窄部 BLL：位元線層 D1：第一方向 D2：第二方向 D3：第三方向

Claims

一種記憶元件，包括：多數個位元線層，各位元線層沿著一第一方向與一第二方向所定義的平面延伸，各位元線層具有沿著該第一方向延伸的多數條位元線，且各位元線具有交替配置的多數個寬部與多數個窄部；多數個支撐結構，位於相鄰的該些位元線層的對應的該些位元線的該些寬部之間，其中各位元線的各窄部的剖面形狀實質上為一類橢圓形，且各窄部具有大於30%的圓角率(Rounding Ratio，RR)，該圓角率的定義如式(1)所示：其中r由式(2)所定義；a為該類橢圓形的半長軸(major semi-axis)長度；b為該類橢圓形的半短軸(minor semi-axis)長度；N是由為該類橢圓形的半長軸及半短軸所定義出的一矩形的對角線長度；θ為該矩形的對角線與該類橢圓形的半長軸之間的夾角；且c為該類橢圓形的中心沿著該矩形的對角線至該類橢圓形的邊緣的距離；以及一電荷儲存層，覆蓋該些位元線以及該些支撐結構的表面。
如申請專利範圍第1項所述的記憶元件，其中該些位元線的材料包括多晶矽、摻雜多晶矽、單晶矽或其組合。
如申請專利範圍第1項所述的記憶元件，更包括：多數個導體層，各導體層沿著該第二方向與一第三方向所定義的平面延伸，各導體層位於相鄰的該些支撐結構之間，環繞對應的該些位元線的該些窄部上的部分該電荷儲存層，其中該第一方向、該第二方向以及該第三方向互相垂直。
如申請專利範圍第3項所述的記憶元件，其中該記憶元件包括多數個記憶胞，且各位元線的各窄部、覆蓋該窄部的部分該電荷儲存層與部分該導體層構成一個記憶胞。
如申請專利範圍第3項所述的記憶元件，更包括多數個介電柱，沿著該第三方向延伸，且一個介電柱位於相鄰的兩個支撐結構之間。
一種記憶元件的製造方法，包括：提供一堆疊層，該堆疊層包括至少兩層第一導體層以及至少一層支撐材料層，該支撐材料層位於該些第一導體層之間，其中該些第一導體層與該支撐材料層的材料不同，且該支撐材料層與該些第一導體層均沿著一第一方向與一第二方向所定義的平面延伸；於該堆疊層中形成多數個開口，該些開口貫穿該堆疊層；進行一蝕刻製程，自該些開口移除部分該支撐材料層，以於該些第一導體層之間形成多數個支撐結構；對該些第一導體層進行一圓角化製程；以及於該些第一導體層與該些支撐結構的表面上形成一電荷儲存層。
如申請專利範圍第6項所述的記憶元件的製造方法，其中該蝕刻製程包括乾式蝕刻製程、濕式蝕刻製程或其組合。
如申請專利範圍第6項所述的記憶元件的製造方法，其中該圓角化製程包括一溼式蝕刻製程、一氧化製程或其組合。
如申請專利範圍第6項所述的記憶元件的製造方法，在形成該電荷儲存層之後，更包括：形成多數個第二導體層以填入該些第一導體層、該些支撐結構與該電荷儲存層之間的空間，各第二導體層沿著該第二方向與一第三方向所定義的平面延伸，其中該第一方向、該第二方向以及該第三方向互相垂直；以及形成多數個介電柱，該些介電柱沿著該第三方向延伸，且該些介電柱的形成方式使得各第一導體層經切割以具有沿著該第一方向延伸的多數條位元線。
如申請專利範圍第6項所述的記憶元件的製造方法，其中該些第一導體層的材料包括多晶矽、摻雜多晶矽、單晶矽或其組合。