CN106469731B - 存储元件及其制造方法 - Google Patents

Abstract

本发明公开了一种存储元件及其制造方法，存储元件包括多个第一导线层、多个支撑结构以及电荷储存层。每一第一导线层沿着第一方向与第二方向所定义的平面延伸。每一第一导线层具有沿着第一方向延伸的多条第一导线。支撑结构位于相邻的第一导线层之间。支撑结构的形状与第一导线不同。电荷储存层覆盖第一导线上表面、下表面、两侧表面以及支撑结构的表面。

Description

存储元件及其制造方法

技术领域

本发明是有关于一种存储元件及其制造方法，且特别是有关于一种具有支撑结构的存储元件及其制造方法。

背景技术

随着科技日新月异，电子元件的进步增加了对更大储存能力的需要。为了满足高储存密度(High Storage Density)的需求，存储元件尺寸变得更小而且集成度更高。因此，存储元件的型态已从平面型栅极(Planar Gate)结构的二维存储元件(2D Memory Device)发展到垂直堆栈栅极(Vertical Stacked Gate)结构的三维存储元件(3D MemoryDevice)。

随着三维存储元件的集成度提高，由于垂直通道(Vertical Chanel，VC)的总叠层数受限于有限的位线驱动电流，因此，相较于垂直通道，三维垂直栅极(Vertical Gate，VG)架构可提供更高的储存密度。然而，即使垂直栅极在关键尺寸(CD)的缩小上显示出较高的可能性，其仍会面临到由于高深宽比(High aspect ratio)结构而导致三维结构变形(Distortion)与崩塌(Collapse)的制造难题。有鉴于此，如何发展出一种高集成度的三维存储元件以寻求更高的储存密度，以及如何发展出一种三维存储元件的制造方法以避免三维结构变形与崩塌，将成为未来重要的一门课题。

发明内容

本发明提供一种具有支撑结构的三维存储元件及其制造方法，其可避免所属三维存储元件的变形与崩塌。

本发明提供一种存储元件包括多个第一导线层、多个支撑结构以及电荷储存层。每一第一导线层沿着第一方向与第二方向所定义的平面延伸。每一第一导线层具有沿着第一方向延伸的多条第一导线。支撑结构位于相邻的第一导线层之间。支撑结构的形状与第一导线不同。电荷储存层覆盖第一导线上表面、下表面、两侧表面以及支撑结构的表面。

在本发明的一实施例中，上述支撑结构的材料包括氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、碳氧化硅(SiOC)、碳化硅(SiC)、氟氧化硅(SiOF)、氢氧化硅(SiOH)或其组合。

在本发明的一实施例中，每一支撑结构为连续支撑结构，更贯穿上述第一导线。

在本发明的一实施例中，上述支撑结构包括柱状结构、波浪状结构、片状结构、瓦楞纸状结构或其组合。

在本发明的一实施例中，上述支撑结构包括多个柱状结构，且上述柱状结构的两侧壁的轮廓包括矩形、梯形、沙漏形、蛋形、不规则形或其组合。

在本发明的一实施例中，上述支撑结构的上表面的形状包括：圆形、椭圆形、方形、星形、心形、菇形、双峰形、蝴蝶结形或其组合。

在本发明的一实施例中，更包括多个第二导线层。每一第二导线层沿着第二方向与第三方向所定义的平面延伸。每一第二导线层位于相邻两个支撑结构之间，环绕所对应的第一导线周围的部分电荷储存层。上述第一方向、第二方向以及第三方向互相垂直。

本发明提供一种存储元件的制造方法，其步骤如下。提供叠层。上述叠层包括多个第一导线层以及多个支撑材料层。支撑材料层与第一导线层相互堆栈。第一导线层与支撑材料层的材料不同。支撑材料层与第一导线层均沿着第一方向与第二方向所定义的平面延伸。于叠层中形成多个开口。上述开口贯穿叠层。进行刻蚀工艺，自上述开口移除部分支撑材料层，以于第一导线层之间形成多个支撑结构。

在本发明的一实施例中，上述支撑材料层与第一导线层之间的刻蚀选择比大于或等于5。

本发明提供一种存储元件的制造方法，其步骤如下。提供叠层。上述叠层包括多个第一导线层以及多个第一材料层。第一材料层与第一导线层相互堆栈。第一导线层与第一材料层的材料不同。第一材料层与第一导线层均沿着第一方向与第二方向所定义的平面延伸。于上述叠层中形成多个支撑结构。每一支撑结构为连续支撑结构，贯穿叠层的第一导线层。于上述叠层中形成多个开口。上述开口贯穿叠层。进行刻蚀工艺，自上述开口移除第一材料层。

基于上述，由于第一导线层与支撑材料层之间的刻蚀选择比大于或等于5，因此，本发明可利用上述刻蚀工艺在图案化的第一导线层(例如是位线)之间形成多个支撑结构。本发明的支撑结构可支撑相邻的上、下第一导线，以避免第一导线与所属三维存储元件的变形与崩塌。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A至图1G为依照本发明的第一实施例所绘示的存储元件的制造流程的立体示意图。

图2A为本发明的第一实施例所绘示的存储元件的立体示意图。

图2B为图2A的部分存储元件的立体示意图。

图3A至图3G为依照本发明的第二实施例所绘示的存储元件的制造流程的立体示意图。

图4为图3G的部分存储元件的立体示意图。

图5A至图5H为图1B的开口的形状的示意图。

图6A至图6D为图1B的A-A线的剖面示意图。

图7A至图7D为图1C的B-B线的剖面示意图。

图8A至图8F为图7A的部分P的剖面示意图。

图9A至图9X绘示为本发明的一实施例的开口形状的上视图。

图10A至图10X绘示为本发明的一实施例的支撑结构的上视图。

【符号说明】

10、20：存储元件

100、200：叠层

102、202：第一导线层

102a、202a、302a、302b、302c、302d、402a、402b、402c、402d、402e、402f：图案化的第一导线层

102b、202b：圆角化的第一导线层

102c、202c：第一导线

104：支撑材料层

104a、304a、304b、304c、304d：图案化的支撑材料层

106、106a、106b、106c、106d、106e、106f、206、206a、206b、306a、306b、306c、306d：开口

108、208、308a、308b、308c、308d、408a、408b、408c、408d、408e、408f：支撑结构

110、110a、210、210a：电荷储存层

112、112a、212、212a：第二导线层

114、214：介电柱

116a、216a：宽部

116b、216b：窄部

204：第一材料层

204a：图案化的第一材料层

a、b、c、c1、d1、d2、d3、r：距离

BL：位线

BLL：位线层

D1：第一方向

D2：第二方向

D3：第三方向

M：存储单元

P：部分

TCD、MCD、BCD、XCD、YCD：关键尺寸

WLL：字线层

X₁-X_n：移除量

θ_a、θ_b、θ_c、θ_d1、θ_d2、θ_BCD：角度

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

图1A至图1G为依照本发明的第一实施例所绘示的存储元件的制造流程的立体示意图。

请参照图1A，提供叠层100。叠层100包括多个第一导线层102以及多个支撑材料层104。支撑材料层104位于两个第一导线层102之间。第一导线层102与支撑材料层104皆沿着第一方向D1与第二方向D2所定义的平面(例如是XY平面)延伸且沿着第三方向D3(例如是Z轴方向)相互交替设置。在一实施例中，第一导线层102的厚度等于或大于5nm。而支撑材料层104的厚度等于或大于45nm。在本实施例中，支撑材料层104的厚度可例如是50nm。

叠层100的第一导线层102与支撑材料层104的数目可分别例如是8层、16层、32层或更多层，但并不以此为限。为了更清楚说明本发明的实施例的技术特征，将图1A绘示为两层支撑材料层104，但本发明并不以此为限，在其他的实施例中，也可以只需要一层支撑材料层104即可代表本发明的精神和范畴。以下其他实施例亦有相同情况则等同视之，于后便不再详述。

叠层100的形成方法例如是交替形成第一导线层102与支撑材料层104。形成的方法例如是化学气相沉积或物理气相沉积。在本实施例中，第一导线层102与支撑材料层104的材料不同。第一导线层102的材料可包括导体材料。导体材料可例如是多晶硅(PolySilicon)、掺杂多晶硅(Doped Poly Silicon)、单晶硅(Single Crystalline Silicon)、金属硅化物、钛(Ti)、氮化钛(TiN)、钨(W)、氮化钨(WN)、钽(Ta)、氮化钽(TaN)、铂(Pt)或其组合。介电材料可例如是氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、碳氧化硅(SiOC)、碳化硅(SiC)、氟氧化硅(SiOF)、氢氧化硅(SiOH)或其组合。第一导线层102的厚度等于或大于5nm。在本实施例中，第一导线层102的厚度可例如是20nm。

支撑材料层104的材料包括绝缘材料、介电材料、低介电常数(low-k)材料或其组合。低介电常数材料是指介电常数低于4的介电材料。在一实施例中，支撑材料层104的材料可例如是氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、碳氧化硅(SiOC)、碳化硅(SiC)、氟氧化硅(SiOF)、氢氧化硅(SiOH)、或其组合。支撑材料层104的厚度等于或大于45nm。在本实施例中，支撑材料层104的厚度可例如是50nm。

接着，请参照图1B，图案化叠层100，移除部分第一导线层102与部分支撑材料层104，以于叠层100中形成多个开口106。开口106沿着第三方向D3(例如是Z轴方向)贯穿叠层100。在一实施例中，开口106可排列成阵列、最密排列或其组合。

接着，请参照图1B与图1C，进行刻蚀工艺，自开口106移除部分图案化的支撑材料层104a，以使得残留在图案化的第一导线层102A的间的支撑材料层104a形成多个支撑结构108。详细地说，由于图案化的支撑材料层104a与图案化的第一导线层102A的间的刻蚀选择比大于或等于5，因此，在进行上述刻蚀工艺时，大部分的图案化的支撑材料层104a被移除。在调整上述刻蚀工艺的刻蚀参数后，剩余的图案化的支撑材料层104a会在图案化的第一导线层102A的间形成多个支撑结构108。

请参照图1D与图1E，在形成电荷储存层110之前，可以选择性地对图案化的第一导线层102a的开口106的顶角与底角进行圆角化(Rounding)处理，以形成圆角化的第一导线层102b。圆角化的第一导线层102b可使得其元件具有较佳的电性表现。圆角化处理例如是利用热氧化法对图案化的第一导线层102a表面进行氧化处理。接着，在图案化的第一导线层102a表面形成氧化硅层，再利用湿法刻蚀法对图案化的第一导线层102a表面的氧化硅层进行回刻蚀，以移除图案化的第一导线层102a表面的氧化硅层。

请参照图1E，于圆角化的第一导线层102b与支撑结构108的表面上形成电荷储存层110。在一实施例中，电荷储存层110包括由氧化层/氮化层/氧化层(Oxide/Nitride/Oxide，ONO)所构成的复合层(此复合层可为三层或更多层)或是高介电常数材料。高介电常数材料可例如是HfO₂、TiO₂、ZrO₂、Ta₂O₅或Al₂O₃等，其形成方法可以是化学气相沉积法、热氧化法或原子层沉积法等。在一实施例中，电荷储存层110的厚度为10nm至25nm。在本实施例中，电荷储存层110的厚度例如是15nm至20nm。此厚度可使得圆角化的第一导线层102b与支撑结构108的表面完全被覆盖，而留下开口106a与开口106b中的空隙。

请参照图1F，于电荷储存层110上形成第二导线层112。第二导线层112填入于开口106a与开口106B的中，且覆盖电荷储存层110的表面。第二导线层112材料例如是多晶硅、金属、金属硅化物或其组合，其形成方法可以利用化学气相沉积法来形成。金属硅化物可例如是硅化钨或硅化钴、硅化镍、硅化钛、硅化铜、硅化钼、硅化钽、硅化铒、硅化锆、或硅化铂。

请参照图1G，于叠层100中形成多个介电柱114。介电柱114沿着第三方向D3(例如是Z轴方向)延伸。同时，在一实施例中，被介电柱114电性隔绝的每一第二导线层112a沿着第二方向D2与第三方向D3所定义的平面(例如是YZ平面)延伸。第二导线层112a与介电柱114沿着第一方向D1(例如是X轴方向)相互交替，使得圆角化的第一导线层102b分隔成多个第一导线102c。在一实施例中，上述第一方向D1、第二方向D2以及第三方向D3互相垂直。第一导线102c沿着第一方向D1延伸，相同地，覆盖第一导线102c表面的电荷储存层110a亦沿着第一方向D1延伸。而第二导线层112环绕所对应的第一导线102c周围的部分电荷储存层110的区域可视为存储单元M。由此可知，支撑结构108可支撑相邻的上、下第一导线102c，以避免所属三维存储元件的变形与崩塌的情况。在一实施例中，本实施例的具有支撑结构的存储元件可应用在任何三维或垂直型结构的存储元件。

图6A至图6D为图1B的A-A线的剖面示意图。

以下的实施例中，相同或相似的元件、构件、层以相似的元件符号来表示。举例来说，图6A的图案化的第一导线层302a、图6B的图案化的第一导线层302b以及图1B的图案化的第一导线层102a为相同或相似的构件；图6A的支撑材料层304a、图6B的支撑材料层304b以及图1B的支撑材料层104a为相同或相似的构件。于此不再逐一赘述。

请回头参照图1B，值得注意的是，由于高深宽比结构在进行图案化工艺时，开口的两侧壁的形状会因为刻蚀参数的调整而有所不同。如图6A所示，开口306a的两侧壁的形状为矩形，其角度θ_a为90度。如图6B所示，开口306b的两侧壁的形状为倒梯形，其角度θ_b为80度至90度。如图6C所示，开口306c的两侧壁的形状为梯形，其角度θ_c为90度至95度。如图6D所示，开口306d的两侧壁的形状为弓形，其角度θ_d1为90度至95度，而角度θ_d2为80度至90度。为了更清楚传达本发明的实施例的技术特征，而将图6A至图6D分别绘示为8层第一导线层102与8层支撑材料层104，但其相对位置仍为图1B的A-A线的剖面示意图。换言之，图1B的2层第一导线层102与2层支撑材料层104亦可具有相似的技术特征。

此外，以上视图的视角而言，开口106的形状包括：圆形(如图9A-9C)、椭圆形(如图9D-9F)、方形(如图9G-9H)、菱形(如图9I-9J)、星形(如图9K-9L)、六边形(如图9M-9O)、菇形(如图5E)、心形(如图5F)、双峰形(如图5G)、蝴蝶结形(如图5H)或其组合。只要是现今光刻工艺所能设计出的形状(如图5A至图5D)即可，本发明并不设限。而开口106的形状以及排列位置与后续所形成的支撑结构108的形状有很大的关联，于后续段落再详细说明的。

在上述刻蚀工艺后，图1C的B-B线的剖面示意图如图7A至图7D所示。在最佳刻蚀均匀度的情况下，最顶端的图案化的支撑材料层104a(亦即支撑结构108)的移除量X₁与最底端的图案化的支撑材料层104a(亦即支撑结构108)的移除量X_n应相同。然而，对于深宽比愈高的结构而言，则愈不容易达到最佳刻蚀均匀度的情况。深宽比的刻蚀均匀度(AspectRatio Uniformity，AR Uniformity)的公式如下：

其中

X₁＝最顶端的图案化的支撑材料层104a的移除量。

X_n＝最底端的图案化的支撑材料层104a的移除量。

在本实施例中，上述刻蚀工艺包括干法刻蚀工艺、湿法刻蚀工艺或其组合。就工艺步骤而言，干法刻蚀工艺与湿法刻蚀工艺的组合的步骤顺序并不设限。举例来说，可先进行干法刻蚀工艺，再进行湿法刻蚀工艺，反之亦成立。又或者是两者同时进行。

在一实施例中，干法刻蚀工艺可例如是使用化学干法刻蚀(Chemical Dry Etch，CDE)法或是SICONI刻蚀法。举例来说，当第一导线层102为多晶硅，而支撑材料层104为氧化硅时，化学干法刻蚀法可利用含氟化学品(Fluorine-based Chemistry)以及氧气当作刻蚀气体来进行上述刻蚀工艺。上述含氟化学品与氧气的含量可控制氧化硅与多晶硅的刻蚀选择比。在一实施例中，含氟化学品与氧气的当量比为1至20，则氧化硅与多晶硅的刻蚀选择比为2至20。除此之外，还可以通过调整上述刻蚀工艺的刻蚀参数来控制刻蚀选择比。所述刻蚀参数包括调整非刻蚀气体的含量、刻蚀腔室压力、射频功率(RF Power)以及刻蚀时间等等。当氧化硅与多晶硅的刻蚀选择比为2至20时，通入的氦气的含量可例如是10wt％至25wt％；刻蚀腔室压力可例如是5mtorr至100mtorr；射频功率可例如是200W至2000W；刻蚀时间可例如是60秒至300秒。而SICONI刻蚀法则是利用NH₃以及NF₃当作刻蚀气体来进行上述刻蚀工艺。当NH₃与NF₃的比率为0.5至3时，则氧化硅与多晶硅的刻蚀选择比等于或大于10。当刻蚀腔室压力为1torr至5torr；射频功率为10W至50W；每一周期(Cycle)的刻蚀时间为5秒至50秒，且其图案化的支撑材料层104a的数目为8层时，则上述深宽比的刻蚀均匀度(ARUniformity)为0％至10％。其可改善上述深宽比的刻蚀均匀度以及保持图案化的第一导线层102A的间的支撑结构108的关键尺寸(Critical Dimension，CD)。

另外，湿法刻蚀工艺则可利用溶液形式的含氟化学品来进行上述刻蚀工艺。上述含氟化学品的浓度需小于1wt％，以达到较佳的深宽比的刻蚀均匀度。也就是说，当其图案化的支撑材料层104a的数目大于8层时，其深宽比的刻蚀均匀度(AR Uniformity)小于10％。

以下的实施例中，相同或相似的元件、构件、层以相似的元件符号来表示。举例来说，图7A的图案化的第一导线层302a与图8A的图案化的第一导线层402a为相同或相似的构件；图7A的支撑材料层304a(亦即支撑结构308a)与图8A的支撑结构408a为相同或相似的构件。于此不再逐一赘述。

此外，利用不同的刻蚀工艺，可以将支撑结构108形成为柱状结构，且柱状结构的两侧壁可以是具有各种轮廓，例如是矩形、不规则形、梯形、倒梯形、沙漏形、蛋形(如图8A至图8F所示)或其组合。举例来说，当进行干法刻蚀工艺时，其所形成的支撑结构408f的两侧壁的轮廓为蛋形(如图8F所示)。而进行湿法刻蚀工艺时，其所形成的支撑结构408e的两侧壁的轮廓为沙漏形(如图8E所示)。当进行干法刻蚀工艺与湿法刻蚀工艺时，其所形成的支撑结构408A的两侧壁的轮廓则为矩形(如图8A所示)。

图8A至图8F为图7A的部分P的剖面示意图。

如图8A至图8F所示，TCD为支撑结构的两侧壁的上部的关键尺寸。MCD为支撑结构的两侧壁的中部的关键尺寸。BCD为支撑结构的两侧壁的下部的关键尺寸。θ_BCD为支撑结构的两侧壁的下部与第一导线层之间的角度。如图8A所示，当支撑结构408A的两侧壁的轮廓为矩形，其TCD＝MCD＝BCD。如图8B所示，当支撑结构408B的两侧壁的轮廓为不规则形，其TCD≠MCD≠BCD。如图8C所示，当支撑结构408C的两侧壁的轮廓为梯形，其TCD＜MCD＜BCD。如图8D所示，当支撑结构408d的两侧壁的轮廓为倒梯形，其TCD＞MCD＞BCD。如图8E所示，当支撑结构408e的两侧壁的轮廓为沙漏形，其MCD＜TCD且MCD＜BCD。如图8F所示，当支撑结构408f的两侧壁的轮廓为蛋形，其MCD＞TCD且MCD＞BCD。

图9A至图9X绘示为本发明的一实施例的开口形状的上视图。

以上视图的视角而言，如图9A至图9X所示，开口106c～106f可排列成阵列，支撑结构108位于相邻的四个开口106c～106f之间。支撑结构108的形状包括：圆形、椭圆形、方形、星形、心形、菇形、双峰形、蝴蝶结形或其组合。如同上段落所述，支撑结构108的形状与开口106c～106f的形状以及排列位置有关。举例来说，当开口106c～106f的形状为圆形且呈现阵列排列时，随着刻蚀时间增加，其所形成的支撑结构108的形状从星形(如图9A所示)变化至类方形(如图9B所示)，再变化至圆形(如图9C所示)。而当开口106c～106f的形状为椭圆形且呈现阵列排列时，随着刻蚀时间增加，其所形成的支撑结构108的形状从星形(如图9D所示)变化至类菱形(如图9E所示)，再变化至椭圆形(如图9F所示)。但本发明不限于此，在其他实施例中，当开口106c～106f的形状为椭圆形、六边形或其他多边形时，其所形成的支撑结构108的形状亦随之改变(如图9G变化至图9H；图9I变化至图9J；图9K变化至图9L；图9M变化至图9O所示)。通常随着刻蚀时间增加，其所形成的支撑结构108的形状会较接近圆弧形，且面积较小。另外，当开口106c～106f的形状为椭圆形、六边形或其他多边形，且其旋转角度为0度至45度时，其所形成的支撑结构108的形状与角度亦随之改变(如图9P变化图9R；图9S变化至图9U所示)。

如图9A至图9U所示，a可视为开口106C的中心与其一边(沿X轴方向)的距离。b可视为开口106C的中心与其另一边(沿Y轴方向)的距离。c可视为开口106c与其对角线的另一开口106e的距离。d1可视为开口106c与其Y轴方向的另一开口106d的距离。d2可视为开口106c与其X轴方向的另一开口106f的距离。XCD可视为支撑结构形状的X轴方向的关键尺寸。YCD可视为支撑结构形状的Y轴方向的关键尺寸。当开口106c～106f的形状为圆形(如图9A至图9C)，其a＝b，且d1＝d2或是d1≠d2。当开口106c～106f的形状为椭圆形(如图9D至图9F)，其a≠b，且d1＝d2或是d1≠d2。当开口106c～106f的形状为矩形(如图9G至图9H)，其a＝b，且d1＝d2或是d1≠d2；或其a≠b，且d1＝d2或是d1≠d2。当开口106c～106f的形状为菱形(如图9I至图9J)，其a≠b，且d1＝d2或是d1≠d2；或其a≠b，且d1＝d2或是d1≠d2。当开口106c～106f的形状为星形(如图9K至图9L)，其a＝b，且d1＝d2或是d1≠d2；或其a≠b，且d1＝d2或是d1≠d2。当开口106c～106f的形状为六边形(如图9M至图9O)，其a＝b，且d1＝d2或是d1≠d2；或其a≠b，且d1＝d2或是d1≠d2。当开口106c～106f的形状为椭圆形(如图9P至图9R)且其具有旋转角度，其a≠b，且d1＝d2或是d1≠d2。当开口106c～106f的形状为六边形(如图9S至图9U)且其具有旋转角度，其a＝b，且d1＝d2或是d1≠d2；或其a≠b，且d1＝d2或是d1≠d2。

以下举例，当开口106c～106f的形状为各种形状且呈现阵列排列时，随着刻蚀时间的不同，其所形成的支撑结构108的形状如下表1所示。虽然本实施例以表1为例，但本发明并不限于此，在其他实施例中，支撑结构108的形状也会有所不同。

表1

此外，当开口106c～106f的形状为圆形且呈现最密排列时，支撑结构108位于相邻的三个开口106c～106e之间。随着刻蚀时间增加，支撑结构108的形状从三星形(如图9V所示)变化至三角形(如图9W所示)，再变化至圆形(如图9X所示)。请参照图9V所示，在一实施例中，最密排列可例如是c1＜2r；r+d3为一定值，且d3＞10nm，其中r为开口106c的半径，c1为开口106c的中心点与开口106e的中心点在Y轴上的垂直距离，d3为开口106c的圆周与开口106f的圆周之间的最短距离(例如是在Y轴上的距离)。

请参照图8A-8F以及图9A-9X，在以上的实施例中，通过刻蚀工艺的控制，可以将支撑结构108形成为具有各种形状的柱状结构，然而，本发明实施例不只于此，通过d1与d2的改变以及刻蚀时间的控制，使得所形成的支撑结构108具有波浪状结构、瓦楞纸状结构、片状结构等。

图10A至图10X绘示为本发明的一实施例的支撑结构的上视图。

请参照图10A至图10C，当开口106的形状为圆形且呈现阵列排列时，随着刻蚀时间增加，其所形成的支撑结构108的外形轮廓可例如从波浪状结构(如图10A所示)变化至瓦楞纸状结构(如图10B所示)，再变化至更小的瓦楞纸状结构(如图10C所示)。相似地，如图10D至图10X所示，当开口106的形状例如是椭圆形、菱形、六边形、星形、心形、菇形、双峰形、蝴蝶结形或其组合时，随着刻蚀时间增加，其所形成的支撑结构108亦有多种变化，包括柱状结构、波浪状结构、瓦楞纸状结构、片状结构或其组合，于此不一一赘述。

图2A为本发明的第一实施例所绘示的存储元件的立体示意图。图2B为图2A的部分存储元件的立体示意图。

请同时参照图2A与图2B，图2B为图2A的部分存储元件10，其为移除电荷储存层110a、第二导线层112a以及介电柱114的部分，仅留下第一导线102c以及支撑结构108，将第一导线层以位线BL为例，第二导线层以字线层WLL为例，更加清楚说明本发明一实施例的存储元件。

请同时参照图2A与图2B，本发明的一实施例提供一种存储元件10包括多个位线层BLL以及多个支撑结构108。每一位线层BLL沿着第一方向D1与第二方向D2所定义的平面(例如是XY平面)延伸。每一位线层BLL具有沿着第一方向D1延伸的多条位线BL。多个支撑结构108位于相邻的位线层BLL之间。换言之，支撑结构108位于上、下位线BL之间。支撑结构108的形状与位线BL不同。详细地说，每一位线BL具有交替配置的多个宽部116a与多个窄部116b，其中宽部116a的宽度大于窄部116b的宽度。每一支撑结构108位于上、下两个位线BL的宽部116A的间。如2A所示，本发明的一实施例的存储元件10包括电荷储存层110a以及多个字线层WLL。电荷储存层110a覆盖位线BL上表面、下表面、两侧表面以及支撑结构108的表面。每一字线层WLL位于相邻两个支撑结构108之间，环绕所对应的位线BL(亦即位线BL的窄部116b)周围的部分电荷储存层110a。每一字线层WLL沿着第二方向D2与第三方向D3所定义的平面(例如是YZ平面)延伸。第一方向D1、第二方向D2以及第三方向D3互相垂直。

值得注意的是，本发明的一实施例的存储元件10包括排列成3维阵列的多个存储单元M。每一存储单元M由位线BL的窄部116b、覆盖所对应的位线BL周围的部分电荷储存层110a以及覆盖所对应的电荷储存层110a的部分字线层WLL所构成。换言之，各存储单元M由各位线BL的各窄部116b、覆盖窄部116b的部分电荷储存层110a以及部分字线层WLL所构成。由于相邻两个存储单元M之间具有至少一支撑结构118，因此，本发明的第一实施例的支撑结构108则可支撑相邻的上、下位线BL，以避免位线BL与所属的三维存储元件的变形与崩塌。

在本发明另一实施例的存储元件中，第一导线层为字线层，第二导线层为位线层。

接着，再参照图4，本发明的第二实施例提供另一种存储元件20包括多条第一导线202c以及多个支撑结构208。第二实施例与第一实施例基本上相似，其不同之处在于，在第一实施例中，在第三方向D3(例如是Z轴方向)上，支撑第一导线102c的是多个非连续支撑结构108。换言之，在Z轴方向上相邻的支撑结构108被第一导线102c阻隔，而不连续；而在第二实施例中，每一支撑结构208为连续的支撑结构208，贯穿至少两条第一导线202c，使得每一支撑结构208为连续支撑结构。

图3A至图3G为依照本发明的第二实施例所绘示的存储元件的制造流程的立体示意图。以下的实施例中，相同或相似的元件、构件、层以相似的元件符号来表示。举例来说，第一导线层102与第一导线层202为相同或相似的构件；支撑结构108与支撑结构208亦为相同或相似的构件。于此不再逐一赘述。

请参照图3A，提供叠层200。叠层200包括多个第一导线层202以及多个第一材料层204。第一材料层204位于两个第一导线层202之间。第一导线层202与第一材料层204皆沿着第一方向D1与第二方向D2所定义的平面(例如是XY平面)延伸且沿着第三方向D3(例如是Z轴方向)相互交替。第一导线层202的材料、厚度与形成方法如上述第一实施例的第一导线层102所述；而第一材料层204的材料、厚度与形成方法如上述第一实施例的支撑材料层104所述，于此不再赘述。

接着，请参照图3B，于叠层200中形成多个支撑结构208。支撑结构208为连续结构，沿着第三方向D3(例如是Z轴方向)贯穿叠层200。具体来说，对叠层200进行光刻工艺与刻蚀工艺，以于叠层106中形成多个孔洞(未绘示)。接着，于叠层200上形成支撑结构材料层(未绘示)，支撑结构材料层填入孔洞中。支撑结构材料层的材料与形成方法如上述第一实施例的支撑材料层104所述，于此不再赘述。然后，对支撑结构材料层进行平坦化工艺，以暴露出叠层200的顶面。在一实施例中，平坦化工艺可例如是化学机械抛光(Chemical-MechanicalPolishing，CMP)工艺。在本实施例中，第一导线层202、第一材料层204以及支撑结构208的材料不同。

请参照图3C，图案化叠层200，移除部分第一导线层202与部分第一材料层204，以于叠层200中形成多个开口206。开口206沿着第三方向D3(例如是Z轴方向)贯穿叠层200。开口206与支撑结构208的形状与排列方式如上述第一实施例的开口106与支撑结构108所述，于此不再赘述。

然后，请参照图3D，进行刻蚀工艺，刻蚀工艺经由开口206移除图案化的第一材料层204a，使图案化的第一导线层202A的间的支撑结构208裸露出来。详细地说，由于图案化的第一材料层204a与支撑结构208之间的刻蚀选择比大于或等于5，以及图案化的第一材料层204a与图案化的第一导线层202A的间的刻蚀选择比大于或等于5，所以，在进行上述刻蚀工艺时，图案化的第一材料层204a可被完全移除，仅剩下图案化的第一导线层202a与贯穿图案化的第一导线层202a的支撑结构208。

请参照图3E至图3G，其制造步骤与上述图1E至图1G相同，且电荷储存层210与第二导线层212的材料、厚度与形成方法如上述第一实施例的电荷储存层110与第二导线层112所述，于此不再赘述。

综上所述，本发明实施例利用具有支撑结构的存储元件及其制造方法，使得相邻上、下第一导线之间形成多个支撑结构。另外，本发明实施例亦可调整刻蚀工艺的参数，搭配开口的形状与排列方式，使得所形成的支撑结构具有各种形状与结构。本发明实施例的支撑结构可支撑相邻的上、下第一导线，以避免第一导线与所属三维存储元件的变形与崩塌的情况发生。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (1)

1.一种存储元件的制造方法，包括：

提供一叠层，该叠层包括多个第一导线层以及多个第一材料层，这些第一材料层与这些第一导线层相互堆栈，其中这些第一导线层与这些第一材料层的材料不同，且这些第一材料层与这些第一导线层均沿着一第一方向与一第二方向所定义的平面延伸；

于该叠层中形成多个支撑结构，每一支撑结构为一连续支撑结构，贯穿该叠层的这些第一导线层；

于该叠层中形成多个开口，这些开口贯穿该叠层；以及

进行一刻蚀工艺，自这些开口移除这些第一材料层，其中这些第一导线层、这些第一材料层与这些支撑结构的材料不同，且这些第一材料层与这些支撑结构的刻蚀选择比，以及这些第一材料层与这些第一导线层之间的刻蚀选择比大于或等于5。

Images