TW201707136A - 記憶元件及其製造方法 - Google Patents
記憶元件及其製造方法 Download PDFInfo
- Publication number
- TW201707136A TW201707136A TW104125860A TW104125860A TW201707136A TW 201707136 A TW201707136 A TW 201707136A TW 104125860 A TW104125860 A TW 104125860A TW 104125860 A TW104125860 A TW 104125860A TW 201707136 A TW201707136 A TW 201707136A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- layers
- wire
- support
- support structure
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
一種記憶元件包括多數個第一導線層、多數個支撐結構以及電荷儲存層。每一第一導線層沿著第一方向與第二方向所定義的平面延伸。每一第一導線層具有沿著第一方向延伸的多數條第一導線。支撐結構位於相鄰的第一導線層之間。支撐結構的形狀與第一導線不同。電荷儲存層覆蓋第一導線上表面、下表面、兩側表面以及支撐結構的表面。
Description
本發明是有關於一種記憶元件及其製造方法, 且特別是有關於一種具有支撐結構的記憶元件及其製造方法。
隨著科技日新月異, 電子元件的進步增加了對更大儲存能力的需要。為了滿足高儲存密度(High Storage Density)的需求,記憶元件尺寸變得更小而且積集度更高。因此, 記憶元件的型態已從平面型閘極( Planar Gate)結構的二維記憶元件( 2D MemoryDevice)發展到垂直堆疊閘極(Vertical Stacked Gate)結構的三維記憶元件( 3D Memory Device)。
隨著三維記憶元件的積集度提高,由於垂直通道(Vertical Chanel,VC)的總堆疊層數受限於有限的位元線驅動電流,因此,相較於垂直通道,三維垂直閘極(Vertical Gate,VG)架構可提供更高的儲存密度。然而,即使垂直閘極在關鍵尺寸(CD)的縮小上顯示出較高的可能性,其仍會面臨到由於高深寬比(High aspect ratio)結構而導致三維結構變形(Distortion)與崩塌(Collapse)的製造難題。有鑑於此,如何發展出一種高積集度之三維記憶元件以尋求更高的儲存密度,以及如何發展出一種三維記憶元件的製造方法以避免三維結構變形與崩塌,將成為未來重要的一門課題。
本發明提供一種具有支撐結構的三維記憶元件及其製造方法, 其可避免所屬三維記憶元件的變形與崩塌。
本發明提供一種記憶元件包括多數個第一導線層、多數個支撐結構以及電荷儲存層。每一第一導線層沿著第一方向與第二方向所定義的平面延伸。每一第一導線層具有沿著第一方向延伸的多數條第一導線。支撐結構位於相鄰的第一導線層之間。支撐結構的形狀與第一導線不同。電荷儲存層覆蓋第一導線上表面、下表面、兩側表面以及支撐結構的表面。
在本發明的一實施例中,上述支撐結構的材料包括氧化矽(SiO)、氮化矽(SiN)、氮氧化矽(SiON)、碳氧化矽(SiOC)、碳化矽(SiC)、氟氧化矽(SiOF)、氫氧化矽(SiOH)或其組合。
在本發明的一實施例中,每一支撐結構為連續支撐結構,更貫穿上述第一導線。
在本發明的一實施例中,上述支撐結構包括柱狀結構、波浪狀結構、片狀結構、瓦楞紙狀結構或其組合。
在本發明的一實施例中,上述支撐結構包括多數個柱狀結構,且上述柱狀結構之兩側壁的輪廓包括矩形、梯形、沙漏形、蛋形、不規則形或其組合。
在本發明的一實施例中,上述支撐結構的上表面的形狀包括:圓形、橢圓形、方形、星形、心形、菇形、雙峰形、蝴蝶結形或其組合。
在本發明的一實施例中,更包括多數個第二導線層。每一第二導線層沿著第二方向與第三方向所定義的平面延伸。每一第二導線層位於相鄰兩個支撐結構之間,環繞所對應的第一導線周圍的部分電荷儲存層。上述第一方向、第二方向以及第三方向互相垂直。
本發明提供一種記憶元件的製造方法,其步驟如下。提供堆疊層。上述堆疊層包括多數個第一導線層以及多數個支撐材料層。支撐材料層與第一導線層相互堆疊。第一導線層與支撐材料層的材料不同。支撐材料層與第一導線層均沿著第一方向與第二方向所定義的平面延伸。於堆疊層中形成多數個開口。上述開口貫穿堆疊層。進行蝕刻製程,自上述開口移除部分支撐材料層,以於第一導線層之間形成多數個支撐結構。
在本發明的一實施例中,上述支撐材料層與第一導線層之間的蝕刻選擇比大於或等於5。
本發明提供一種記憶元件的製造方法,其步驟如下。提供堆疊層。上述堆疊層包括多數個第一導線層以及多數個第一材料層。第一材料層與第一導線層相互堆疊。第一導線層與第一材料層的材料不同。第一材料層與第一導線層均沿著第一方向與第二方向所定義的平面延伸。於上述堆疊層中形成多數個支撐結構。每一支撐結構為連續支撐結構,貫穿堆疊層的第一導線層。於上述堆疊層中形成多數個開口。上述開口貫穿堆疊層。進行蝕刻製程,自上述開口移除第一材料層。上述第一導線層、第一材料層與支撐結構的材料不同,且第一材料層與支撐結構的蝕刻選擇比,以及第一材料層與第一導線層之間的蝕刻選擇比大於或等於5。
基於上述,由於第一導線層與支撐材料層之間的蝕刻選擇比大於或等於5,因此,本發明可利用上述蝕刻製程在圖案化的第一導線層(例如是位元線)之間形成多數個支撐結構。本發明之支撐結構可支撐相鄰的上、下第一導線,以避免第一導線與所屬三維記憶元件的變形與崩塌。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A 至圖1G 為依照本發明之第一實施例所繪示的記憶元件之製造流程的立體示意圖。
請參照圖1A,提供堆疊層100。堆疊層100包括多數個第一導線層102以及多數個支撐材料層104。支撐材料層104位於兩個第一導線層102之間。第一導線層102與支撐材料層104皆沿著第一方向D1與第二方向D2所定義的平面(例如是XY平面)延伸且沿著第三方向D3(例如是Z軸方向)相互交替設置。在一實施例中,第一導線層102的厚度等於或大於5 nm。而支撐材料層104的厚度等於或大於45 nm。在本實施例中,支撐材料層104的厚度可例如是50 nm。
堆疊層100的第一導線層102與支撐材料層104的數目可分別例如是8層、16層、32層或更多層,但並不以此為限。為了更清楚說明本發明之實施例的技術特徵,將圖1A繪示為兩層支撐材料層104,但本發明並不以此為限,在其他的實施例中,也可以只需要一層支撐材料層104即可代表本發明的精神和範疇。以下其他實施例亦有相同情況則等同視之,於後便不再詳述。
堆疊層100的形成方法例如是交替形成第一導線層102與支撐材料層104。形成的方法例如是化學氣相沈積或物理氣相沈積。在本實施例中,第一導線層102與支撐材料層104的材料不同。第一導線層102的材料可包括導體材料。導體材料可例如是多晶矽(Poly Silicon)、摻雜多晶矽(Doped Poly Silicon)、單晶矽(Single Crystalline Silicon)、金屬矽化物、鈦(Ti)、氮化鈦(TiN)、鎢(W)、氮化鎢(WN)、鉭(Ta)、氮化鉭(TaN)、鉑(Pt)或其組合。介電材料可例如是氧化矽(SiO)、氮化矽(SiN)、氮氧化矽(SiON)、碳氧化矽(SiOC)、碳化矽(SiC)、氟氧化矽(SiOF)、氫氧化矽(SiOH)或其組合。第一導線層102的厚度等於或大於5 nm。在本實施例中,第一導線層102的厚度可例如是20 nm。
支撐材料層104的材料包括絕緣材料、介電材料、低介電常數(low-k)材料或其組合。低介電常數材料是指介電常數低於4的介電材料。在一實施例中,支撐材料層104的材料可例如是氧化矽(SiO)、氮化矽(SiN)、氮氧化矽(SiON)、碳氧化矽(SiOC)、碳化矽(SiC)、氟氧化矽(SiOF)、氫氧化矽(SiOH)、或其組合。支撐材料層104的厚度等於或大於45 nm。在本實施例中,支撐材料層104的厚度可例如是50 nm。
接著,請參照圖1B,圖案化堆疊層100,移除部分第一導線層102與部分支撐材料層104,以於堆疊層100中形成多數個開口106。開口106沿著第三方向D3(例如是Z軸方向)貫穿堆疊層100。在一實施例中,開口106可排列成陣列、最密排列或其組合。
接著,請參照圖1B與圖1C,進行蝕刻製程,自開口106移除部分圖案化的支撐材料層104a,以使得殘留在圖案化的第一導線層102a之間的支撐材料層104a形成多數個支撐結構108。詳細地說,由於圖案化的支撐材料層104a與圖案化的第一導線層102a之間的蝕刻選擇比大於或等於5,因此,在進行上述蝕刻製程時,大部分的圖案化的支撐材料層104a被移除。在調整上述蝕刻製程的蝕刻參數後,剩餘的圖案化的支撐材料層104a會在圖案化的第一導線層102a之間形成多數個支撐結構108。
請參照圖1D與圖1E,在形成電荷儲存層110之前,可以選擇性地對圖案化的第一導線層102a之開口106的頂角與底角進行圓角化(Rounding)處理,以形成圓角化的第一導線層102b。圓角化的第一導線層102b可使得其元件具有較佳的電性表現。圓角化處理例如是利用熱氧化法對圖案化的第一導線層102a表面進行氧化處理。接著,在圖案化的第一導線層102a表面形成氧化矽層,再利用濕式蝕刻法對圖案化的第一導線層102a表面的氧化矽層進行回蝕刻,以移除圖案化的第一導線層102a表面的氧化矽層。
請參照圖1E,於圓角化的第一導線層102b與支撐結構108的表面上形成電荷儲存層110。在一實施例中,電荷儲存層110包括由氧化層/氮化層/氧化層(Oxide/Nitride/Oxide,ONO)所構成的複合層(此複合層可為三層或更多層)或是高介電常數材料。高介電常數材料可例如是HfO2
、TiO2
、ZrO2
、Ta2
O5
或Al2
O3
等,其形成方法可以是化學氣相沈積法、熱氧化法或原子層沈積法等。在一實施例中,電荷儲存層110的厚度為10 nm至25 nm。在本實施例中,電荷儲存層110的厚度例如是15 nm至20 nm。此厚度可使得圓角化的第一導線層102b與支撐結構108的表面完全被覆蓋,而留下開口106a與開口106b中的空隙。
請參照圖1F,於電荷儲存層110上形成第二導線層112。第二導線層112填入於開口106a與開口106b之中,且覆蓋電荷儲存層110的表面。第二導線層112材料例如是多晶矽、金屬、金屬矽化物或其組合,其形成方法可以利用化學氣相沈積法來形成。金屬矽化物可例如是矽化鎢或矽化鈷、矽化鎳、矽化鈦、矽化銅、矽化鉬、矽化鉭、矽化鉺、矽化鋯、或矽化鉑。
請參照圖1G,於堆疊層100中形成多數個介電柱114。介電柱114沿著第三方向D3(例如是Z軸方向)延伸。同時,在一實施例中,被介電柱114電性隔絕的每一第二導線層112a沿著第二方向D2與第三方向D3所定義的平面(例如是YZ平面)延伸。第二導線層112a與介電柱114沿著第一方向D1(例如是X軸方向)相互交替,使得圓角化的第一導線層102b分隔成多數個第一導線102c。在一實施例中,上述第一方向D1、第二方向D2以及第三方向D3互相垂直。第一導線102c沿著第一方向D1延伸,相同地,覆蓋第一導線102c表面的電荷儲存層110a亦沿著第一方向D1延伸。而第二導線層112環繞所對應的第一導線102c周圍的部分電荷儲存層110的區域可視為記憶胞M。由此可知,支撐結構108可支撐相鄰的上、下第一導線102c,以避免所屬三維記憶元件的變形與崩塌的情況。在一實施例中,本實施例之具有支撐結構的記憶元件可應用在任何三維或垂直型結構的記憶元件。
圖6A至圖6D為圖1B之A-A線的剖面示意圖。
以下的實施例中,相同或相似的元件、構件、層以相似的元件符號來表示。舉例來說,圖6A之圖案化的第一導線層302a、圖6B之圖案化的第一導線層302b以及圖1B之圖案化的第一導線層102a為相同或相似的構件;圖6A之支撐材料層304a、圖6B之支撐材料層304b以及圖1B之支撐材料層104a為相同或相似的構件。於此不再逐一贅述。
請回頭參照圖1B,值得注意的是,由於高深寬比結構在進行圖案化製程時,開口的兩側壁的形狀會因為蝕刻參數的調整而有所不同。如圖6A所示,開口306a的兩側壁的形狀為矩形,其角度θa
為90度。如圖6B所示,開口306b的兩側壁的形狀為倒梯形,其角度θb
為80度至90度。如圖6C所示,開口306c的兩側壁的形狀為梯形,其角度θc
為90度至95度。如圖6D所示,開口306d的兩側壁的形狀為弓形,其角度θd1
為90度至95度,而角度θd2
為80度至90度。為了更清楚傳達本發明之實施例的技術特徵,而將圖6A至圖6D分別繪示為8層第一導線層102與8層支撐材料層104,但其相對位置仍為圖1B之A-A線的剖面示意圖。換言之,圖1B之2層第一導線層102與2層支撐材料層104亦可具有相似的技術特徵。
此外,以上視圖的視角而言,開口106的形狀包括:圓形(如圖9A-9C)、橢圓形(如圖9D-9F)、方形(如圖9G-9H)、菱形(如圖9I-9J)、星形(如圖9K-9L)、六邊形(如圖9M-9O)、菇形(如圖5E)、心形(如圖5F)、雙峰形(如圖5G)、蝴蝶結形(如圖5H)或其組合。只要是現今微影製程所能設計出的形狀(如圖5A至圖5D)即可,本發明並不設限。而開口106的形狀以及排列位置與後續所形成的支撐結構108的形狀有很大的關聯,於後續段落再詳細說明之。
在上述蝕刻製程後,圖1C之B-B線的剖面示意圖如圖7A至圖7D所示。在最佳蝕刻均勻度的情況下,最頂端的圖案化的支撐材料層104a(亦即支撐結構108)的移除量X1
與最底端的圖案化的支撐材料層104a(亦即支撐結構108)的移除量Xn
應相同。然而,對於深寬比愈高的結構而言,則愈不容易達到最佳蝕刻均勻度的情況。深寬比的蝕刻均勻度(Aspect Ratio Uniformity,AR Uniformity)的公式如下: AR Uniformity =其中 X1
=最頂端的圖案化的支撐材料層104a的移除量。 Xn
=最底端的圖案化的支撐材料層104a的移除量。
在本實施例中,上述蝕刻製程包括乾式蝕刻製程、濕式蝕刻製程或其組合。就製程步驟而言,乾式蝕刻製程與濕式蝕刻製程的組合的步驟順序並不設限。舉例來說,可先進行乾式蝕刻製程,再進行濕式蝕刻製程,反之亦成立。又或者是兩者同時進行。
在一實施例中,乾式蝕刻製程可例如是使用化學乾式蝕刻(Chemical Dry Etch,CDE)法或是SICONI蝕刻法。舉例來說,當第一導線層102為多晶矽,而支撐材料層104為氧化矽時,化學乾式蝕刻法可利用含氟化學品(Fluorine-based Chemistry)以及氧氣當作蝕刻氣體來進行上述蝕刻製程。上述含氟化學品與氧氣的含量可控制氧化矽與多晶矽的蝕刻選擇比。在一實施例中,含氟化學品與氧氣的當量比為1至20,則氧化矽與多晶矽的蝕刻選擇比為2至20。除此之外,還可以藉由調整上述蝕刻製程的蝕刻參數來控制蝕刻選擇比。所述蝕刻參數包括調整非蝕刻氣體的含量、蝕刻腔室壓力、射頻功率(RF Power)以及蝕刻時間等等。當氧化矽與多晶矽的蝕刻選擇比為2至20時,通入的氦氣的含量可例如是10 wt%至25 wt%;蝕刻腔室壓力可例如是5 mtorr至100 mtorr;射頻功率可例如是200 W至2000 W;蝕刻時間可例如是60 秒至300 秒。而SICONI蝕刻法則是利用NH3
以及NF3
當作蝕刻氣體來進行上述蝕刻製程。當NH3
與NF3
的比率為0.5至3時,則氧化矽與多晶矽的蝕刻選擇比等於或大於10。當蝕刻腔室壓力為1 torr至5 torr;射頻功率為10 W至50 W;每一週期(Cycle)的蝕刻時間為5 秒至50 秒,且其圖案化的支撐材料層104a的數目為8層時,則上述深寬比的蝕刻均勻度(AR Uniformity)為0%至10%。其可改善上述深寬比的蝕刻均勻度以及保持圖案化的第一導線層102a之間的支撐結構108的關鍵尺寸(Critical Dimension,CD)。
另外,濕式蝕刻製程則可利用溶液形式的含氟化學品來進行上述蝕刻製程。上述含氟化學品的濃度需小於1wt%,以達到較佳的深寬比的蝕刻均勻度。也就是說,當其圖案化的支撐材料層104a的數目大於8層時,其深寬比的蝕刻均勻度(AR Uniformity)小於10%。
以下的實施例中,相同或相似的元件、構件、層以相似的元件符號來表示。舉例來說,圖7A之圖案化的第一導線層302a與圖8A之圖案化的第一導線層402a為相同或相似的構件;圖7A之支撐材料層304a(亦即支撐結構308a)與圖8A之支撐結構408a為相同或相似的構件。於此不再逐一贅述。
此外,利用不同的蝕刻製程,可以將支撐結構108形成為柱狀結構,且柱狀結構的兩側壁可以是具有各種輪廓,例如是矩形、不規則形、梯形、倒梯形、沙漏形、蛋形(如圖8A至圖8F所示)或其組合。舉例來說,當進行乾式蝕刻製程時,其所形成的支撐結構408f之兩側壁的輪廓為蛋形(如圖8F所示)。而進行濕式蝕刻製程時,其所形成的支撐結構408e之兩側壁的輪廓為沙漏形(如圖8E所示)。當進行乾式蝕刻製程與濕式蝕刻製程時,其所形成的支撐結構408a之兩側壁的輪廓則為矩形(如圖8A所示)。
圖8A至圖8F為圖7A之部分P的剖面示意圖。
如圖8A至圖8F所示,TCD為支撐結構之兩側壁的上部的關鍵尺寸。MCD為支撐結構之兩側壁的中部的關鍵尺寸。BCD為支撐結構之兩側壁的下部的關鍵尺寸。θBCD
為支撐結構之兩側壁的下部與第一導線層之間的角度。如圖8A所示,當支撐結構408a之兩側壁的輪廓為矩形,其TCD=MCD=BCD。如圖8B所示,當支撐結構408b之兩側壁的輪廓為不規則形,其TCD≠MCD≠BCD。如圖8C所示,當支撐結構408c之兩側壁的輪廓為梯形,其TCD<MCD<BCD。如圖8D所示,當支撐結構408d之兩側壁的輪廓為倒梯形,其TCD>MCD>BCD。如圖8E所示,當支撐結構408e之兩側壁的輪廓為沙漏形,其MCD<TCD且MCD<BCD。如圖8F所示,當支撐結構408f之兩側壁的輪廓為蛋形,其MCD>TCD且MCD>BCD。
圖9A至圖9X繪示為本發明之一實施例的開口形狀的上視圖。
以上視圖的視角而言,如圖9A至圖9X所示,開口106c~106f可排列成陣列,支撐結構108位於相鄰的四個開口106c~106f之間。支撐結構108的形狀包括:圓形、橢圓形、方形、星形、心形、菇形、雙峰形、蝴蝶結形或其組合。如同上段落所述,支撐結構108的形狀與開口106c~106f的形狀以及排列位置有關。舉例來說,當開口106c~106f的形狀為圓形且呈現陣列排列時,隨著蝕刻時間增加,其所形成的支撐結構108的形狀從星形(如圖9A所示)變化至類方形(如圖9B所示),再變化至圓形(如圖9C所示)。而當開口106c~106f的形狀為橢圓形且呈現陣列排列時,隨著蝕刻時間增加,其所形成的支撐結構108的形狀從星形(如圖9D所示)變化至類菱形(如圖9E所示),再變化至橢圓形(如圖9F所示)。但本發明不限於此,在其他實施例中,當開口106c~106f的形狀為橢圓形、六邊形或其他多邊形時,其所形成的支撐結構108的形狀亦隨之改變(如圖9G變化至圖9H;圖9I變化至圖9J;圖9K變化至圖9L;圖9M變化至圖9O所示)。通常隨著蝕刻時間增加,其所形成的支撐結構108的形狀會較接近圓弧形,且面積較小。另外,當開口106c~106f的形狀為橢圓形、六邊形或其他多邊形,且其旋轉角度為0度至45度時,其所形成的支撐結構108的形狀與角度亦隨之改變(如圖9P變化圖9R;圖9S變化至圖9U所示)。
如圖9A至圖9U所示,a可視為開口106c之中心與其一邊(沿X軸方向)的距離。b可視為開口106c之中心與其另一邊(沿Y軸方向)的距離。c可視為開口106c與其對角線之另一開口106e的距離。d1可視為開口106c與其Y軸方向之另一開口106d的距離。d2可視為開口106c與其X軸方向之另一開口106f的距離。XCD可視為支撐結構形狀之X軸方向的關鍵尺寸。YCD可視為支撐結構形狀之Y軸方向的關鍵尺寸。當開口106c~106f的形狀為圓形(如圖9A至圖9C),其a=b,且d1=d2或是d1≠d2。當開口106c~106f的形狀為橢圓形(如圖9D至圖9F),其a≠b,且d1=d2或是d1≠d2。當開口106c~106f的形狀為矩形(如圖9G至圖9H),其a=b,且d1=d2或是d1≠d2;或其a≠b,且d1=d2或是d1≠d2。當開口106c~106f的形狀為菱形(如圖9I至圖9J),其a≠b,且d1=d2或是d1≠d2;或其a≠b,且d1=d2或是d1≠d2。當開口106c~106f的形狀為星形(如圖9K至圖9L),其a=b,且d1=d2或是d1≠d2;或其a≠b,且d1=d2或是d1≠d2。當開口106c~106f的形狀為六邊形(如圖9M至圖9O),其a=b,且d1=d2或是d1≠d2;或其a≠b,且d1=d2或是d1≠d2。當開口106c~106f的形狀為橢圓形(如圖9P至圖9R)且其具有旋轉角度,其a≠b,且d1=d2或是d1≠d2。當開口106c~106f的形狀為六邊形(如圖9S至圖9U)且其具有旋轉角度,其a=b,且d1=d2或是d1≠d2;或其a≠b,且d1=d2或是d1≠d2。
以下舉例,當開口106c~106f的形狀為各種形狀且呈現陣列排列時,隨著蝕刻時間的不同,其所形成的支撐結構108的形狀如下表1所示。雖然本實施例以表1為例,但本發明並不限於此,在其他實施例中,支撐結構108的形狀也會有所不同。
表1
此外,當開口106c~106f的形狀為圓形且呈現最密排列時,支撐結構108位於相鄰的三個開口106c~106e之間。隨著蝕刻時間增加,支撐結構108的形狀從三星形(如圖9V所示)變化至三角形(如圖9W所示),再變化至圓形(如圖9X所示)。請參照圖9V所示,在一實施例中,最密排列可例如是c1<2r;r﹢d3為一定值,且d3>10 nm,其中r為開口106c的半徑,c1為開口106c的中心點與開口106e的中心點在Y軸上的垂直距離,d3為開口106c的圓周與開口106f的圓周之間的最短距離(例如是在Y軸上的距離)。
請參照圖8A-8F以及圖9A-9X,在以上的實施例中,藉由蝕刻製程的控制,可以將支撐結構108形成為具有各種形狀的柱狀結構,然而,本發明實施例不只於此,藉由d1與d2的改變以及蝕刻時間的控制,使得所形成的支撐結構108具有波浪狀結構、瓦楞紙狀結構、片狀結構等。
圖10A至圖10X繪示為本發明之一實施例的支撐結構的上視圖。
請參照圖10A至圖10C,當開口106的形狀為圓形且呈現陣列排列時,隨著蝕刻時間增加,其所形成的支撐結構108的外形輪廓可例如從波浪狀結構(如圖10A所示)變化至瓦楞紙狀結構(如圖10B所示),再變化至更小的瓦楞紙狀結構(如圖10C所示)。相似地,如圖10D至圖10X所示,當開口106的形狀例如是橢圓形、菱形、六邊形、星形、心形、菇形、雙峰形、蝴蝶結形或其組合時,隨著蝕刻時間增加,其所形成的支撐結構108亦有多種變化,包括柱狀結構、波浪狀結構、瓦楞紙狀結構、片狀結構或其組合,於此不一一贅述。
圖2A為本發明之第一實施例所繪示的記憶元件的立體示意圖。圖2B為圖2A之部分記憶元件的立體示意圖。
請同時參照圖2A與圖2B,圖2B為圖2A之部分記憶元件10,其為移除電荷儲存層110a、第二導線層112a以及介電柱114的部分,僅留下第一導線102c以及支撐結構108,將第一導線層以位元線BL為例,第二導線層以字元線層WLL為例,更加清楚說明本發明一實施例之記憶元件。
請同時參照圖2A與圖2B,本發明之一實施例提供一種記憶元件10包括多數個位元線層BLL以及多數個支撐結構108。每一位元線層BLL沿著第一方向D1與第二方向D2所定義的平面(例如是XY平面)延伸。每一位元線層BLL具有沿著第一方向D1延伸的多數條位元線BL。多數個支撐結構108位於相鄰的位元線層BLL之間。換言之,支撐結構108位於上、下位元線BL之間。支撐結構108的形狀與位元線BL不同。詳細地說,每一位元線BL具有交替配置的多數個寬部116a與多數個窄部116b,其中寬部116a的寬度大於窄部116b的寬度。每一支撐結構108位於上、下兩個位元線BL的寬部116a之間。如2A所示,本發明之一實施例的記憶元件10包括電荷儲存層110a以及多數個字元線層WLL。電荷儲存層110a覆蓋位元線BL上表面、下表面、兩側表面以及支撐結構108的表面。每一字元線層WLL位於相鄰兩個支撐結構108之間,環繞所對應的位元線BL(亦即位元線BL的窄部116b)周圍的部分電荷儲存層110a。每一字元線層WLL沿著第二方向D2與第三方向D3所定義的平面(例如是YZ平面)延伸。第一方向D1、第二方向D2以及第三方向D3互相垂直。
值得注意的是,本發明之一實施例的記憶元件10包括排列成3維陣列的多數個記憶胞M。每一記憶胞M由位元線BL的窄部116b、覆蓋所對應的位元線BL周圍的部分電荷儲存層110a以及覆蓋所對應的電荷儲存層110a的部分字元線層WLL所構成。換言之,各記憶胞M由各位元線BL的各窄部116b、覆蓋窄部116b的部分電荷儲存層110a以及部分字元線層WLL所構成。由於相鄰兩個記憶胞M之間具有至少一支撐結構118,因此,本發明之第一實施例的支撐結構108則可支撐相鄰的上、下位元線BL,以避免位元線BL與所屬的三維記憶元件的變形與崩塌。
在本發明另一實施例之記憶元件中,第一導線層為字元線層,第二導線層為位元線層。
接著,再參照圖4,本發明之第二實施例提供另一種記憶元件20包括多數條第一導線202c以及多數個支撐結構208。第二實施例與第一實施例基本上相似,其不同之處在於,在第一實施例中,在第三方向D3(例如是Z軸方向)上,支撐第一導線102c的是多數個非連續支撐結構108。換言之,在Z軸方向上相鄰的支撐結構108被第一導線102c阻隔,而不連續;而在第二實施例中,每一支撐結構208為連續的支撐結構208,貫穿至少兩條第一導線202c,使得每一支撐結構208為連續支撐結構。
圖3A至圖3G為依照本發明之第二實施例所繪示的記憶元件之製造流程的立體示意圖。以下的實施例中,相同或相似的元件、構件、層以相似的元件符號來表示。舉例來說,第一導線層102與第一導線層202為相同或相似的構件;支撐結構108與支撐結構208亦為相同或相似的構件。於此不再逐一贅述。
請參照圖3A,提供堆疊層200。堆疊層200包括多數個第一導線層202以及多數個第一材料層204。第一材料層204位於兩個第一導線層202之間。第一導線層202與第一材料層204皆沿著第一方向D1與第二方向D2所定義的平面(例如是XY平面)延伸且沿著第三方向D3(例如是Z軸方向)相互交替。第一導線層202的材料、厚度與形成方法如上述第一實施例之第一導線層102所述;而第一材料層204的材料、厚度與形成方法如上述第一實施例之支撐材料層104所述,於此不再贅述。
接著,請參照圖3B,於堆疊層200中形成多數個支撐結構208。支撐結構208為連續結構,沿著第三方向D3(例如是Z軸方向)貫穿堆疊層200。具體來說,對堆疊層200進行微影製程與蝕刻製程,以於堆疊層106中形成多數個孔洞(未繪示)。接著,於堆疊層200上形成支撐結構材料層(未繪示),支撐結構材料層填入孔洞中。支撐結構材料層的材料與形成方法如上述第一實施例之支撐材料層104所述,於此不再贅述。然後,對支撐結構材料層進行平坦化製程,以暴露出堆疊層200的頂面。在一實施例中,平坦化製程可例如是化學機械研磨(Chemical-Mechanical Polishing,CMP)製程。在本實施例中,第一導線層202、第一材料層204以及支撐結構208的材料不同。
請參照圖3C,圖案化堆疊層200,移除部分第一導線層202與部分第一材料層204,以於堆疊層200中形成多數個開口206。開口206沿著第三方向D3(例如是Z軸方向)貫穿堆疊層200。開口206與支撐結構208的形狀與排列方式如上述第一實施例之開口106與支撐結構108所述,於此不再贅述。
然後,請參照圖3D,進行蝕刻製程,蝕刻製程經由開口206移除圖案化的第一材料層204a,使圖案化的第一導線層202a之間的支撐結構208裸露出來。詳細地說,由於圖案化的第一材料層204a與支撐結構208之間的蝕刻選擇比大於或等於5,以及圖案化的第一材料層204a與圖案化的第一導線層202a之間的蝕刻選擇比大於或等於5,所以,在進行上述蝕刻製程時,圖案化的第一材料層204a可被完全移除,僅剩下圖案化的第一導線層202a與貫穿圖案化的第一導線層202a的支撐結構208。
請參照圖3E至圖3G,其製造步驟與上述圖1E至圖1G相同,且電荷儲存層210與第二導線層212的材料、厚度與形成方法如上述第一實施例之電荷儲存層110與第二導線層112所述,於此不再贅述。
綜上所述,本發明實施例利用具有支撐結構的記憶元件及其製造方法,使得相鄰上、下第一導線之間形成多數個支撐結構。另外,本發明實施例亦可調整蝕刻製程的參數,搭配開口的形狀與排列方式,使得所形成的支撐結構具有各種形狀與結構。本發明實施例之支撐結構可支撐相鄰的上、下第一導線,以避免第一導線與所屬三維記憶元件的變形與崩塌的情況發生。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20...記憶元件
100、200...堆疊層
102、202...第一導線層
102a、202a、302a、302b、302c、302d、402a、402b、402c、 402d、402e、402f...圖案化的第一導線層
102b、202b...圓角化的第一導線層
102c、202c...第一導線
104...支撐材料層
104a、304a、304b、304c、304d...圖案化的支撐材料層
106、106a、106b、106c、106d、106e、106f、206、206a、206b、306a、306b、306c、306d...開口
108、208、308a、308b、308c、308d、408a、408b、408c、408d、408e、408f...支撐結構
110、110a、210、210a...電荷儲存層
112、112a、212、212a...第二導線層
114、214...介電柱
116a、216a...寬部
116b、216b...窄部
204...第一材料層
204a...圖案化的第一材料層
a、b、c、c1、d1、d2、d3、r...距離
BL...位元線
BLL...位元線層
D1...第一方向
D2...第二方向
D3...第三方向
M...記憶胞
P...部分
TCD、MCD、BCD、XCD、YCD...關鍵尺寸
WLL...字元線層
X1 -Xn ...移除量
θa 、θb 、θc 、θd1 、θd2 、θBCD ...角度
100、200...堆疊層
102、202...第一導線層
102a、202a、302a、302b、302c、302d、402a、402b、402c、 402d、402e、402f...圖案化的第一導線層
102b、202b...圓角化的第一導線層
102c、202c...第一導線
104...支撐材料層
104a、304a、304b、304c、304d...圖案化的支撐材料層
106、106a、106b、106c、106d、106e、106f、206、206a、206b、306a、306b、306c、306d...開口
108、208、308a、308b、308c、308d、408a、408b、408c、408d、408e、408f...支撐結構
110、110a、210、210a...電荷儲存層
112、112a、212、212a...第二導線層
114、214...介電柱
116a、216a...寬部
116b、216b...窄部
204...第一材料層
204a...圖案化的第一材料層
a、b、c、c1、d1、d2、d3、r...距離
BL...位元線
BLL...位元線層
D1...第一方向
D2...第二方向
D3...第三方向
M...記憶胞
P...部分
TCD、MCD、BCD、XCD、YCD...關鍵尺寸
WLL...字元線層
X1 -Xn ...移除量
θa 、θb 、θc 、θd1 、θd2 、θBCD ...角度
圖1A 至圖1G 為依照本發明之第一實施例所繪示的記憶元件之製造流程的立體示意圖。 圖2A 為本發明之第一實施例所繪示的記憶元件的立體示意圖。 圖2B 為圖2A 之部分記憶元件的立體示意圖。 圖3A 至圖3G 為依照本發明之第二實施例所繪示的記憶元件之製
10‧‧‧記憶元件
102c、BL‧‧‧第一導線(位元線)
108‧‧‧支撐結構
116a‧‧‧寬部
116b‧‧‧窄部
BLL‧‧‧第一導線層(位元線層)
D1‧‧‧第一方向
D2‧‧‧第二方向
D3‧‧‧第三方向
Claims (10)
- 一種記憶元件,包括: 多數個第一導線層,每一第一導線層沿著一第一方向與一第二方向所定義的平面延伸,每一第一導線層具有沿著該第一方向延伸的多數條第一導線; 多數個支撐結構,位於相鄰的該些第一導線層之間,該些支撐結構的形狀與該些第一導線不同;以及 一電荷儲存層,覆蓋該些第一導線上表面、下表面、兩側表面以及該些支撐結構的表面。
- 如申請專利範圍第1項所述的記憶元件,其中該支撐結構的材料包括氧化矽(SiO)、氮化矽(SiN)、氮氧化矽(SiON)、碳氧化矽(SiOC)、碳化矽(SiC)、氟氧化矽(SiOF)、氫氧化矽(SiOH)或其組合。
- 如申請專利範圍第1項所述的記憶元件,其中每一支撐結構為一連續支撐結構,更貫穿該些第一導線。
- 如申請專利範圍第1項所述的記憶元件,其中該些支撐結構包括柱狀結構、波浪狀結構、片狀結構、瓦楞紙狀結構或其組合。
- 如申請專利範圍第1項所述的記憶元件,其中該些支撐結構包括多數個柱狀結構,且該些柱狀結構之兩側壁的輪廓包括矩形、梯形、沙漏形、蛋形、不規則形或其組合。
- 如申請專利範圍第1項所述的記憶元件,其中該些支撐結構的上表面的形狀包括:圓形、橢圓形、方形、星形、心形、菇形、雙峰形、蝴蝶結形或其組合。
- 如申請專利範圍第1項所述的記憶元件,更包括多數個第二導線層,每一第二導線層沿著該第二方向與一第三方向所定義的平面延伸,每一第二導線層位於相鄰兩個支撐結構之間,環繞所對應的該第一導線周圍的部分該電荷儲存層,其中該第一方向、該第二方向以及該第三方向互相垂直。
- 一種記憶元件的製造方法,包括: 提供一堆疊層,該堆疊層包括多數個第一導線層以及多數個支撐材料層,該些支撐材料層與該些第一導線層相互堆疊,其中該些第一導線層與該些支撐材料層的材料不同,且該些支撐材料層與該些第一導線層均沿著一第一方向與一第二方向所定義的平面延伸; 於該堆疊層中形成多數個開口,該些開口貫穿該堆疊層;以及 進行一蝕刻製程,自該些開口移除部分該些支撐材料層,以於該些第一導線層之間形成多數個支撐結構。
- 如申請專利範圍第8項所述的記憶元件的製造方法,其中該些支撐材料層與該些第一導線層之間的蝕刻選擇比大於或等於5。
- 一種記憶元件的製造方法,包括: 提供一堆疊層,該堆疊層包括多數個第一導線層以及多數個第一材料層,該些第一材料層與該些第一導線層相互堆疊,其中該些第一導線層與該些第一材料層的材料不同,且該些第一材料層與該些第一導線層均沿著一第一方向與一第二方向所定義的平面延伸; 於該堆疊層中形成多數個支撐結構,每一支撐結構為一連續支撐結構,貫穿該堆疊層的該些第一導線層; 於該堆疊層中形成多數個開口,該些開口貫穿該堆疊層;以及 進行一蝕刻製程,自該些開口移除該些第一材料層,其中該些第一導線層、該些第一材料層與該些支撐結構的材料不同,且該些第一材料層與該些支撐結構的蝕刻選擇比,以及該些第一材料層與該些第一導線層之間的蝕刻選擇比大於或等於5。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104125860A TWI562281B (en) | 2015-08-07 | 2015-08-07 | Memory device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104125860A TWI562281B (en) | 2015-08-07 | 2015-08-07 | Memory device and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI562281B TWI562281B (en) | 2016-12-11 |
TW201707136A true TW201707136A (zh) | 2017-02-16 |
Family
ID=58227342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104125860A TWI562281B (en) | 2015-08-07 | 2015-08-07 | Memory device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI562281B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100301449A1 (en) * | 2007-12-31 | 2010-12-02 | Sandisk 3D Llc | Methods and apparatus for forming line and pillar structures for three dimensional memory arrays using a double subtractive process and imprint lithography |
US8466068B2 (en) * | 2007-12-31 | 2013-06-18 | Sandisk 3D Llc | Methods and apparatus for forming memory lines and vias in three dimensional memory arrays using dual damascene process and imprint lithography |
TWI556356B (zh) * | 2014-01-27 | 2016-11-01 | 旺宏電子股份有限公司 | 三維記憶體及其製造方法 |
-
2015
- 2015-08-07 TW TW104125860A patent/TWI562281B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI562281B (en) | 2016-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3830871B1 (en) | Three-dimensional memory devices and fabricating methods thereof | |
TWI482199B (zh) | 在半導體裝置中形成精細圖案之方法 | |
JP6226917B2 (ja) | 垂直3dメモリデバイス、並びにその製造方法 | |
KR102447489B1 (ko) | 반도체 메모리 소자 | |
JP5832114B2 (ja) | 3次元半導体装置 | |
US8614511B2 (en) | Three dimensional semiconductor memory device and method of fabricating the same | |
CN109997225B (zh) | 三维存储器件及其制作方法 | |
TWI509746B (zh) | 用於三維裝置的鑲嵌式導體 | |
US9502427B2 (en) | Non-volatile memory device and method of manufacturing the same | |
TW202021098A (zh) | 三維記憶體元件及其製造方法 | |
US9559049B1 (en) | Memory device and method of manufacturing the same | |
TWI647819B (zh) | 立體記憶體元件及其製作方法 | |
TW201707136A (zh) | 記憶元件及其製造方法 | |
CN106469731B (zh) | 存储元件及其制造方法 | |
TWI572017B (zh) | 記憶元件及其製造方法 | |
TW202117934A (zh) | 三維及式快閃記憶體及其製造方法 | |
TWI753670B (zh) | 半導體裝置 | |
TWI810801B (zh) | 半導體元件 | |
US11501998B2 (en) | Method for manufacturing three-dimensional semiconductor memory device | |
JP2010272675A (ja) | 半導体記憶装置 | |
CN109390343B (zh) | 三维存储器元件及其制作方法 | |
CN115621200A (zh) | 半导体结构及形成半导体结构的方法 |