TWI556356B

TWI556356B - 三維記憶體及其製造方法

Info

Publication number: TWI556356B
Application number: TW103103016A
Authority: TW
Inventors: 李冠儒
Original assignee: 旺宏電子股份有限公司
Priority date: 2014-01-27
Filing date: 2014-01-27
Publication date: 2016-11-01
Also published as: TW201530701A

Description

三維記憶體及其製造方法

本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種三維記憶體及其製造方法。

隨著消費性產品對儲存子系統的要求愈來愈高，對產品的讀寫速度或容量的標準也愈來愈高，因此高容量化相關商品已經成為業界的主流。有鑒於此，在記憶體(特別是NAND快閃記憶體)的開發方面也必須因應此需求。

然而，目前平面NAND快閃記憶體受限於積體電路(integrated circuits)中元件的關鍵尺寸，面臨儲存記憶胞微縮瓶頸。所以設計者正在尋求具有多平面的三維NAND快閃記憶體，以達成較大的儲存容量以及較低的單位位元成本之技術。

本發明提供一種三維記憶體及其製造方法，其可以提升元件的均勻度與可靠度，避免因為深寬比過高而導致圖案彎曲或倒塌。

本發明提供一種三維記憶體的製造方法包括：在基底上形成堆疊結構。堆疊結構包括相互交替的多個半導體層與多個絕緣層。圖案化堆疊結構，以形成網狀結構。網狀結構具有在第一方向延伸的多個第一條狀物與在第二方向延伸的多個第二條狀物，第一條狀物與第二條狀物交會，且網狀結構具有多個第一孔洞。接著，在每一第一孔洞中填入介電層。其後，移除網狀結構的至少部分第一條狀物，以形成多個第二孔洞以及以第二孔洞分隔開的多個位元線堆疊結構。之後，在每一第二孔洞的側壁與底部形成電荷儲存層。然後，在每一第二孔洞的電荷儲存層上形成在第三方向延伸的閘極柱。之後，在閘極柱上形成多個在第一方向延的字元線。

依據本發明一實施例所述，上述在圖案化堆疊結構之前，更包括在堆疊結構上形成頂蓋層，頂蓋層的材料與絕緣層的材料不同。

依據本發明一實施例所述，上述在每一第一孔洞中填入介電層的步驟包括依據本發明一實施例所述，上述在基底上形成介電材料層，以覆蓋網狀結構並填滿第一孔洞，之後，對介電材料層進行平坦化至裸露出網狀結構的表面。

依據本發明一實施例所述，上述介電層的材料包括氧化矽、氮化矽、氮氧化矽、高介電常數材料或低介電常數材料。

依據本發明一實施例所述，上述在每一第二孔洞的側壁與基底的底部分別形成電荷儲存層的步驟包括在基底上形成電荷儲存材料層，以覆蓋位元線堆疊結構的表面並覆蓋第二孔洞的側壁與底部，接著，對電荷儲存材料層進行平坦化至裸露出位元線堆疊結構的表面。

依據本發明一實施例所述，上述第一孔洞的形狀包括正方形、矩形、菱形、圓形、或橢圓形。

依據本發明一實施例所述，上述在每一第二孔洞的電荷儲存層上形成閘極柱的步驟包括在基底上形成導體層，以覆蓋位元線堆疊結構上的電荷儲存層的表面並填滿第二孔洞，接著，對導體層進行平坦化至裸露出位元線堆疊結構的表面。

本發明提出一種三維記憶體，包括多個位元線堆疊結構、多個閘極柱、多個電荷儲存層以及多條字元線。位元線堆疊結構位於基底上。位元線堆疊結構包括相互交替的多個半導體層與多個絕緣層。每一位元線堆疊結構包括主體部與多個延伸部。延伸部在第一方向延伸且與主體部連接。主體部在第二方向延伸，且第一方向與第二方向不同。閘極柱在第三方向延伸。一個閘極柱位於相鄰的兩條位元線堆疊結構的相對應的兩個延伸部之間，第三方向與第一方向不同且與第二方向不同。每一電荷儲存層環繞對應的閘極柱的側壁以及底部，且位於相鄰的兩個延伸部之每一者與對應的閘極柱之間。每一字元線在第一方向延伸，且覆蓋部分閘極柱、部分電荷儲存層以及位元線堆疊結構的部分主體部與部分延伸部。

依據本發明一實施例所述，上述三維記憶體更包括頂蓋層，位於位元線堆疊結構與字元線之間。頂蓋層的材料與絕緣層的材料不同。

依據本發明一實施例所述，上述三維記憶體更包括多個介電層。介電層分開地位於相鄰的兩條位元線堆疊結構之間，且一個介電層位於相鄰的兩個電荷儲存層之間。

基於上述，藉由本發明之方法所製造的半導體元件(如三維記憶體)具有提升之元件均勻度與可靠度，且可避免因為深寬比過高而導致圖案彎曲或倒塌。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧基底

12‧‧‧堆疊結構

14‧‧‧絕緣層

16‧‧‧半導體層

18、20‧‧‧頂蓋層

21‧‧‧網狀結構

21a‧‧‧第一條狀物

21b‧‧‧第二條狀物

22、28‧‧‧孔洞

24‧‧‧介電材料層

24a‧‧‧介電層

26‧‧‧位元線堆疊結構

26a‧‧‧主體部

26b‧‧‧延伸部

32‧‧‧電荷儲存材料層

32a‧‧‧電荷儲存層

36‧‧‧導體層

36a‧‧‧閘極柱

40‧‧‧導體層

40a‧‧‧字元線

A-A、B-B‧‧‧切線

圖1A至圖11A是依照本發明實施例之一種三維記憶體之製造流程的上視圖。

圖1B至圖4B是圖1A至圖4A的A-A切線的剖面圖。

圖5B至圖11B是圖5A至圖11A的B-B切線的剖面圖。

本發明是關於一種利用雙孔洞圖案化 (dual-hole-patterning)製程來形成具有高深寬比的長條狀堆疊結構的方法。此方法係先將堆疊結構圖案化為網狀結構，再於網狀結構的(第一)孔洞中填入介電層。之後，將網狀結構的延伸部分移除，以形成多個長條狀堆疊結構。具體言之，在形成第一孔洞的製程中，網狀結構在二維方向延伸，因此可對圖案化的堆疊結構提供足夠的支撐力，避免僅單一延伸方向的習知堆疊結構彎曲或倒塌的問題。而且，在斷開延伸部形成第二孔洞的製程中，填入在網狀結構的孔洞中之介電層可用來穩固住網狀結構，因此可避免僅單一延伸方向的習知堆疊結構之彎曲或倒塌的問題。

以下是以三維記憶體的製造方法來說明，然而，本發明之方法並不限於用來製作三維記憶體。本領域具有通常知識者應了解，本發明之方法可應用於形成高深寬比的長條狀堆疊結構。此外，在以下的說明中，堆疊結構為相互交替的多數絕緣層與多個半導體層。然而，本發明也不限於此，本發明可以應用任何堆疊結構，例如是絕緣層、半導體層、金屬層或矽化金屬層中任二層或更多層之堆疊結構。

圖1A至圖11A是依照本發明實施例之一種三維記憶體之製造流程的上視圖。圖1B至圖4B是圖1A至圖4A的A-A切線的剖面圖。圖5B至圖11B是圖5A至圖11A的B-B切線的剖面圖。

請參照圖1A與圖1B，在基底10上形成堆疊結構12。堆疊結構12包括相互交替的多數個絕緣層14與多數個半導體層 16。絕緣層14的材料可以是介電材料，例如是氧化矽、氮化矽、氮氧化矽或其組合。絕緣層14彼此之間的厚度可以相同或相異，其厚度例如是(但不限於)200埃至500埃。半導體層16的材料例如是未摻雜多晶矽或摻雜多晶矽。半導體層16彼此之間的厚度可以相同或相異，其厚度例如是(但不限於)200埃至500埃。絕緣層14以及半導體層16的厚度以及層數不以上述以及圖示為限，可以依照實際的需要調整。

接著，在堆疊結構12上形成頂蓋層18與20。頂蓋層18的材料可以是介電材料，例如是氧化矽、氮化矽、氮氧化矽或其組合，但頂蓋層18的材料可與絕緣層14的材料不同。頂蓋層18的厚度可以大於絕緣層14的厚度。頂蓋層20的材料可以是介電材料，例如是氧化矽、氮化矽、氮氧化矽或其組合。頂蓋層20的材料可與頂蓋層18的材料相同或不同。頂蓋層18與20的形成方法例如是化學氣相沉積法。

請參照圖2A與2B，將堆疊結構12、頂蓋層18以及頂蓋層20圖案化成網狀結構21，並在基底10中形成多個孔洞22。具體言之，形成穿過堆疊結構12且延伸到基底10的孔洞22。網狀結構21具有在第一方向延伸的多個第一條狀物21a與在第二方向延伸的多個第二條狀物21b，第一條狀物21a與第二條狀物21b交會。第一方向與第二方向不同。在一實施例中，第一方向與第二方向垂直，第一方向例如是X方向，第二方向例如是Y方向。孔洞22的形狀例如是正方形、矩形、菱形、5個邊以上的多邊形。正方形、矩形、菱形、5個邊以上的多邊形的轉角可以是尖角或圓角。此外，孔洞22的形狀也可以是圓形或橢圓形。由於網狀結構21在兩個方向延伸，而非單一方向延伸，因此可對圖案化的堆疊結構提供足夠的支撐力，因而可避免僅單一延伸方向的習知堆疊結構之彎曲或倒塌的問題。

請參照圖3A與3B，在基底10上形成介電材料層24，以覆蓋網狀結構21並填滿孔洞22。介電材料層24的材料可以是有機材料、無機材料或其組合。介電材料層24的材料例如是四乙氧基矽氧烷(TEOS)氧化矽、無摻雜矽玻璃(USG)、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、高介電常數材料、低介電常數材料及其組合。低介電常數材料為介電常數低於4的材料層。介電材料層24的形成的方法可以採用電漿增強型化學氣相沉積法、次大氣壓化學氣相沉積法、高深寬比溝填製程(High Aspect Ratio Process，HARP)、高溫熱氧化製程、低壓化學氣相沉積法、高密度電漿化學氣相沉積法(HDPCVD)等方式。

接著，請參照圖4A與4B，對介電材料層24進行平坦化製程，至裸露出網狀結構21的表面，在各孔洞22中留下的介電材料層形成介電層(或稱絕緣柱)24a。平坦化製程可以以頂蓋層20為研磨停止層，利用化學機械研磨製程(CMP)來實施。介電層(或稱絕緣柱)24a在第三方向延伸，第三方向例如是Z方向。介電層(或稱絕緣柱)24a可以進一步穩固住網狀結構21。

其後，請參照圖5A與5B，移除網狀結構21的至少部分第一條狀物21a，以形成多個孔洞28，並形成多個位元線堆疊結構(或稱為第一導線結構或條狀結構)26。每一個位元線堆疊結構26包括主體部26a與多個延伸部26b。主體部26a在第二方向延伸；延伸部26b在第一方向延伸且與主體部26a連接。相鄰的兩條位元線堆疊結構26的延伸部26b，可以彼此相對應。在一實施例中，位元線堆疊結構(或稱為第一導線結構)26為一魚骨狀堆疊結構。主體部26a與多個延伸部26b的寬度可以依據實際的需要而設計為相同或相異。孔洞28的側壁裸露出位元線堆疊結構26的延伸部26b的頂蓋層18與20、絕緣層14與半導體層16、基底10以及介電層24a，而孔洞28的底部裸露出基底10。從另一個角度來看，位元線堆疊結構26與介電層24a組成另一個網狀結構。而此另一網狀結構，在兩個方向延伸，而非單一方向延伸，因而可避免僅單一延伸方向的習知堆疊結構之彎曲或倒塌的問題。

之後，請參照圖6A與6B，在基底10上形成電荷儲存材料層32，以覆蓋位元線堆疊結構26的表面並覆蓋孔洞28的側壁與底部。電荷儲存材料層32可以單層材料層或是多層材料層。電荷儲存材料層32的材料包括氮化矽。在一實施例中，電荷儲存材料層32包括氧化矽層、氮化矽層以及另一氧化矽層之堆疊結構。電荷儲存材料層32的形成方法例如是化學氣相沉積法以及熱氧化法等。

之後，請參照圖7A與7B，對電荷儲存材料層32進行平坦化，至裸露出位元線堆疊結構26的表面。在各孔洞28中留下的電荷儲存材料層形成電荷儲存層32a。平坦化製程可以以頂蓋層20為研磨停止層，利用化學機械研磨製程來實施。

其後，請參照圖8A與8B，在基底10上形成導體層36，以覆蓋位元線堆疊結構26上的電荷儲存層32a的表面並填滿孔洞28。導體層30的材料例如是未摻雜多晶矽或摻雜多晶矽。導體層36可以透過化學氣相法來形成。

繼之，請參照圖9A與9B，對導體層36進行平坦化製程至裸露出位元線堆疊結構26的表面，以在每一孔洞28的電荷儲存層32a上形成在第三方向延伸的閘極柱(或稱為導體柱)36a。平坦化製程可以以頂蓋層20為研磨停止層，利用化學機械研磨製程來實施。

之後，請參照圖10A與10B，在基底10上形成導體層40，以覆蓋位元線堆疊結構26、電荷儲存層32a以及閘極柱36a的表面。導體層40可以是單層或是雙層材料，例如是未摻雜多晶矽、摻雜多晶矽或矽化金屬層。導體層40可以透過化學氣相法來形成。

之後，請參照圖11A與11B，將導體層40圖案化成多條字元線(或稱為第二導線)40a。每一字元線40a在第一方向延伸，覆蓋部分閘極柱36a、部分位元線堆疊結構26以及部分電荷儲存層32a，且與在第一方向上排列的閘極柱36a電性連接。將導體層40圖案化的方法可以利用微影與蝕刻製程來實施。

請參照圖9A與11A以及oB與11B，本發明之三維記憶體包括多個位元線堆疊結構(或稱為第一導線堆疊結構)26、多個閘極柱(或稱為導體柱)36a、多個電荷儲存層32a以及多條字元線(或稱為第二導線)40a。所述位元線堆疊結構26位於基底10上。所述位元線堆疊結構26包括相互交替的多個半導體層16與多個絕緣層14。每一位元線堆疊結構26包括主體部26a與多個延伸部26b，延伸部26b在第一方向延伸且與主體部26a連接，主體部26a在第二方向延伸。閘極柱36a在第三方向延伸。一個閘極柱36a位於相鄰的兩條位元線堆疊結構26的相對應的延伸部26b之間。閘極柱36a可以沿著第一方向與第二方向排列成陣列。第一方向與第二方向不同。第三方向與第一方向不同且與第二方向不同。舉例來說，第一方向與第二方向實質上垂直；第一方向與第三方向實質上垂直；第二方向與第三方向實質上垂直。在一實施例中，第一方向是X方向，第二方向是Y方向，第三方向是Z方向。每一電荷儲存層32a環繞對應的閘極柱36a的側壁以及底部，且位於對應的閘極柱36a與相鄰的兩個延伸部26b之每一者之間。每一字元線40a在第一方向延伸，覆蓋部分閘極柱36a、部分電荷儲存層32a以及位元線堆疊結構26的部分延伸部26b以及部分主體部26a。

本發明之三維記憶體更包括頂蓋層20與多個介電層24a。頂蓋層20位於位元線堆疊結構26與字元線40a之間。介電層24a分開地位於相鄰的兩條位元線堆疊結構26之間，且一個介電層24a位於相鄰的兩個電荷儲存層32a之間。

綜合以上所述，在本發明的上述實施例中，位元線堆疊結構的形成方法為：先將堆疊結構圖案化成網狀結構的孔洞中填入介電層，之後再將網狀結構的延伸部斷開。由於網狀結構在二維方向延伸，因此可以提供足夠的支撐力，避免僅單一延伸方向的習知堆疊結構之彎曲或倒塌的問題。而且，由於在斷開延伸部之前，在網狀結構的多個孔洞中已先填入介電層，故此介電層可以進一步穩固住網狀結構，因此，後續在斷開延伸部後，同樣可以避免僅單一延伸方向的習知堆疊結構之彎曲或倒塌的問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

20‧‧‧頂蓋層

24a‧‧‧介電層

28‧‧‧孔洞

26‧‧‧位元線堆疊結構

26a‧‧‧主體部

26b‧‧‧延伸部

B-B‧‧‧切線

Claims

一種三維記憶體的製造方法，包括：在一基底上形成一堆疊結構，該堆疊結構包括相互交替的多個半導體層與多個絕緣層；圖案化該堆疊結構，以形成一網狀結構，該網狀結構具有在一第一方向延伸的多個第一條狀物與在一第二方向延伸的多個第二條狀物，該些第一條狀物與該些第二條狀物交會，且該網狀結構具有多個第一孔洞；在每一第一孔洞中填入一介電層；移除該網狀結構的至少部分該些第一條狀物，以形成多個第二孔洞以及多個位元線堆疊結構，該些位元線堆疊結構以該些第二孔洞分隔開；在每一第二孔洞的側壁與底部形成一電荷儲存層；在每一第二孔洞的該電荷儲存層上形成在一第三方向延伸的一閘極柱；以及在該些閘極柱上形成多個字元線，該些字元線在該第一方向延伸。
如申請專利範圍第1項所述的三維記憶體的製造方法，其中在圖案化該堆疊結構之前，更包括在該堆疊結構上形成一頂蓋層，該頂蓋層的材料與該些絕緣層的材料不同。
如申請專利範圍第1項所述的三維記憶體的製造方法，其中在每一第一孔洞中填入該介電層的步驟包括：在該基底上形成一介電材料層，以覆蓋該網狀結構並填滿該些第一孔洞；以及對該介電材料層進行平坦化至裸露出該網狀結構的表面。
如申請專利範圍第1項所述的三維記憶體的製造方法，其中該介電層的材料包括氧化矽、氮化矽、氮氧化矽、高介電常數材料或低介電常數材料。
如申請專利範圍第1項所述的三維記憶體的製造方法，其中在每一第二孔洞的側壁與該基底的底部形成該電荷儲存層的步驟包括：在該基底上形成一電荷儲存材料層，以覆蓋該些位元線堆疊結構的表面並覆蓋該些第二孔洞的側壁與底部；以及對該電荷儲存材料層進行平坦化至裸露出該些位元線堆疊結構的表面。
如申請專利範圍第1項所述的三維記憶體的製造方法，其中該些第一孔洞的形狀包括正方形、矩形、菱形、圓形、或橢圓形。
如申請專利範圍第1項所述的三維記憶體的製造方法，其中在每一第二孔洞的該電荷儲存層上形成該閘極柱的步驟包括：在該基底上形成一導體層，以覆蓋該些位元線堆疊結構上的該些電荷儲存層的表面並填滿該些第二孔洞；以及對該導體層進行平坦化至裸露出該些位元線堆疊結構的表面。
一種三維記憶體，包括：多個位元線堆疊結構，位於一基底上，每一位元線堆疊結構包括相互交替的多個半導體層與多個絕緣層，其中每一位元線堆疊結構包括一主體部與多個延伸部，該些延伸部在一第一方向延伸且與該主體部連接，該主體部在一第二方向延伸，該第一方向與該第二方向不同；多個閘極柱，在一第三方向延伸，一個閘極柱位於相鄰的兩條位元線堆疊結構的相對應的兩個延伸部之間，該第三方向與該第一方向不同且與該第二方向不同；多個電荷儲存層，每一電荷儲存層環繞對應的該閘極柱的側壁以及底部，且位於相鄰的兩個延伸部之每一者與對應的該閘極柱之間；以及多條字元線，每一字元線在該第一方向延伸，且覆蓋部分該些閘極柱、部分該些電荷儲存層以及該些位元線堆疊結構的部分該些主體部與部分該些延伸部。
如申請專利範圍第8項所述的三維記憶體，更包括一頂蓋層，位於該些位元線堆疊結構與該些字元線之間，該頂蓋層的材料與該些絕緣層的材料不同。
如申請專利範圍第8項所述的三維記憶體，更包括多個介電層，該些介電層分開地位於相鄰的兩條位元線堆疊結構之間，且一個介電層位於相鄰的兩個電荷儲存層之間。