TW202401772A - 半導體結構及其形成方法、布局結構 - Google Patents

半導體結構及其形成方法、布局結構 Download PDF

Info

Publication number
TW202401772A
TW202401772A TW112122191A TW112122191A TW202401772A TW 202401772 A TW202401772 A TW 202401772A TW 112122191 A TW112122191 A TW 112122191A TW 112122191 A TW112122191 A TW 112122191A TW 202401772 A TW202401772 A TW 202401772A
Authority
TW
Taiwan
Prior art keywords
layer
active
pillar
active pillar
semiconductor
Prior art date
Application number
TW112122191A
Other languages
English (en)
Inventor
唐怡
Original Assignee
大陸商長鑫存儲技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長鑫存儲技術有限公司 filed Critical 大陸商長鑫存儲技術有限公司
Publication of TW202401772A publication Critical patent/TW202401772A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一種半導體結構及其形成方法、布局結構。所述方法包括：提供基底；基底包括沿第二方向依次排列的第一區域和第二區域、以及位於所述第一區域和所述第二區域中沿第一方向和第三方向陣列排布的T型主動柱；第一方向、第二方向和第三方向兩兩相互垂直，且第一方向與第二方向平行於基底表面；在第一區域形成位於T型主動柱表面的T型閘極結構和沿第三方向延伸的位元線結構；其中，位於第一方向上的多個T型閘極結構互相連接；在第二區域形成沿第二方向延伸的電容結構，位元線結構與電容結構均與T型閘極結構連接。

Description

半導體結構及其形成方法、布局結構
本公開涉及半導體技術領域，涉及但不限於一種半導體結構及其形成方法、布局結構。
當前，多採用6F 2的排布方式和埋入式字線製程來製作動態隨機存取儲存記憶體（Dynamic Random Access Memory，DRAM），然而，在這種製程下DRAM的微縮變得十分困難，也有通過使用新材料來改善DRAM的性能，然而，這無疑提高了DRAM的製程複雜度和製造成本。
基於此，相關技術中，採用環繞式閘極或雙閘製程製作4F 2的DRAM，4F 2的DRAM需要形成位元線臺階或者字線臺階，然而，位元線臺階在DRAM的使用中存在比較大的感測雜訊（Sensing Noise），字線臺階存在字線耦合（Word Line Coupling）以及製程上同一平面上字線的互聯對於多層堆疊來說難以實現的問題。
有鑒於此，本公開實施例提供一種半導體結構及其形成方法、布局結構。
第一方面，本公開實施例提供一種半導體結構的形成方法，包括：
提供基底；所述基底包括沿第二方向依次排列的第一區域和第二區域、以及位於所述第一區域和所述第二區域中沿第一方向和第三方向陣列排布的T型主動柱；所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，且所述第一方向與所述第二方向平行於所述基底表面；
在所述第一區域形成位於所述T型主動柱表面的T型閘極結構和沿所述第三方向延伸的位元線結構；其中，位於所述第一方向上的多個所述T型閘極結構互相連接；
在所述第二區域形成沿所述第二方向延伸的電容結構，所述位元線結構與所述電容結構均與所述T型閘極結構連接。
第二方面，本公開實施例提供一種半導體結構，所述半導體結構通過上述半導體結構的形成方法形成，所述半導體結構包括：
半導體基板以及位於所述半導體基板表面的T型主動柱；所述T型主動柱沿第一方向和第三方向陣列排布；
位於部分所述T型主動柱的表面的T型閘極結構和位元線結構；其中，所述第一方向上的多個所述T型閘極結構互相連接；所述位元線結構沿所述第三方向延伸；
沿第二方向延伸的電容結構；所述位元線結構與所述電容結構均與所述T型閘極結構連接；所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，且所述第一方向與所述第二方向平行於所述半導體基板表面。
第三方面，本公開實施例提供一種布局結構，包括：沿第二方向依次間隔排布的上述半導體結構；
所述半導體結構包括沿第一方向和第三方向陣列排布的儲存單元；所述儲存單元包括一個T型閘極結構和一個電容結構；
其中，所述第二方向上相鄰兩個儲存單元呈中心對稱，且所述第二方向上相鄰兩個儲存單元的電容結構在所述第一方向上的投影區域至少部分重合。
本公開實施例提供的半導體結構及其形成方法、布局結構，由於形成了T型閘極結構，且後續可以在T型閘極結構的外側形成字線，如此，不僅可以實現多層堆疊結構中同一平面上字線的互聯，還可以實現控制字線的尺寸，進而減小字線臺階之間的耦合作用。
下面將參照附圖更詳細地描述本公開公開的示例性實施方式。雖然附圖中顯示了本公開的示例性實施方式，然而應當理解，可以以各種形式實現本公開，而不應被這裡闡述的具體實施方式所限制。相反，提供這些實施方式是為了能夠更透徹地理解本公開，並且能夠將本公開公開的範圍完整的傳達給本領域具有通常知識者。
在下文的描述中，給出了大量的細節以便提供對本公開更為徹底的理解。然而，對於本領域具有通常知識者而言顯而易見的是，本公開可以無需一個或多個這些細節而得以實施。在其它的例子中，為了避免與本公開發生混淆，對於本領域公知的一些技術特徵未進行描述；即，這裡不描述實際實施例的全部特徵，不詳細描述公知的功能和結構。
在附圖中，為了清楚，層、區、元件的尺寸以及其相對尺寸可能被誇大。自始至終相同符號表示相同的元件。
應當明白，當元件或層被稱為「在……上」、「與……相鄰」、「連接到」或「耦合到」其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為「直接在……上」、「與……直接相鄰」、「直接連接到」或「直接耦合到」其它元件或層時，則不存在居間的元件或層。應當明白，儘管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分，這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本公開教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。而當討論第二元件、部件、區、層或部分時，並不表明本公開必然存在第一元件、部件、區、層或部分。
在此使用的術語的目的僅在於描述具體實施例並且不作為本公開的限制。在此使用時，單數形式的「一」、「一個」和「所述/該」也意圖包括複數形式，除非上下文清楚指出另外的方式。還應明白術語「組成」和/或「包括」，當在該說明書中使用時，確定所述特徵、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特徵、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語「和/或」包括相關所列項目的任何及所有組合。
在介紹本公開實施例之前，先定義一下以下實施例可能用到的描述立體結構的三個方向，以笛卡爾坐標系為例，三個方向可以包括X軸、Y軸和Z軸方向。基底可以包括處於正面的頂表面以及處於與正面相對的背面的底表面；在忽略頂表面和底表面的平整度的情況下，定義垂直基底頂表面和底表面的方向為第三方向。在基底的頂表面和底表面（即基底所在的平面）方向上，定義兩彼此相交（例如彼此垂直）的方向，例如可以定義字線延伸的方向為第一方向，定義電容結構的延伸方向為第二方向，基於第一方向和第二方向可以確定基底的平面方向。這裡，第一方向、第二方向和第三方向兩兩垂直。本公開實施例中，定義第一方向為X軸方向，定義第二方向為Y軸方向，定義第三方向為Z軸方向。
本公開實施例提供一種半導體結構的形成方法，圖1為本公開實施例提供的半導體結構形成方法的流程示意圖，如圖1所示，半導體結構的形成方法包括以下步驟：
步驟S101，提供基底；基底包括沿第二方向依次排列的第一區域和第二區域、以及位於第一區域和第二區域中沿第一方向和第三方向陣列排布的T型主動柱。
本公開實施例中，基底至少包括半導體基板，半導體基板可以是矽基板，半導體基板也可以包括其它半導體元素，例如：鍺（Ge），或包括半導體化合物，例如：碳化矽（SiC）、砷化鎵（GaAs）、磷化鎵（GaP）、磷化銦（InP）、砷化銦（InAs）或銻化銦（InSb），或包括其它半導體合金，例如：矽鍺（SiGe）、磷化砷鎵（GaAsP）、砷化銦鋁（AlInAs）、砷化鎵鋁（AlGaAs）、砷化銦鎵（GaInAs）、磷化銦鎵（GaInP）、及/或磷砷化銦鎵（GaInAsP）或其組合。
本公開實施例中，第一區域和第二區域可以分別用於形成不同的功能結構，例如，第一區域可以用於形成閘極結構、位元線結構和階梯狀字線結構，第二區域可以用於形成電容結構。
步驟S102、在第一區域形成位於T型主動柱表面的T型閘極結構和沿第三方向延伸的位元線結構；其中，位於第一方向上的多個T型閘極結構互相連接。
本公開實施例中，T型閘極結構一部分為雙閘結構，另一部分為四面環閘結構。T型閘極結構覆蓋T型主動柱沿第三方向上的第一表面和第二表面、T型主動柱沿第一方向的一面、以及T型主動柱沿第二方向的一面。
由於位元線結構和T型閘極結構均形成於T型主動柱的表面，因此，位元線結構和T型閘極結構通過T型主動柱相連。
本公開實施例中，由於後續可以在T型閘極結構的外側形成字線，如此，不僅可以實現多層堆疊結構中同一平面上字線的互聯，還可以實現控制字線的尺寸，進而減小字線臺階之間的耦合作用。
步驟S103、在第二區域形成沿第二方向延伸的電容結構，位元線結構與電容結構均與T型閘極結構連接。
本公開實施例中所述形成的電容結構沿第二方向延伸，也就是說，本公開實施例中形成的電容結構呈水平狀排布，水平狀的電容結構可以減少傾倒或者折斷的可能性，從而可以提高電容結構的穩定性。另外，多個水平狀的電容結構和T型閘極結構可以堆疊形成三維的半導體結構，進而可以提高半導體結構的集成度，實現微縮。
圖2a~圖2l、圖3a~圖3q為本公開實施例提供的半導體結構形成過程中的結構示意圖，下面結合圖2a~圖2l、圖3a~圖3q對本公開實施例提供的半導體結構的形成過程進行詳細的說明。
首先，可以參考圖2a~圖2k，執行步驟S101，提供基底；基底包括沿第二方向依次排列的第一區域和第二區域、以及位於第一區域和第二區域中沿第一方向和第三方向陣列排布的T型主動柱。其中，圖2a為三維視圖，圖2b~圖2k為半導體結構形成過程的俯視圖或者沿a-a'、b-b'和c-c'的剖視圖。
在一些實施例中，T型主動柱，可以通過以下步驟形成：提供半導體基板10；在半導體基板10的表面形成位於第一區域A和第二區域B的疊層結構11；疊層結構11包括沿第三方向交替堆疊的第一半導體層111和第二半導體層112；去除第一區域A中的第一半導體層111，以曝露出第一區域A的第二半導體層112；對曝露出的第二半導體層112進行減薄處理，以形成初始主動層110；處理初始主動層110，形成T型主動柱12。
如圖2a和圖2b所示，在半導體基板10的表面形成位於第一區域A和第二區域B的疊層結構11；疊層結構11包括沿第三方向交替堆疊的第一半導體層111和第二半導體層112。
本公開實施例中，第一半導體層111的材料可以是鍺（Ge）、或鍺化矽（SiGe）、碳化矽；也可以是絕緣體上矽（Silicon-On-Insulator，SOI）或者絕緣體上鍺（Germanium-on-Insulator，GOI）。第二半導體層112可以為矽層，也可以包括其它半導體元素，例如：鍺，或包括半導體化合物，例如：碳化矽、砷化鎵、磷化鎵磷化銦、砷化銦或銻化銦，或包括其它半導體合金，例如：矽鍺、磷化砷鎵、砷化銦鋁、砷化鎵鋁、砷化銦鎵、磷化銦鎵、及/或磷砷化銦鎵或其組合。
本公開實施例中，第一半導體層111和第二半導體層112的材料不同，因為後續需要去除第一半導體層111，保留第二半導體層112。因此，第一半導體層111相對於第二半導體層112具有較大的蝕刻選擇比，例如第一半導體層111和第二半導體層112的蝕刻選擇比可以為5-15，從而在蝕刻過程中第一半導體層111相對於第二半導體層112更容易被蝕刻去除。
本公開實施例中，第一半導體層111的厚度可以是5~30奈米（nm），例如為10nm或者25nm；第二半導體層112的厚度可以是50~80nm，例如為60nm或者75nm。疊層結構11中第一半導體層111和第二半導體層112的層數可以根據需要的電容密度（或儲存密度）來設置，第一半導體層111和第二半導體層112的層數越多，形成的半導體結構的集成度更高且電容密度越大。
本公開實施例中，第一半導體層111和第二半導體層112可以通過以下任一沉積製程形成：外延製程、化學氣相沉積（Chemical Vapor Deposition，CVD）製程、物理氣相沉積（Physical Vapor Deposition，PVD）製程、原子層沉積（Atomic Layer Deposition，ALD）製程、旋塗製程、塗布製程或薄膜製程等。
如圖2c所示，去除第一區域A中的第一半導體層111，以曝露出第一區域A的第二半導體層112。
本公開實施例中，可以通過濕式（例如，採用濃硫酸、氫氟酸、濃硝酸等強酸蝕刻）蝕刻製程或者乾式蝕刻製程去除第一區域A中的第一半導體層111。由於第一半導體層111相對於第二半導體層112具有高蝕刻選擇比，如此，在去除第一半導體層111時可以不損傷第二半導體層112。
如圖2d所示，對曝露出的第二半導體層112進行減薄處理，以形成初始主動層110。
本公開實施例中，可以通過以下兩種方式對第二半導體層112進行減薄處理，形成初始主動層110：
方式一：對第二半導體層112直接進行乾式蝕刻，直至形成所需要的厚度時，停止蝕刻。
方式二：原位氧化第二半導體層112，將部分第二半導體層112氧化為氧化矽層，通過濕式蝕刻或者乾式蝕刻技術去除氧化矽層。
本公開實施例中，將第二半導體層112減薄至15~25nm，形成初始主動層110，例如形成的初始主動層110的厚度可以為20nm。如此，可以形成由全空泛半導體層形成的通道區，此時，電洞容易在源區被複合而不會發生累積，所以可以改善浮體效應；另外，由於相鄰兩個初始主動層110之間的間隙變大，如此，可以為閘極結構和後續字線結構的形成預留出更大的空間，降低了字線耦合作用、以及閘極結構和字線結構的製備製程複雜度和製造成本。
需要說明的是，在其它實施例中，也可以不對第二半導體層112進行減薄處理，去除第一區域A中的第一半導體層111之後，曝露出的第二半導體層112可以直接作為初始主動層110。
在一些實施例中，處理初始主動層110，形成T型主動柱12可以包括以下步驟：在初始主動層110的表面依次形成第一犧牲層131和第一支撐層141；其中，第一支撐層141填充於第一犧牲層131之間；去除第一區域A的部分第一支撐層141、部分第一犧牲層131、部分初始主動層110、以及第二區域B的部分疊層結構11，以形成沿第一方向間隔排列的多個凹型溝槽15。去除所述第二方向上的部分所述初始主動層，形成第一空間，剩餘的所述初始主動層構成所述T型主動柱。
如圖2e和圖2f所示，在初始主動層110的表面依次形成第一犧牲層131和第一支撐層141；去除第一區域A的部分第一支撐層141、部分第一犧牲層131、部分初始主動層110、以及第二區域B的部分疊層結構11，以形成沿X軸方向間隔排列的多個凹型溝槽15。
本公開實施例中，第一犧牲層131的材料可以是氧化矽或其它適合的材料。第一支撐層141的材料可以是氮化矽或者其它適合的材料。這裡，第一犧牲層131的材料和第一支撐層141的材料應該是不同的，且在相同的蝕刻條件下具有不同的蝕刻選擇比，例如，第一犧牲層131與半導體基板10之間的蝕刻選擇比大於第一支撐層141與半導體基板10之間的蝕刻選擇比。第一犧牲層131和第一支撐層141均可以通過任意一種合適的沉積製程形成，例如，化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、旋塗製程、塗布製程或者爐管製程。
本公開實施例中，第一支撐層141用於支撐第二半導體層112，由於後續在第二半導體層112的表面需要形成T型閘極結構，所以，第一支撐層141還可以用於支撐T型閘極結構，如此，可以提高所形成的半導體結構的穩定性，防止形成的半導體結構坍塌。
本公開實施例中，可以通過乾式蝕刻技術去除第一區域A的部分第一支撐層141、部分第一犧牲層131、部分初始主動層110、以及第二區域B的部分疊層結構11，以形成沿第一方向間隔排列的多個凹型溝槽15。
本公開實施例中，每一T型主動柱用於形成一個儲存單元，X軸方向上相鄰的兩個儲存單元通過凹型溝槽15隔離。
在一些實施例中，如圖2g和圖2h所示，在形成凹型溝槽15之後，半導體結構的形成方法還包括：在凹型溝槽15中填充隔離材料，形成隔離層151。隔離材料可以是低介電常數（Low K）材料，例如為SiCON。
本公開實施例中，隔離層151與半導體基板10之間的蝕刻選擇比大於第一犧牲層131與半導體基板10之間的蝕刻選擇比，即在相同的蝕刻條件下，隔離層151比第一犧牲層131更容易被蝕刻去除。
本公開實施例中，採用Low K材料作為隔離材料，可以減小半導體結構的寄生電容，從而減小電容電阻延遲，提高半導體結構的響應時間。
如圖2i和圖2j所示，去除Y軸方向上的部分初始主動層110，形成第一空間C，剩餘的初始主動層110構成T型主動柱12。
本公開實施例中，可以採用濕式蝕刻製程側向蝕刻部分初始主動層110，形成T型主動柱12。濕式蝕刻採用的蝕刻溶液可以是氫氟酸溶液，也可以是稀釋氫氟酸與氨水的混合溶液。
在一些實施例中，位於第一區域A的T型主動柱包括沿第二方向延伸的第一主動柱、第二主動柱，以及沿第一方向延伸的第三主動柱和第四主動柱，第一主動柱與第三主動柱相接。
圖2l為位於第一區域A中的一個T型主動柱12的三維結構示意圖，如圖2k和圖2l所示，第一主動柱121、第二主動柱122、第三主動柱123和第四主動柱124可以通過以下步驟形成：去除X軸方向和Y軸方向上的部分第一犧牲層131，曝露出部分初始主動層110，形成第二空間D；其中，曝露出的部分初始主動層110中沿X軸方向延伸和Y軸方向延伸的部分分別構成第一主動柱121和第三主動柱123（如圖2l所示）；未曝露出的初始主動層110中沿第一方向延伸和第二方向延伸的部分分別構成第二主動柱122和第四主動柱124（如圖2l所示）；第二空間D包括第一空間C。
本公開實施例中，由於後續可以在第二空間D中形成T型閘極結構和字線結構，如此，可以通過側接的字線實現多層堆疊中同一平面上字線的互聯。
接下來，可以參考圖3a~圖3h，執行步驟S102，在第一區域A形成位於T型主動柱表面的T型閘極結構和沿第三方向延伸的位元線結構；其中，位於第一方向上的多個T型閘極結構互相連接。其中，圖3a~圖3b、圖3d~圖3h為半導體結構形成過程的俯視圖或者沿a-a'、b-b'和c-c'的剖視圖，圖3c為一個T型閘極結構16的三維視圖。
如圖3a~圖3c所示，T型閘極結構16可以通過以下步驟形成：在第一主動柱121和第三主動柱123的表面依次形成閘極介質層161和閘極導電層162，以形成T型閘極結構16。其中，閘極導電層162充滿第二空間D。
本公開實施例中，閘極介質層161採用的材料可以是氧化矽或者其它適合的材料；閘極導電層162採用的材料可以包括多晶矽、金屬（例如鎢、銅、鋁、鈦、鉭、釕、等）、金屬合金、金屬矽化物、氮化鈦中的一種或者任意組合。
本公開實施例中，閘極介質層161可以通過原位水汽生成製程（In-Situ Steam Generation，ISSG，）形成，閘極介質層161的厚度可以是45~80nm，例如為50nm或者70nm。閘極導電層162可以通過任意一種合適的沉積製程形成，例如，化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程。
請繼續參見圖3c，本公開實施例中，沿Y軸方向，位於T型閘極結構16中第一端的部分閘極金屬層162-1可以在後續作為連接同一層T型閘極結構的字線結構的一部分。
在一些實施例中，如圖3d~圖3g所示，位元線結構17可以通過以下步驟形成：去除第四主動柱124側壁的部分第一犧牲層131和部分隔離層151，形成位元線溝槽171；其中，位元線溝槽171曝露出第四主動柱124遠離第三主動柱123的一端，且X軸方向上相鄰的兩個T型主動柱12之間保留有部分隔離層151；在位元線溝槽171中填充位元線金屬材料，形成沿Z軸方向延伸的位元線結構17。
本公開實施例中，位元線金屬材料可以是任意一種導電性能較好的材料，例如可以為鎢、鈷、銅、鋁、鈦、氮化鈦、鉑，鈀，鉬、含鈦金屬層、多晶矽或任其組合。
本公開實施例中，位元線金屬材料直接與第二半導體層112接觸，後續可通過快速熱退火處理使得金屬材料直接與第二半導體層112發生原位反應形成金屬矽化物，由於金屬矽化物具有較低的阻值，因此可以降低位元線結構與第四主動柱之間的接觸電阻，從而可以進一步降低半導體結構的功耗。
如圖3h和圖3i所示，在形成位元線結構17之後，且在形成電容結構之前，半導體結構的形成方法還包括：去除位於第二區域B中的隔離層151和第一半導體層111，曝露第二區域B的第二半導體層112；對第二區域B中的第二半導體層112進行減薄處理，形成第五主動柱125，第五主動柱125與第二主動柱122相接。
請繼續參見圖3i，本公開實施例中，第五主動柱125包括沿Y軸方向依次排布的第一子柱1251、第二子柱1252和第三子柱1253。
本公開實施例中，可以採用乾式蝕刻製程（例如電漿蝕刻製程、反應離子蝕刻製程或者離子銑製程）或者濕式蝕刻製程（例如，採用濃硫酸、氫氟酸、濃硝酸等強酸蝕刻）去除隔離層151，乾式蝕刻採用的氣體可以為三氟甲烷（CHF 3）、四氟化碳（CF 4）、二氟甲烷（CH 2F 2）、氫溴酸（HBr）、氯氣（Cl 2）或六氟化硫（SF 6）中的一種或任意組合。本公開實施例中，由於第一半導體層111相對於第二半導體層112具有高蝕刻選擇比，因此，在去除第一半導體層111時可以不損傷第二半導體層112。
本公開實施例中，對第二區域B中的第二半導體層112進行減薄處理的方式包括以下兩種：
方式一：對第二半導體層112直接進行乾式蝕刻，直至形成所需要的厚度時，停止蝕刻。
方式二：原位氧化第二半導體層112，將部分第二半導體層112氧化為氧化矽層，通過濕式蝕刻或者乾式蝕刻技術去除氧化矽層。
本公開實施例中，通過對第二半導體層112進行減薄處理，形成第五主動柱125，使得相鄰兩個第五主動柱125之間的空隙變大，如此，可以提高形成的電容結構電極之間的有效面積，進而提高形成的電容結構的電容量。
需要說明的是，在其它實施例中，也可以不對第二半導體層112進行減薄處理。
最後，可以參考圖3j~圖3q，執行步驟S103，在第二區域形成沿第二方向延伸的電容結構，位元線結構與電容結構均與T型閘極結構連接。其中，圖3i~圖3p為半導體結構形成過程的俯視圖或者沿a-a'、b-b'和c-c'的剖視圖，圖3q為形成的半導體結構的三維視圖。
如圖3j所示，電容結構18可以通過以下步驟形成：在第一子柱1251的表面形成第二支撐層142；在第二子柱1252的表面形成第二犧牲層132。
本公開實施例中，第二支撐層142填充於第一子柱1251之間；第二支撐層142的材料可以是氮化矽或者碳氮化矽；第一支撐層141和第二支撐層142共同構成半導體結構的支撐結構14。
本公開實施例中，第二犧牲層132填充於第二子柱1252之間，第二犧牲層132的材料可以是氧化矽或者氮氧化矽。
如圖3k和圖3l所示，在第三子柱1253的表面形成第三半導體層20；在第三半導體層20的表面以及第二犧牲層132的側壁形成第一電極層181；在第一電極層181的表面以及第一電極層181之間的空隙中，形成保護層21。
本公開實施例中，第三半導體層20可以是金屬矽化物層。實施時，可以在第三子柱1253的表面上沉積一層金屬材料，例如可以是鈷（Co）、鈦（Ti）、鉭（Ta）、鎳（Ni）、鎢（W）、鉑（Pt）以及鈀（Pd）中的任何一種；之後通過快速熱退火處理使得金屬材料與第三子柱1253相互反應，從而在第三子柱1253的表面形成金屬矽化物。由於金屬矽化物具有較低的阻值，因此可以降低下電極與汲極之間的接觸電阻，進而可以降低半導體結構的功耗。
本公開實施例中，第一電極層181可以通過以下任意一種沉積製程形成：選擇性原子層沉積製程、化學氣相沉積製程、物理氣相沉積製程和旋塗製程。第一電極層181的材料可以包括金屬或者金屬氮化物，例如，釕（Ru）或者氮化鈦。
在一些實施例中，保護層21的材料可以是氮化矽或其它任一種合適的材料，保護層21用於在後續去除第二犧牲層132時，保護第一電極層181不受到損害，因此，需要設定第二犧牲層132與第二子柱1252之間的蝕刻選擇比大於保護層21與第二子柱1252之間的蝕刻選擇比。
如圖3m和圖3n所示，去除第二犧牲層和位於第二子柱1252側壁的第一電極層181，曝露出第二子柱1252和第二支撐層142的側壁；去除保護層21，曝露出剩餘的第一電極層181；在第二子柱1252和第一電極層181的表面形成電介質層182；在第二支撐層142的側壁和電介質層182的表面形成第二電極層183，第一電極層181、電介質層182及第二電極層183構成電容結構18。
本公開實施例中，可以通過濕式（例如，採用濃硫酸、氫氟酸、濃硝酸等強酸蝕刻）或者乾式蝕刻技術去除保護層21。
本公開實施例中，電介質層182和第二電極層183可以通過以下任意一種沉積製程形成：選擇性原子層沉積製程、化學氣相沉積製程、物理氣相沉積製程和旋塗製程。第二電極層183的材料可以包括金屬或者金屬氮化物，例如，釕（Ru）或者氮化鈦。電介質層182的材料可以包括高K介質材料，例如可以是氧化鑭（La 2O 3）、氧化鋁（Al 2O 3）、氧化鉿（HfO 2）、氮氧化鉿（HfON）、矽酸鉿（HfSiO x）或氧化鋯（ZrO 2）中的一種或任意組合。在其它實施例中，第一電極層和第二電極層的材料還可以是多晶矽。
本公開實施例中，電容結構18沿Y軸方向延伸，也就是說，每個電容結構18與半導體基板是平行的，即電容結構18是水平的，一方面，相較於高縱橫比（即高度與寬度或者直徑之比）的垂直電容結構18，水平電容結構18可以減少傾倒或者折斷的可能性，從而可以提高電容結構18的穩定性；另一方面，多個電容結構在垂直方向上堆疊形成的堆疊結構可以形成三維的半導體結構，進而可以提高半導體結構的集成度，實現微縮。
在一些實施例中，如圖3o和圖3p所示，半導體結構的形成方法還包括：在第二電極層183表面形成導電層184，導電層184填充於相鄰的第三子柱1253之間。
本公開實施例中，導電層184的材料可以是多晶矽，也可以是其它任意一種合適的導電材料，例如，摻雜多晶矽。
在一些實施例中，如圖3q所示，在形成T型閘極結構16之後，半導體結構的形成方法還包括：形成沿Z軸方向依次堆疊的字線臺階19；其中，字線臺階19中的每一層字線191與對應的沿X軸方向排列的多個T型閘極結構16電連接。
在一些實施例中，字線臺階19可以通過以下步驟形成：首先，在沿第一區域A的表面形成具有第一開口的光刻膠層；第一開口曝露出第一區域A的一端；通過具有第一開口的光刻膠層的蝕刻第一區域A，形成第一階梯結構；其次，在第一階梯結構表面形成具有第二開口的光刻膠層，第二開口曝露部分第一階梯結構，通過具有第二開口的光刻膠層蝕刻第一階梯結構形成第二階梯結構，其中，第二開口在第一方向的尺寸大於第一開口的尺寸；再次，在第二階梯結構表面形成具有第三開口的光刻膠層，第三開口曝露部分第二階梯結構，通過第三開口的光刻膠層蝕刻第二階梯結構形成第三階梯結構，其中，第三開口在第一方向的尺寸大於第二開口的尺寸；循環上述步驟，經過多次蝕刻過程，最終形成字線臺階19，字線臺階19在沿Z軸方向從下至上具有逐層減小的長度。
在其它實施例中，字線臺階19還可以通過以下步驟形成：首先，在第一區域A的基板表面形成具有第一長度的第一字線，其中，第一字線與沿X軸方向上最底層的第一層T型閘極結構16電連接；其次，在第一字線表面形成具有第二長度的第一隔離單元；在第一隔離單元表面形成具有第二長度的第二字線，第二字線與沿第一方向上次底層的第二層T型閘極結構16電連接，其中，第一長度大於第二長度，第一隔離單元配置為隔離相鄰的第一字線和第二字線；再次，在第二字線表面形成具有第三長度的第二隔離單元；在第二隔離單元表面形成具有第三長度的第三字線，其中，第三字線與沿X軸方向自下而上的第三層T型閘極結構16電連接，其中，第二長度大於第三長度，第二隔離單元配置為隔離相鄰的第二字線和第三字線；循環上述步驟，經過多次形成過程，形成由多條字線構成字線臺階19。
本公開實施例中，形成T型閘極結構，並採用字線側接的方法，不僅解决了同一平面上字線的互聯對於多層堆疊來說難以實現的問題，還可以通過控制側接的字線尺寸來減小字線的耦合作用。
本公開實施例還提供一種半導體結構，半導體結構通過上述實施例中半導體結構的形成方法形成，圖4a~圖4e為本公開實施例提供的半導體結構的結構示意圖，其中，圖4a為半導體結構的三維視圖，圖4b為T型主動柱的三維視圖，圖4c為T型閘極結構的三維視圖，圖4d為圖4a的俯視圖，圖4e為圖4a沿a-a'的剖視圖。
如圖4a所示，半導體結構100至少包括：半導體基板10以及位於半導體基板10表面的T型主動柱12；T型主動柱12沿X軸方向和Z軸方向陣列排布；位於部分T型主動柱12的表面的T型閘極結構16和位元線結構17；其中，X軸方向上的多個T型閘極結構16互相連接；位元線結構17沿Z軸方向延伸；沿Y軸方向延伸的電容結構18；位元線結構17與電容結構均與T型閘極結構16連接。
在一些實施例中，如圖4b所示，半導體結構100還包括：沿Y軸方向依次排列的第一區域A和第二區域B；T型主動柱12包括位於第一區域A、且沿Y軸方向延伸的第一主動柱121、第二主動柱122，以及位於第一區域A、且沿X軸方向延伸的第三主動柱123和第四主動柱124；其中，第一主動柱121與第三主動柱123相接；位元線結構17形成於部分第四主動柱124上。
在一些實施例中，如圖4c所示，T型閘極結構16包括位於第一主動柱121與第三主動柱123表面的閘極介質層161、以及位於閘極介質層161表面的閘極導電層162。
本公開實施例中，第一主動柱121與第三主動柱123在半導體基板10表面上的投影為T型。
在一些實施例中，請繼續參見圖4b，T型主動柱12還包括位於第二區域B的第五主動柱125；電容結構18形成於部分第五主動柱125上。
如圖4e所示，電容結構18包括位於第五主動柱125上的第一電極層181、電介質層182、第二電極層183。
在一些實施例中，請繼續參見圖4d和圖4e，半導體結構100還包括，位於第二電極層183之間和表面的導電層184，以及位於第一電極層181和第五主動柱125之間的第三半導體層20。
在一些實施例中，第三半導體層20可以是金屬矽化物層，第三半導體層20用於降低電容結構18與第五主動柱125之間的接觸電阻。
在一些實施例中，請繼續參見圖4d，沿X軸方向相鄰的T型主動柱之間具有凹型溝槽15。
在一些實施例中，請繼續參見圖4a、圖4d和圖4e，半導體結構100還包括：支撐結構14；支撐結構14包括第一支撐層141和第二支撐層142；其中，第一支撐層141位於位元線結構17和T型閘極結構16之間的部分第二主動柱122的表面；第二支撐層142位於電容結構和T型閘極結構16之間的部分第五主動柱125的表面。
在一些實施例中，請繼續參見圖4a，半導體結構100還包括：字線臺階19；字線臺階19沿Z軸方向依次堆疊，且字線臺階19中的每一層字線191與對應的沿X軸方向排列的多個T型閘極結構16電連接。
本公開實施例提供的半導體結構與上述實施例中的半導體結構的形成方法類似，對於本公開實施例未詳盡披露的技術特徵，請參照上述實施例進行理解，這裡，不再贅述。
本公開實施例提供的半導體結構，具有T型閘極結構，且字線通過T型閘極結構的外側引出，如此，不僅可以實現多層堆疊結構中同一平面上字線的互聯，還可以實現控制字線的尺寸，進而減小字線之間的耦合作用。
圖5a~圖5d為本公開實施例提供的半導體結構的平面結構示意圖，如圖5a~圖5d所示，半導體結構100包括：沿X軸方向和Z軸方向陣列排布的T型閘極結構16、位元線結構17和電容結構18；其中，位元線結構17和電容結構18均與一個T型閘極結構16連接。
本公開實施例中，一個T型閘極結構16和一個電容結構18構成一個儲存單元；沿X軸方向相鄰的儲存單元布局相同（如圖5a、圖5c和圖5d所示），或者，沿X軸方向相鄰的儲存單元呈軸對稱（如圖5b所示）。
在一些實施例中，請繼續參見5a~圖5d，半導體結構100還包括沿X軸方向延伸的字線臺階19，其中，字線臺階19中的每一層字線與對應的沿X軸方向排列的多個T型閘極結構16電連接。
本公開實施例中，字線臺階19中的每一層字線可以是矩形（如圖5a~圖5c所示），也可以是鋸齒形（如圖5d所示）。
本公開實施例還提供一種布局結構，圖6a和圖6b為本公開實施例提供的布局結構的平面布局圖，布局結構200包括：沿Y軸方向依次間隔排布的上述半導體結構100。
如圖6a和6b所示，半導體結構100包括沿X軸方向和Z軸方向陣列排布的儲存單元；儲存單元包括一個T型閘極結構16和一個電容結構18；其中，Y軸方向上相鄰兩個儲存單元呈中心對稱，且Y軸方向上相鄰兩個儲存單元的電容結構18在X軸方向上的投影區域至少部分重合。
在一些實施例中，請繼續參見圖6a和圖6b，半導體結構100還包括位元線結構17和字線臺階19。
在一些實施例中，請繼續參見圖6a，X軸方向上相鄰的兩個儲存單元布局相同。
在一些實施例中，請繼續參見圖6b，X軸方向上相鄰的兩個儲存單元布局呈軸對稱。
本公開實施例提供的布局結構可以有效利用半導體結構中的空間，實現半導體結構的微縮。
在本公開所提供的幾個實施例中，應該理解到，所揭露的設備和方法，可以通過非目標的方式實現。以上所描述的設備實施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現時可以有另外的劃分方式，如：多個單元或組件可以結合，或可以集成到另一個系統，或一些特徵可以忽略，或不執行。
本公開所提供的幾個方法或設備實施例中所揭露的特徵，在不衝突的情況下可以任意組合，得到新的方法實施例或設備實施例。
以上所述，僅為本公開的一些實施方式，但本公開的保護範圍並不局限於此，任何熟悉本技術領域具有通常知識者在本公開揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本公開的保護範圍之內。因此，本公開的保護範圍應以所述申請專利範圍的保護範圍為準。
產業利用性
本公開實施例提供的半導體結構及其形成方法、布局結構，由於形成了T型閘極結構，且後續可以在T型閘極結構的外側形成字線，如此，不僅可以實現多層堆疊結構中同一平面上字線的互聯，還可以實現控制字線的尺寸，進而減小字線臺階之間的耦合作用。
10:半導體基板 11:疊層結構 111:第一半導體層 112:第二半導體層 110:初始主動層 12:T型主動柱 121:第一主動柱 122:第二主動柱 123:第三主動柱 124:第四主動柱 125:第五主動柱 1251:第一子柱 1252:第二子柱 1253:第三子柱 131:第一犧牲層 132:第二犧牲層 14:支撐結構 141:第一支撐層 142:第二支撐層 15:凹型溝槽 151:隔離層 16:T型閘極結構 161:閘極介質層 162:閘極導電層 162-1部分閘金屬層 17:位元線結構 171:位元線溝槽 18:電容結構 181:第一電極層 182:電介質層 183:第二電極層 184:導電層 19:字線臺階 191:字線 20:第三半導體層 21:保護層 100:半導體結構 200:布局結構 A:第一區域 B:第二區域 C:第一空間 D:第二空間 S101S102,S103:步驟
在附圖（其不一定是按比例繪製的）中，相似的符號可在不同的視圖中描述相似的部件。具有不同字母後綴的相似符號可表示相似部件的不同示例。附圖以示例而非限制的方式大體示出了本文中所討論的各個實施例。
圖1為本公開實施例提供的半導體結構形成方法的流程示意圖；
圖2a~圖2l、圖3a~圖3q為本公開實施例提供的半導體結構形成過程中的結構示意圖；
圖4a~圖4e為本公開實施例提供的半導體結構的結構示意圖；
圖5a~圖5d為本公開實施例提供的半導體結構的平面結構示意圖；
圖6a和圖6b為本公開實施例提供的布局結構的平面布局圖；
S101,S102,S103:步驟

Claims (11)

  1. 一種半導體結構的形成方法，所述方法包括：提供基底；所述基底包括沿第二方向依次排列的第一區域和第二區域、以及位於所述第一區域和所述第二區域中沿第一方向和第三方向陣列排布的T型主動柱；所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，且所述第一方向與所述第二方向平行於所述基底的表面；在所述第一區域形成位於所述T型主動柱的表面的T型閘極結構和沿所述第三方向延伸的位元線結構；其中，位於所述第一方向上的多個所述T型閘極結構互相連接；和在所述第二區域形成沿所述第二方向延伸的電容結構，所述位元線結構與所述電容結構均與所述T型閘極結構連接。
  2. 根據請求項1所述的方法，其中，位於所述第一區域的所述T型主動柱包括沿所述第二方向延伸的第一主動柱、第二主動柱，以及沿所述第一方向延伸的第三主動柱和第四主動柱，所述第一主動柱與所述第三主動柱相接；在所述第一區域形成位於所述T型主動柱的表面的T型閘極結構和位元線結構，包括：在所述第一主動柱和所述第三主動柱的表面形成所述T型閘極結構；和在所述第四主動柱遠離所述第三主動柱的一端形成沿所述第三方向延伸的所述位元線結構；在形成所述T型閘極結構之後，還包括：形成沿所述第三方向依次堆疊的字線臺階，其中，所述字線臺階中的每一層字線與對應的沿所述第一方向排列的多個所述T型閘極結構電連接。
  3. 根據請求項2所述的方法，其中，所述T型主動柱，通過以下步驟形成：提供半導體基板；在所述半導體基板的表面形成位於所述第一區域和所述第二區域的疊層結構；所述疊層結構包括沿所述第三方向交替堆疊的第一半導體層和第二半導體層；去除所述第一區域中的所述第一半導體層，以曝露出所述第一區域的所述第二半導體層；對曝露出的所述第二半導體層進行減薄處理，以形成初始主動層；和處理所述初始主動層，形成所述T型主動柱；其中，所述處理所述初始主動層，以形成所述T型主動柱，包括：在所述初始主動層的表面依次形成第一犧牲層和第一支撐層；其中，所述第一支撐層填充於所述第一犧牲層之間；去除所述第一區域的部分所述第一支撐層、部分所述第一犧牲層、部分所述初始主動層、以及所述第二區域的部分所述疊層結構，以形成沿所述第一方向間隔排列的多個凹型溝槽；在所述凹型溝槽中填充隔離材料，形成隔離層；和去除所述第二方向上的部分所述初始主動層，形成第一空間，剩餘的所述初始主動層構成所述T型主動柱。
  4. 根據請求項3所述的方法，其中，所述第一主動柱、所述第二主動柱、所述第三主動柱和所述第四主動柱通過以下步驟形成：去除所述第一方向和所述第二方向上的部分所述第一犧牲層，曝露出部分所述初始主動層，形成第二空間，其中，曝露出的部分所述初始主動層中沿所述第一方向延伸和所述第二方向延伸的部分分別構成所述第一主動柱和所述第三主動柱；未曝露出的所述初始主動層中沿所述第一方向延伸和所述第二方向延伸的部分分別構成所述第二主動柱和所述第四主動柱；所述第二空間包括所述第一空間，在所述第一主動柱和所述第三主動柱的表面形成所述T型閘極結構，包括：在所述第一主動柱和所述第三主動柱的表面依次形成閘極介質層和閘極導電層，以形成所述T型閘極結構，其中，所述閘極導電層充滿所述第二空間，在所述第四主動柱遠離所述第三主動柱的一端形成沿所述第三方向延伸的所述位元線結構，包括：去除所述第四主動柱的側壁的部分所述第一犧牲層和部分所述隔離層，形成位元線溝槽；其中，所述位元線溝槽曝露出所述第四主動柱遠離所述第三主動柱的一端，且所述第一方向上相鄰的兩個所述T型主動柱之間保留有部分所述隔離層；和在所述位元線溝槽中填充位元線金屬材料，形成所述位元線結構。
  5. 根據請求項4所述的方法，其中，所述第二區域包括沿所述第二方向延伸的第五主動柱；所述第五主動柱通過以下步驟形成：去除所述第二區域中剩餘的所述疊層結構中的所述第一半導體層以及位於所述第二區域的所述隔離層，曝露出所述第二半導體層；對曝露出的所述第二半導體層進行減薄處理，形成所述第五主動柱，所述第五主動柱與所述第二主動柱相接。
  6. 根據請求項5所述的方法，其中，所述第五主動柱包括沿所述第二方向依次排布的第一子柱、第二子柱和第三子柱；在所述第二區域形成所述電容結構，包括：在所述第一子柱的表面形成第二支撐層；其中，所述第二支撐層填充於所述第一子柱之間；所述第一支撐層和所述第二支撐層構成所述半導體結構的支撐結構；在所述第二子柱的表面形成第二犧牲層；其中，所述第二犧牲層填充於所述第二子柱之間；在所述第三子柱的表面形成第三半導體層；在所述第三半導體層的表面以及所述第二犧牲層的側壁形成第一電極層；在所述第一電極層的表面以及所述第一電極層之間的空隙中，形成保護層；去除所述第二犧牲層和位於所述第二子柱側壁的所述第一電極層，曝露出所述第二子柱和所述第二支撐層的側壁；去除所述保護層，曝露出剩餘的所述第一電極層；在所述第二子柱和所述第一電極層的表面形成電介質層；和在所述第二支撐層的側壁和所述電介質層的表面形成第二電極層，所述第一電極層、所述電介質層及所述第二電極層構成所述電容結構，其中，所述第二犧牲層與所述第二子柱之間的蝕刻選擇比大於所述保護層與所述第二子柱之間的蝕刻選擇比，其中，所述方法還包括：在所述第二電極層的表面形成導電層，所述導電層填充於相鄰的所述第三子柱之間。
  7. 一種半導體結構，所述半導體結構至少包括：半導體基板以及位於所述半導體基板的表面的T型主動柱；所述T型主動柱沿第一方向和第三方向陣列排布；位於部分所述T型主動柱的表面的T型閘極結構和位元線結構；其中，所述第一方向上的多個所述T型閘極結構互相連接；所述位元線結構沿所述第三方向延伸；沿第二方向延伸的電容結構；所述位元線結構與所述電容結構均與所述T型閘極結構連接；所述第一方向、所述第二方向和所述第三方向兩兩相互垂直，且所述第一方向與所述第二方向平行於所述半導體基板的表面。
  8. 根據請求項7所述的半導體結構，其中，所述半導體基板包括沿所述第二方向依次排列的第一區域和第二區域；所述T型主動柱包括位於所述第一區域、且沿所述第二方向延伸的第一主動柱、第二主動柱，以及位於所述第一區域、且沿所述第一方向延伸的第三主動柱和第四主動柱；其中，所述第一主動柱與所述第三主動柱相接；所述位元線結構形成於部分所述第四主動柱上，其中，所述第一主動柱與所述第三主動柱在所述半導體基板的表面上的投影為T型，其中，所述T型主動柱還包括位於所述第二區域的第五主動柱；所述電容結構形成於部分所述第五主動柱上，且其中，沿所述第一方向相鄰的所述T型主動柱之間具凹型溝槽。
  9. 根據請求項8所述的半導體結構，其中，所述半導體結構還包括：支撐結構；所述支撐結構包括第一支撐層和第二支撐層；其中，所述第一支撐層位於所述位元線結構和所述T型閘極結構之間的部分所述第二主動柱的表面；所述第二支撐層位於所述電容結構和所述T型閘極結構之間的部分所述第五主動柱的表面。
  10. 根據請求項7至9所述的半導體結構，其中，所述半導體結構還包括：字線臺階；所述字線臺階沿所述第三方向依次堆疊，且所述字線臺階中的每一層字線與對應的沿所述第一方向排列的多個所述T型閘極結構電連接。
  11. 一種布局結構，包括：沿第二方向依次間隔排布的、如上述請求項7至10任一項所述半導體結構，其中，所述半導體結構包括沿第一方向和第三方向陣列排布的儲存單元，所述儲存單元包括一個T型閘極結構和一個電容結構；其中，所述第二方向上相鄰兩個儲存單元呈中心對稱，且所述第二方向上相鄰兩個所述儲存單元的電容結構在所述第一方向上的投影區域至少部分重合；且所述第一方向上相鄰的兩個所述儲存單元布局相同或者呈軸對稱。
TW112122191A 2022-06-24 2023-06-14 半導體結構及其形成方法、布局結構 TW202401772A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210730501X 2022-06-24
CN202210730501.XA CN117334566A (zh) 2022-06-24 2022-06-24 半导体结构及其形成方法、版图结构

Publications (1)

Publication Number Publication Date
TW202401772A true TW202401772A (zh) 2024-01-01

Family

ID=88837108

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112122191A TW202401772A (zh) 2022-06-24 2023-06-14 半導體結構及其形成方法、布局結構

Country Status (3)

Country Link
CN (1) CN117334566A (zh)
TW (1) TW202401772A (zh)
WO (1) WO2023245768A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102657082B1 (ko) * 2019-08-05 2024-04-16 삼성전자주식회사 반도체 메모리 소자
KR20210077098A (ko) * 2019-12-16 2021-06-25 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
KR20210103143A (ko) * 2020-02-13 2021-08-23 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR20220005866A (ko) * 2020-07-07 2022-01-14 에스케이하이닉스 주식회사 반도체 장치
US11393820B2 (en) * 2020-10-26 2022-07-19 Micron Technology, Inc. Vertical digit line for semiconductor devices

Also Published As

Publication number Publication date
CN117334566A (zh) 2024-01-02
WO2023245768A1 (zh) 2023-12-28

Similar Documents

Publication Publication Date Title
KR102280471B1 (ko) 액티브 패턴들 형성 방법, 액티브 패턴 어레이, 및 반도체 장치 제조 방법
KR102105067B1 (ko) 반도체 소자의 미세 패턴 형성 방법
WO2021118621A1 (en) Three-dimensional nor array including active region pillars and method of making the same
US9269720B1 (en) Methods of fabricating semiconductor devices
US8581315B2 (en) Semiconductor device having cylindrical lower electrode of capacitor and manufacturing method thereof
US20230018059A1 (en) Semiconductor structure and method for forming same
JP2014096475A (ja) 半導体装置の製造方法
WO2023108972A1 (zh) 半导体结构的形成方法、叠层结构及其形成方法
KR20110135768A (ko) 반도체 소자의 제조방법
WO2023245768A1 (zh) 半导体结构及其形成方法、版图结构
WO2023245755A1 (zh) 半导体结构及其形成方法、版图结构
CN115701213A (zh) 半导体结构及其形成方法
EP4328957A1 (en) Semiconductor structure and forming method therefor, and layout structure
WO2023245811A1 (zh) 半导体结构及其形成方法、版图结构
CN115188759A (zh) 电容器阵列结构及制备方法
US20230018639A1 (en) Semiconductor structure, method for forming same and layout structure
WO2023240704A1 (zh) 半导体结构及其形成方法
WO2023216392A1 (zh) 电容器堆叠结构及其形成方法
US20230017086A1 (en) Semiconductor structure, method for forming same, and layout structure
US20230016558A1 (en) Capacitor stack structure and method for forming same
WO2023245772A1 (zh) 半导体结构及其形成方法
WO2024036716A1 (zh) 半导体结构及其形成方法
WO2024026933A1 (zh) 半导体结构及其形成方法
US20230014263A1 (en) Semiconductor structure and method for forming same
US20240155833A1 (en) Semiconductor device