TWI707459B - 用於形成三維記憶體元件的方法 - Google Patents

用於形成三維記憶體元件的方法 Download PDF

Info

Publication number
TWI707459B
TWI707459B TW108128542A TW108128542A TWI707459B TW I707459 B TWI707459 B TW I707459B TW 108128542 A TW108128542 A TW 108128542A TW 108128542 A TW108128542 A TW 108128542A TW I707459 B TWI707459 B TW I707459B
Authority
TW
Taiwan
Prior art keywords
channel structure
substrate
semiconductor
forming
layer
Prior art date
Application number
TW108128542A
Other languages
English (en)
Other versions
TW202034515A (zh
Inventor
華文宇
吳林春
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202034515A publication Critical patent/TW202034515A/zh
Application granted granted Critical
Publication of TWI707459B publication Critical patent/TWI707459B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Abstract

一種用於形成3D記憶體元件的方法，包括在第一基底上方形成第一通道結構和第二通道結構，第一通道結構和第二通道結構各自豎直延伸穿過包括交錯的導體層和介電質層的記憶體堆疊層。形成半導體連接，其位於記憶體堆疊層上方並且與第一通道結構的一端和第二通道結構的一端接觸。結合第一基底和第二基底。去除第一基底以暴露第一通道結構的另一端和第二通道結構的另一端。在第一通道結構的另一端形成第一半導體插塞，並且在第二通道結構的另一端形成第二半導體插塞。

Description

用於形成三維記憶體元件的方法
本發明關於一種三維(3D)記憶體元件及其製造方法，特別是關於一種具有階梯結構的記憶體元件及其製造方法。
通過改進製程技術、電路設計、程式設計演算法和製造製程，將平面記憶體單元縮放到更小的尺寸。然而，隨著記憶體單元的特徵尺寸接近下限，平面製程和製造技術變得具有挑戰性且成本昂貴。結果，平面記憶體單元的儲存密度接近上限。
3D記憶體架構可以解決平面記憶體單元中的密度限制。3D記憶體架構包括記憶體陣列和用於控制來往於記憶體陣列的訊號的週邊元件。
本文公開了3D記憶體元件及其形成方法的實施例。
在示例中，公開了一種用於形成3D記憶體元件的方法。在第一基底上方形成第一通道結構和第二通道結構，第一通道結構和第二通道結構各自豎直延伸穿過包括交錯的導體層和介電質層的記憶體堆疊層。形成半導體連接，其位於記憶體堆疊層上方並且與第一通道結構的一端和第二通道結構的一端接 觸。結合第一基底和第二基底。去除第一基底以暴露第一通道結構的另一端和第二通道結構的另一端。在第一通道結構的另一端形成第一半導體插塞，並且在第二通道結構的另一端形成第二半導體插塞。
在另一示例中，公開了一種用於形成3D記憶體元件的方法。在第一基底上方形成第一通道結構和第二通道結構，第一通道結構和第二通道結構各自豎直延伸穿過包括交錯的導體層和介電質層的記憶體堆疊層。在第一通道結構的一端形成第一半導體插塞，並且在第二通道結構的一端形成第二半導體插塞。形成半導體連接，其位於記憶體堆疊層上方並且與第一通道結構的第一半導體插塞和第二通道結構的第二半導體插塞接觸。在第二基底上形成週邊元件。結合第一基底和第二基底。去除第一基底以暴露第一通道結構的另一端和第二通道結構的另一端。在第一通道結構的另一端形成另一第一半導體插塞，並且在第二通道結構的另一端形成另一第二半導體插塞。形成與第一通道結構的另一第一半導體插塞接觸的位元線觸點和與第二通道結構的另一第二半導體插塞接觸的源極線觸點。
在又一示例中，公開了一種用於形成3D記憶體元件的方法。在基底上方形成第一通道結構和第二通道結構，第一通道結構和第二通道結構各自豎直延伸穿過包括交錯的導體層和介電質層的記憶體堆疊層。在第一通道結構的一端形成第一半導體插塞，並且在第二通道結構的一端形成第二半導體插塞。形成半導體連接，其位於記憶體堆疊層上方並且與第一通道結構的第一半導體插塞和第二通道結構的第二半導體插塞接觸。結合基底和載體晶圓。去除基底以暴露第一通道結構的另一端和第二通道結構的另一端。在第一通道結構的另一端形成另一第一半導體插塞，並且在第二通道結構的另一端形成另一第二半導體插塞。形成與第一通道結構的另一第一半導體插塞接觸的位元線觸點和與第二通道結構的另一第二半導體插塞接觸的源極線觸點。
100:3D記憶體元件
102:NAND記憶體串
104:閘縫隙(GLS)
106:頂部選擇閘(TSG)切口
108:H切口
200:3D記憶體元件
202:縫隙結構
204:記憶體串
206:記憶體堆疊層
206-1:第一區域
206-2:第二區域
208:源極通道結構
210:汲極通道結構
212:半導體連接
300:3D記憶體元件
302:縫隙結構
303:子縫隙結構
304:內部區域
306:汲極選擇閘
308:源極選擇閘
310:外部區域
312、314、316:區塊
318:H切口
320:階梯分隔結構(SDS)
400:3D記憶體元件
402:基底
404:鍵合介面
406-1:源極通道結構
406-2:汲極通道結構
407:半導體連接
408:導體層
410:介電質層
412:記憶體堆疊層
414:半導體通道
416:穿隧層
418:儲存層
420:阻隔層
422:覆蓋層
424:內部區域
426:外部區域
428:下半導體插塞
430-1、430-2:上半導體插塞
432:縫隙結構
434:位元線觸點
435:源極線觸點
436:互連層
438:互連
440:階梯結構
442:字元線觸點
444:週邊觸點
502:矽基底
504:介電質堆疊層
506:犧牲層
507:通道孔
508:介電質層
509:儲存膜
510:阻隔層
512:儲存層
514:穿隧層
516:半導體通道
518、519:覆蓋層
520:半導體插塞凹槽
522:半導體插塞
526:縫隙開口
528:記憶體堆疊層
530:導體層
532:閘極介電質層
534:縫隙結構
536:半導體連接介電質層
538:半導體連接
540:互連層
542:互連
544:矽基底
546:半導體插塞
548-1:源極通道結構
548-2:汲極通道結構
550:ILD層
552:源極線觸點
554:位元線觸點
600:方法
602、604、606、608、610、612、614:操作
S:源極
D:汲極
併入本文中並形成說明書的一部分的圖示繪示了本公開的實施例，並且與文字一起描述進一步用於解釋本公開的原理，並且使相關領域的通常知識者能夠實現和利用本發明。
第1圖繪示了示例性3D記憶體元件的平面圖。
第2圖繪示了根據本公開的一些實施例的示例性3D記憶體元件的平面圖。
第3圖繪示了根據本公開的一些實施例的另一示例性3D記憶體元件的平面圖。
第4圖繪示了根據本公開的一些實施例的示例性3D記憶體元件的橫截面。
第5A圖-第5L圖繪示了根據本公開的一些實施例的用於形成3D記憶體元件的示例性製造過程。
第6圖繪示了根據本公開的一些實施例的用於形成3D記憶體元件的示例性方法的流程圖。
下文將參考圖示來說明本公開的實施例。
儘管討論了具體的配置和佈置，但應該理解，這僅僅是為了說明的目的而進行的。相關領域的技術人員將認識到，在不脫離本公開的精神和範圍的情況下，可以使用其它配置和佈置。對於相關領域的技術人員而言顯而易見的是，本公開還可以用於各種其它應用中。
應注意到，在說明書中對“一個實施例”、“實施例”、“示例性實施例”、“一些實施例”等的引用指示所描述的實施例可以包括特定的特 徵、結構或特性，但是每個實施例可能不一定包括該特定的特徵、結構或特性。而且，這樣的短語不一定指代相同的實施例。此外，當結合實施例描述特定的特徵、結構或特性時，無論是否明確描述，結合其它實施例來實現這樣的特徵、結構或特性都在相關領域的技術人員的知識範圍內。
通常，可以至少部分地從上下文中的用法理解術語。例如，如在本文中所使用的術語“一個或複數個”至少部分取決於上下文，可以用於以單數意義描述任何特徵、結構或特性，或可以用於以複數意義描述特徵、結構或特徵的組合。類似地，至少部分取決於上下文，諸如“一”、“某一”或“該”的術語同樣可以被理解為表達單數用法或表達複數用法。另外，術語“基於”可以被理解為不一定旨在表達一組排他性的因素，而是可以替代地，同樣至少部分地取決於上下文，允許存在不一定明確描述的其它因素。
應當容易理解的是，本公開中的“在...上”、“在...上方”和“在...之上”的含義應以最寬泛的方式來解釋，從而“在......上”不僅意味著“直接在某物上”，而且還包括其間具有中間特徵或層的“在某物上”的含義，並且“在......上方”或“在......之上”不僅意味著“在某物之上”或“在某物上方”的含義，而且還可以包括其間沒有中間特徵或層的“在某物上方”或“在某物之上”的含義(即，直接在某物上)。
此外，為了便於描述，可以在本文中使用諸如“在...之下”、“在...下方”、“下”、“在...上方”、“上”等的空間相對術語來描述如附圖所示的一個元件或特徵與另一個(另一些)元件或特徵的關係。除了附圖中所示的取向之外，空間相對術語旨在涵蓋元件在使用或操作中的不同取向。裝置可以以其它方式定向(旋轉90度或在其它取向)並且同樣可以相應地解釋本文中使用的空間相關描述詞。
如在本文中所使用的，術語“基底”是指在其上添加後續材料層的 材料。基底本身可以被圖案化。添加在基底的頂部上的材料可以被圖案化或可以保持未被圖案化。此外，基底可以包括多種半導體材料，例如矽、鍺、砷化鎵、磷化銦等。或者，基底可以由非導電材料製成，例如玻璃、塑膠或藍寶石晶圓。
如在本文中所使用的，術語“層”是指包括具有厚度的區域的材料部分。層可以在整個下層或上層結構上延伸，或者可以具有小於下層或上層結構範圍的範圍。此外，層可以是厚度小於連續結構的厚度的均勻或不均勻連續結構的區域。例如，層可以位於連續結構的頂表面和底表面之間或其處的任何一對水準平面之間。層可以水準地、豎直地和/或沿著錐形表面延伸。基底可以是層，其中可以包括一層或多層，和/或可以在其上、其上方和/或其下方具有一層或多層。層可以包括複數個層。例如，互連層可以包括一個或複數個導體和觸點層(其中形成有互連線和/或過孔觸點)以及一個或複數個介電質層。
如在本文中所使用的，術語“標稱/標稱地”是指在產品或製程的設計階段期間設定的部件或製程操作的特性或參數的期望值或目標值，以及高於和/或低於期望值的值的範圍。值的範圍可以是由於製造製程或公差的輕微變化而引起的。如在本文中所使用的，術語“約”表示可以基於與所涉及的半導體元件相關聯的特定技術節點而變化的給定量的值。基於特定的技術節點，術語“約”可以表示給定量的值，該給定量例如在該值的10-30%內變化(例如，值的±10%、±20%或±30%)。
如在本文中所使用的，術語“3D記憶體元件”是指在橫向取向的基底上具有豎直取向的記憶體單元電晶體串(在本文中被稱為“記憶體串”，例如NAND串)從而記憶體串相對於基底在豎直方向上延伸的半導體元件。如在本文中所使用的，術語“豎直/豎直地”表示額定垂直於基底的橫向表面。
在一些3D NAND記憶體元件中，諸如閘縫隙(GLS)的縫隙結構用 作源極觸點，用於佈線形成在記憶體堆疊層下方的複數個記憶體串的陣列共源極(ACS)，同時汲極形成在記憶體堆疊層上方的記憶體串的上端。由於其多層間隔物和導體的填充，GLS可能消耗大的晶片尺寸。為了在記憶體串與ACS之間形成電連接，需要執行各種具有挑戰性和高成本的製程，例如矽-氧化矽-氮化矽-氧化矽(SONO)沖孔和選擇性磊晶生長(SEG)。此外，由於現有3D NAND記憶體元件中的GLS在平面圖中都具有平行直線的圖案，因此在閘極替換製程期間將閘極線材料(例如，鎢)沉積到不同記憶體串的距離不同，這使得不同記憶體串的電性能不一致。
例如，第1圖示出了示例性3D記憶體元件100的平面圖。3D記憶體元件100包括NAND記憶體串102的陣列和複數個平行GLS 104，其將NAND記憶體串102的陣列劃分成不同的記憶體區域(例如，儲存塊)。3D記憶體元件100還包括複數個平行的頂部選擇閘(TSG)切口106，其將不同區域中的NAND記憶體串102的TSG之間的電連接分隔開。TSG用於控制每個NAND記憶體串102的頂部上的汲極。如第1圖所示，每個GLS 104和每個TSG切口106在平面圖中(平行於晶圓平面)以直線圖案沿著字元線方向橫向延伸。換言之，每個GLS 104沿直線路徑橫向延伸。注意，在第1圖中包括x軸和y軸以示出晶圓平面中的兩個正交方向。x方向是字元線方向，y方向是位元線方向。GLS 104包括導體層並且用作複數個NAND記憶體串102的ACS觸點。3D記憶體元件100還包括“H”切口108，其將每個儲存塊橫向分成複數個指儲存區。在閘極替換製程期間，用於形成NAND記憶體串102的閘極線的導電材料需要在每個GLS 104與相鄰的TSG切口106之間行進相對長的距離，這可能對於高品質沉積是有挑戰性的。
根據本公開的各種實施例，提供了改進的3D記憶體元件架構及其製造方法。一對通道結構的下端可以通過半導體連接而連接以形成U形記憶體串(在側視圖中)，使得該對通道結構的上端可以分別用作記憶體串的源極和汲 極。在一些實施例中，每個記憶體串的源極與汲極之間的距離相同，從而確保不同記憶體串的電性能的一致性。通過消除記憶體堆疊層下方的ACS，縫隙結構不再需要用作源極觸點，從而減小其尺寸並簡化製造製程。通過用介電質材料填充縫隙結構，也可以避免ACS與閘極線之間的電流洩漏。此外，可以消除一些具有挑戰性且昂貴的製程，例如SONO沖孔和SEG，以簡化製程並提高產量。
第2圖示出了根據本公開的一些實施例的示例性3D記憶體元件200的平面圖。第2圖示出了平面圖(平行於晶圓平面)中的縫隙結構202和記憶體串204(例如，NAND記憶體串)的陣列的佈置。縫隙結構202和記憶體串204可以形成在記憶體堆疊層206的內部區域(也被稱為“核心陣列區域”)中。如第2圖所示，根據一些實施例，縫隙結構202在平面圖中沿著蛇形路徑橫向延伸，以將記憶體堆疊層206分成第一區域206-1和第二區域206-2。例如，縫隙結構202可以沿y方向延伸第一距離，轉向x方向延伸第二距離，再次轉回y方向延伸第一距離，並轉向另一x方向延伸第二距離，依此類推。應理解，本文描述的蛇形路徑不限於第2圖中所示的示例，其在x方向與y方向之間轉向。蛇形路徑可以包括可以將記憶體堆疊層206分成第一區域206-1和第二區域206-2的任何其它適當的曲折路線。在一些實施例中，縫隙結構202是連續的縫隙開口，其豎直延伸穿過記憶體堆疊層206並且被填充有一種或多種介電質，例如氧化矽，以在記憶體堆疊層206的第一區域206-1和第二區域206-2中電分離導體層(例如，閘極線/字元線)，如下詳細描述。與第1圖中將GLS 104用作ACS觸點的3D記憶體元件100不同，縫隙結構202不包括用於互連記憶體串204的源極的導體層。由此，與第1圖中的GLS 104相比，第2圖中的縫隙結構202的尺寸可以減小以節省晶片面積，並且可以避免通過GLS 104的電流洩漏。
如第2圖所示，記憶體串204可以在平面圖中佈置成具有行和列的陣列。每個記憶體串204可以包括第一通道結構(源極通道結構208)以及第二通道 結構(汲極通道結構210)，所述第一通道結構包括位於其上端的源極(S)，所述第二通道結構包括位於其上端的汲極(D)。每個記憶體串204還可以包括連接源極通道結構208和汲極通道結構210的下端的半導體連接212。如第2圖所示，在平面圖中，每個半導體連接212與縫隙結構202交叉，並且源極通道結構208和汲極通道結構(以及記憶體串204的源極和汲極)在行方向(例如，第2圖中的y方向)上由縫隙結構202分開。即，根據一些實施例，每個記憶體串204被設置在記憶體堆疊層206的第一區域206-1和第二區域206-2二者中。每個源極通道結構208可以形成在記憶體堆疊層206的第二區域206-2中，並且每個汲極通道結構210可以形成在記憶體堆疊層206的第一區域206-1中。例如，在平面圖中，源極通道結構208和汲極通道結構210可以沿著行方向被設置在縫隙結構202的不同側上。在一些實施例中，平面圖中各個記憶體串204的源極與汲極之間的距離(即，記憶體串204的一對源極通道結構208與汲極通道結構210之間的每個距離)在標稱上是相同的。換言之，每個半導體連接在行方向上的長度可以在標稱上是相同的。結果，可以改善每個記憶體串204的電性的一致性。
在行方向上，記憶體串204(及其通道結構)可以對齊。每N個源極和N個汲極可以在記憶體串204的陣列的每行中交替，其中N是大於1的正整數。在一些實施例中，每兩個源極和兩個汲極在記憶體串204的陣列的每行中交替。即，在各行中，通道結構可以按照S-S-D-D或D-D-S-S的重複模式排列。在列方向上，記憶體串204(及其通道結構)可以交錯排列以增加記憶體單元密度。例如，如第2圖所示，相鄰的每兩列記憶體串204可以彼此錯開。在平面圖中，源極通道結構208可以設置成M列，並且汲極通道結構210也可以設置成M列，其中M是大於2的正偶數。在一些實施例中，例如第2圖中所示，源極通道結構208被設置成四列，並且汲極通道結構210也被設置成四列。
第3圖示出了根據本公開的一些實施例的另一示例性3D記憶體元件 300的平面圖。與僅示出了3D記憶體元件200在記憶體堆疊層206的內部區域中的部件的第2圖不同，第3圖還示出了3D記憶體元件300的外部區域(例如，階梯區域)中的部件。類似於3D記憶體元件200，3D記憶體元件300可以包括在平面圖中沿著蛇形路徑橫向延伸的將記憶體堆疊層的內部區域304分成兩個區域的縫隙結構302以及記憶體堆疊層的內部區域304中的記憶體串陣列(表示為SD陣列)。在內部區域304之外，3D記憶體元件300還可以包括被配置為控制記憶體串陣列的汲極(D)的複數個汲極選擇閘306以及被配置為控制記憶體串陣列的源極(S)的複數個源極選擇閘308。在一些實施例中，汲極選擇閘306和源極選擇閘308在列方向(例如，第3圖中的x方向)上由記憶體堆疊層的內部區域304中的記憶體串陣列分開。即，縫隙結構302的蛇形圖案可以在x方向上在內部區域304(和縫隙結構302)的兩個不同側上實現記憶體串的源極和汲極的分開控制。汲極選擇閘306可以佈置在相同部分中或者分成複數個部分(例如，如第3圖所示的兩個部分)。汲極選擇閘306的每個部分可以具有在列方向(例如，第3圖中的x方向)上與內部區域304的距離不同的邊界。類似地，源極選擇閘308可以佈置在相同部分中或者分成複數個部分(例如，如第3圖所示的兩個部分)。源極選擇閘308的每個部分可以具有在列方向(例如，第3圖中的x方向)上與內部區域304的距離不同的邊界。
如第3圖所示，在一些實施例中，3D記憶體元件300還可以包括多個子縫隙結構303，每個子縫隙結構303連接到縫隙結構302。在一些實施例中，在平面圖中，每個子縫隙結構303在列方向(例如，第3圖中的x方向)上從記憶體堆疊層的內部區域304橫向延伸到外部區域310中。子縫隙結構303可以在列方向(例如，第3圖中的x方向)上設置在記憶體堆疊層的內部區域304的不同側上。例如，一半的子縫隙結構303設置在記憶體堆疊層的一側上，另一半的子縫隙結構303設置在記憶體堆疊層的另一側上。子縫隙結構303可以在行方向(例如，第 3圖中的y方向)上將記憶體堆疊層分成複數個區域(例如，儲存塊或指儲存區)。在一些實施例中，一些連續的子縫隙結構303可以在y方向上將記憶體堆疊層分成複數個區塊，包括區塊312、區塊314和區塊316。在每個儲存塊中，“H”切口318可以形成在一些縫隙結構302中，其將每個儲存塊橫向分成複數個指儲存區。在一些實施例中，在x方向上在內部區域304的不同側上的外部區域310中形成記憶體堆疊層的階梯分隔結構(SDS)320，使得源極通道結構(S)和汲極通道結構(D)可以通過在x方向上在內部區域304(和縫隙結構302)的相對側上的相應字元線和階梯分隔結構320被分別控制。在SDS 320中，階梯結構的每個梯級(層級)可以具有複數個分區，用於使用相同的梯級扇出複數個字元線，從而減少互連佈局複雜性並增加階梯結構的利用率。
第4圖示出了根據本公開的一些實施例的示例性3D記憶體元件400的橫截面。3D記憶體元件400可以包括基底402，基底402可以包括矽(例如，單晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)、絕緣體上矽(SOI)、絕緣體上鍺(GOI)，或任何其它適當的材料。3D記憶體元件400可以包括基底402上方的記憶體陣列元件。注意，在第4圖中包括x/y軸和z軸以進一步示出3D記憶體元件400中的部件的空間關係。基底402包括在x-y平面中橫向延伸的兩個橫向表面：晶圓正面上的頂表面、以及與晶圓正面相對的背面上的底表面。z軸垂直於x和y軸。如在本文中所使用的，當基底在z方向上位於半導體元件的最低平面時，係以沿著相對於半導體元件的基底(例如，基底402)的z方向(垂直於x-y平面的豎直方向)，以確定一個部件(例如，層或元件)是在半導體元件(例如，3D記憶體元件400)的另一部件(例如，層或元件)的“上”、“上方”還是“下方”。在整個本公開中應用了用於描述空間關係的相同概念。
3D記憶體元件400可以是非單片3D記憶體元件的一部分，其中部件(例如，週邊元件和記憶體陣列元件)可以分別形成在不同的基底上，然後結 合，例如，以面對面的方式鍵合。在一些實施例中，週邊元件基底(例如，基底402)保留作為鍵合的非單片3D記憶體元件的基底，使得在鍵合的非單片3D記憶體元件中，記憶體陣列元件在週邊元件上方。基底402可以通過基底402上方的鍵合介面404鍵合到3D記憶體元件400的剩餘部分。在一些實施例中，鍵合介面404是基底402和3D記憶體元件400的剩餘部分相遇和鍵合的位置。實際上，鍵合介面404可以是具有一定厚度的層，其包括基底402的頂表面和3D記憶體元件400的剩餘部分的底表面。在一些實施例中，基底402是週邊元件晶片，並且一個或複數個週邊元件形成在基底402上。週邊元件可以包括用於促進3D記憶體元件400操作的任何適當的數位、類比和/或混合訊號週邊電路，例如頁面緩衝器、解碼器和鎖存器(未示出)。在一些實施例中，基底402是載體晶圓，其不包括形成在其上的任何半導體元件。
在一些實施例中，3D記憶體元件400是NAND快閃記憶體元件，其中在側視圖中以U形NAND記憶體串陣列的形式提供記憶體單元。每個記憶體串可以包括源極通道結構406-1和汲極通道結構406-2，它們在相應的下端處通過半導體連接407連接。源極通道結構406-1和汲極通道結構406-2中的每一個可以延伸穿過各自包括導體層408和介電質層410(在本文中被稱為“導體/介電質層對”)的複數個對。堆疊的導體/介電質層對在本文中也被稱為記憶體堆疊層412。記憶體堆疊層412中的導體/介電質層對的數量(例如，32、64、96或128)確定了3D記憶體元件400中記憶體單元的數量。記憶體堆疊層412可以包括交錯的導體層408和介電質層410。記憶體堆疊層412中的導體層408和介電質層410可在豎直方向上交替。導體層408可以包括導電材料，包括但不限於鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、多晶矽、摻雜矽、矽化物或其任何組合。介電質層410可以包括介電質材料，包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。在一些實施例中，記憶體堆疊層412的每個導體層408包括金屬，例如鎢。
如第4圖所示，記憶體堆疊層412可以包括內部區域424(也被稱為“核心陣列區域”)和外部區域426(也被稱為“階梯區域”)。在一些實施例中，內部區域424是記憶體堆疊層412的中心區域，其中穿過導體/介電質層對形成NAND記憶體串陣列，外部區域426是記憶體堆疊層412中的圍繞內部區域424的剩餘區域(包括側面和邊緣)，其中沒有NAND記憶體串。
如第4圖所示，每個U形NAND記憶體串可以包括源極通道結構406-1和汲極通道結構406-2(在本文中被統稱為“通道結構”406)，各自豎直延伸穿過記憶體堆疊層412的內部區域424。通道結構406可以包括填充有半導體材料(例如，作為半導體通道414)和介電質材料(例如，作為儲存膜)的通道孔。在一些實施例中，半導體通道414包括矽，例如非晶矽、多晶矽或單晶矽。在一些實施例中，儲存膜是複合層，包括穿隧層416、儲存層418(也被稱為“電荷捕獲層”)和阻隔層420。通道結構406的通道孔的剩餘空間可以用包括介電質材料(例如，氧化矽)的覆蓋層422部分或完全填充。通道結構406可以具有圓柱形狀(例如，柱形)。根據一些實施例，覆蓋層422、半導體通道414、穿隧層416、儲存層418和阻隔層420在徑向上從柱的中心朝向外表面依次佈置。穿隧層416可以包括氧化矽、氮氧化矽或其任何組合。儲存層418可以包括氮化矽、氮氧化矽、矽或其任何組合。阻隔層420可以包括氧化矽、氮氧化矽、高介電常數(高k)介電質或其任何組合。在一個示例中，儲存膜可以包括氧化矽/氮氧化矽(或氮化矽)/氧化矽(ONO)的複合層。
在一些實施例中，記憶體堆疊層412中的導體層408用作NAND記憶體串中的記憶體單元的閘極導體/閘極線。導體層408可以包括複數個NAND記憶體單元的複數個控制閘極，並且可以作為在記憶體堆疊層412的邊緣處終止的字元線橫向延伸(例如，在記憶體堆疊層412的階梯結構中)。在一些實施例中，字元線在垂直於y方向和z方向二者的x方向(第2圖中示出)上延伸。在一些實施例中， NAND記憶體串中的記憶體單元電晶體包括通道結構406、由鎢製成的閘極導體(例如，導體層408鄰接通道結構406的部分)、包括鈦/氮化鈦(Ti/TiN)或鉭/氮化鉭(Ta/TaN)的黏附層(未示出)、以及由高k介電質材料製成的閘極介電質層。
在一些實施例中，每個通道結構406包括在其下端與半導體連接407接觸的下半導體插塞428。在一些實施例中，每個下半導體插塞428與相應的半導體通道414的下端接觸。如在本文中所使用的，當基底402位於3D記憶體元件400的最低平面中時，部件(例如，通道結構406)的“上端”是指沿著z方向上更遠離基底402的端部，而部件(例如，通道結構406)的“下端”是沿著z方向上更靠近基底402的端部。下半導體插塞428可以包括半導體材料，例如多晶矽。
在一些實施例中，每個通道結構406還包括位於其上端的上半導體插塞430-1或430-2。對於每個源極通道結構406-1，相應的上半導體插塞430-1可以用作相應的U形NAND記憶體串的源極。對於每個汲極通道結構406-2，相應的上半導體插塞430-2可以用作相應的U形NAND記憶體串的汲極。即，每個源極通道結構406-1可以包括位於其上端的源極，並且每個汲極通道結構406-2可以包括位於其上端的汲極。與在通道結構的相對端處形成源極和汲極的一些3D NAND記憶體元件不同，3D記憶體元件400中的源極和汲極形成在通道結構406的相同端部(即，上端)上。在一些實施例中。每個上半導體插塞430-1或430-2與相應的半導體通道414的上端接觸。上半導體插塞430-1或430-2可以包括半導體材料，例如多晶矽。
在一些實施例中，3D記憶體元件400還包括豎直延伸穿過記憶體堆疊層412的縫隙結構432。由此，縫隙結構432可以將圍繞形成U形NAND記憶體串的一對源極通道結構406-1和汲極通道結構406-2的導體層(閘極線/字元線)408分開。然而，根據一些實施例，縫隙結構432不豎直延伸穿過半導體連接407，並由此不會破壞形成U形NAND記憶體串的一對源極通道結構406-1和汲極通道結構 406-2之間的電連接。內部區域424的側視圖可以對應於第2圖和第3圖中沿y方向的截面圖。
在一些實施例中，縫隙結構432包括完全或部分地填充有諸如氧化矽的介電質的縫隙開口(例如，溝槽)，以電分離記憶體堆疊層412中的周圍導體層408。因此，縫隙結構432可以將3D記憶體元件400橫向分成複數個儲存區域，例如儲存塊。與第1圖中的3D記憶體元件100的GLS 104不同，其填充有導電材料以使GLS 104作為ACS觸點，根據一些實施例，第4圖中的縫隙結構432的縫隙開口未被填充任何導電材料，因為縫隙結構432不會被用作源極觸點。
在一些實施例中，3D記憶體元件400還包括局部互連，例如在記憶體堆疊層412上方的一個或複數個層間介電質(ILD)層(也被稱為“金屬間介電質(IMD)層”)中形成的源極線觸點435和位元線觸點434。每個源極線觸點435可以在源極通道結構406-1的上半導體插塞430-1上方並與之接觸，上半導體插塞430-1用作相應的NAND記憶體串的源極。每個位元線觸點434可以在汲極通道結構406-2的上半導體插塞430-2上方並與之接觸，上半導體插塞430-2用作相應的NAND記憶體串的汲極。在一些實施例中，位元線觸點434的上端與位元線(未示出)接觸，並且源極線觸點435的上端與源極線(未示出)接觸。位元線和源極線可以形成在一個或複數個ILD層中。
在一些實施例中，3D記憶體元件400還包括豎直設置在半導體連接407與鍵合介面404之間的互連層436。互連層436可以包括形成在一個或複數個ILD層中的互連438，用於在基底402上的U形NAND記憶體串與週邊元件之間傳輸電訊號。互連438和ILD層在本文中可以被統稱為“互連層”436。位元線觸點434、源極線觸點435、位元線、源極線和互連層436中的互連438可以包括導電材料，包括但不限於W、Co、Cu、Al、多晶矽、摻雜矽、矽化物或其任何組合。ILD層可以包括介電質材料，包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組 合。
在一些實施例中，3D記憶體元件400還包括在互連層436和鍵合介面404上方的複數個半導體連接407。根據一些實施例，半導體連接407設置在記憶體堆疊層412和形成在其中的通道結構406下方。在基底402是週邊元件晶片的一些實施例中，週邊元件豎直地設置在基底402與半導體連接407之間。在一些實施例中，每個半導體連接407與形成U形NAND記憶體串的一對源極通道結構406-1和汲極通道結構406-2的兩個下半導體插塞接觸。
如第4圖所示，在橫向方向上的至少兩側上，記憶體堆疊層412的外部區域426可以包括複數個階梯結構440。在每個階梯結構440中，沿朝向基底402的豎直方向(負z方向)的交錯的導體層408和介電質層410的邊緣可以朝向記憶體堆疊層412的內部區域424中的通道結構406橫向錯開。即，記憶體堆疊層412的階梯結構440中的記憶體堆疊層412的邊緣可以隨著朝向基底402移動(從頂部到底部)而朝向內部區域424傾斜。在一些實施例中，記憶體堆疊層412的導體層408的長度從頂部到底部減小。外部區域426的側視圖可以對應於沿第2圖和第3圖中的x方向的截面圖。
在一些實施例中，3D記憶體元件400還包括複數個字元線觸點442，每個字元線觸點442與相應的導體層(字元線)408接觸以用於字元線扇出。在一些實施例中，一半的字元線觸點442與一個階梯結構440一起用於源極通道結構406-1的字元線扇出，另一半的字元線觸點442與另一個階梯結構440一起用於汲極通道結構406-2的字元線扇出。即，源極通道結構406-1和汲極通道結構406-2可以由來自橫向方向上的記憶體堆疊層412的不同側的字元線控制。在一些實施例中，3D記憶體元件400還包括週邊觸點444，其可以直接引出(pad-out)基底402上的週邊元件。
第5A圖至第5L圖示出了根據本公開的一些實施例的用於形成3D記 憶體元件的示例性製造過程。第6圖示出了根據本公開的一些實施例的用於形成3D記憶體元件的示例性方法600的流程圖。第5A圖至第5L圖和第6圖中所示的3D記憶體元件的示例包括第2圖-4中所示的3D記憶體元件200、300和400。將一起描述第5A圖至第5L圖和第6圖。應當理解，方法600中示出的操作不是窮舉的，並且也可以在任何所示操作之前、之後或之間執行其它操作。此外，一些操作可以同時執行，或者以與第6圖中所示的不同循序執行。
參考第6圖，方法600開始於操作602，其中形成第一通道結構和第二通道結構，第一通道結構和第二通道結構各自豎直延伸穿過包括在第一基底上方的交錯導體層和介電質層的記憶體堆疊層。在一些實施例中，為了形成第一和第二通道結構，在第一基底上方形成介電質堆疊層。基底可以是矽基底。介電質堆疊層可以包括交錯的犧牲層和介電質層。在一些實施例中，為了形成第一通道結構和第二通道結構，蝕刻各自豎直延伸穿過介電質堆疊層的第一通道孔和第二通道孔。在一些實施例中，為了形成第一通道結構和第二通道結構，隨後在第一通道孔和第二通道孔的側壁和底表面之上沉積儲存膜和半導體通道。
參考第5A圖，在矽基底502上方形成包括交錯的第一介電質層(也被稱為“犧牲層”506)和第二介電質層508(在本文中被統稱為“介電質層對”)的介電質堆疊層504。介電質層508和犧牲層506可以交替地沉積在矽基底502上以形成介電質堆疊層504。在一些實施例中，每個介電質層508包括氧化矽層，並且每個犧牲層506包括氮化矽層。介電質堆疊層504可以通過一種或多種薄膜沉積製程形成，包括但不限於化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或其任何組合。在一些實施例中，通過在矽基底502上沉積諸如氧化矽的介電質材料而在矽基底502與介電質堆疊層504之間形成絕緣層(未示出)。
如第5A圖所示，穿過介電質堆疊層504同時形成複數個通道孔507(包 括源極通道孔和汲極通道孔)。在一些實施例中，通過微影、顯影和蝕刻，在介電質堆疊層504上圖案化蝕刻遮罩(未示出)。蝕刻遮罩可以是基於微影遮罩圖案化的微影膠遮罩或硬遮罩。可以通過一個或複數個濕式蝕刻和/或乾式蝕刻製程(例如深反應離子蝕刻(DRIE))，使用圖案化的蝕刻遮罩來蝕刻穿過介電質堆疊層504以便以由微影遮罩和蝕刻遮罩限定的圖案同時形成通道孔。在一些實施例中，通道孔507進一步豎直延伸到矽基底502的上部中。穿過介電質堆疊層504的蝕刻過程可以不在矽基底502的頂表面處停止並且可以繼續蝕刻矽基底502的一部分。
如第5B圖所示，隨後在通道孔507(包括源極通道孔和汲極通道孔)的側壁和底表面之上沉積儲存膜509(例如，包括阻隔層510、儲存層512和穿隧層514)和半導體通道516。在一些實施例中，首先沿著通道孔507的側壁和底表面沉積儲存膜509，然後在儲存膜509之上沉積半導體通道516。隨後可以使用一種或多種薄膜沉積製程(例如，ALD、CVD、PVD、任何其它適當的製程或其任何組合)依次沉積阻隔層510、儲存層512和穿隧層514，以形成儲存膜509。然後可以使用一種或多種薄膜沉積製程(例如，ALD、CVD、PVD任何其它適當的製程或其任何組合)在穿隧層514上沉積半導體通道516。在一些實施例中，通過在沉積半導體通道516之後沉積介電質材料(例如，氧化矽)而在通道孔507的剩餘空間中完全或部分地填充覆蓋層518。
方法600前進到操作604，如第6圖所示，其中在第一通道結構的一端形成第一半導體插塞，並且在第二通道結構的一端形成第二半導體插塞。如第5C圖所示，另一覆蓋層519位於覆蓋層518的頂部，以通過使用一種或多種薄膜沉積製程(例如，ALD、CVD、PVD任何其它適當的製程或其任何組合)沉積諸如氧化矽的介電質，隨後進行介電質CMP製程，來密封通道孔507。在一些實施例中，在每個通道孔507(如第5A圖所示)的上部中形成半導體插塞凹槽520。在 一些實施例中，可以通過CMP、研磨、濕式蝕刻和/或乾式蝕刻來去除儲存膜509、半導體通道516和覆蓋層519的在介電質堆疊層504的頂表面上和通道孔507的上部中的部分，以在通道孔507的上部中形成半導體插塞凹槽520。如第5D圖所示，然後可以借助通過一種或多種薄膜沉積製程(例如，CVD、PVD、ALD、電鍍、無電鍍或其任何組合)將半導體材料(例如，多晶矽)沉積到半導體插塞凹槽520中來形成半導體插塞522。在一些實施例中，執行多晶矽CMP製程，以去除多餘的多晶矽沉積並平坦化半導體插塞522和介電質堆疊層504的頂表面。在一些實施例中，通過使用一種或多種薄膜沉積製程(例如，CVD、PVD、ALD或其任何組合)沉積介電質(例如，氧化矽)而在介電質堆疊層504上形成絕緣層524，以覆蓋半導體插塞522和介電質堆疊層504。
在一些實施例中，形成豎直延伸穿過介電質堆疊層，並在第一通道結構與第二通道結構之間橫向延伸的縫隙開口，並且憑藉通過縫隙開口用導體層替換犧牲層來形成記憶體堆疊層。在一些實施例中，然後用介電質填充縫隙開口。
如第5E圖所示，通過使用濕式蝕刻製程和/或乾式蝕刻製程(例如，DRIE)蝕刻穿過交錯的犧牲層506和介電質層508來形成豎直延伸穿過介電質堆疊層504的縫隙開口526。在一些實施例中，縫隙開口526進一步豎直延伸到矽基底502的上部中。穿過介電質堆疊層504的蝕刻製程可以不在矽基底502的頂表面處停止，因而可以繼續蝕刻矽基底502的一部分。
如第5F圖所示，通過對介電質層508選擇性的濕式蝕刻和/或乾式蝕刻去除介電質堆疊層504中的犧牲層506(第5E圖中所示)。用於去除犧牲層506的蝕刻劑可以通過縫隙開口526輸送。在一些實施例中，通過將縫隙開口526暴露於熱磷酸來促進蝕刻過程，借助熱磷酸，優先在介電質層508中的氧化矽上方蝕刻犧牲層506中的氮化矽。
如第5F圖所示，導體層530沿著縫隙開口526的側壁形成，並填充由蝕刻掉的犧牲層506留下的橫向凹槽。在一些實施例中，導體層530是包括黏附層和導體層(例如，閘極導體/閘極線)的複合層。在一些實施例中，在沉積導體層530之前沉積閘極介電質層532。閘極介電質層532和導體層530可以通過一種或多種薄膜沉積製程(例如，ALD、CVD、PVD、任何其它適當的製程或其任何組合)形成。閘極介電質層532可以包括介電質材料，包括氮化矽、高k介電質或其任何組合。導體層530可以包括導電材料，包括但不限於W、Co、Cu、Al、多晶矽、矽化物或其任何組合。在一些實施例中，閘極介電質層532和導體層530各自通過CVD製程形成，其中反應氣體通過縫隙開口526到達橫向凹槽，並且沿著縫隙開口526的側壁和橫向凹槽反應並沉積。因此，導體層530會替代犧牲層506，以將介電質堆疊層504轉換為記憶體堆疊層528。
如第5F圖所示，去除沿著縫隙開口526的側壁形成的導體層530，並且通過使用回蝕製程去除導體層530的部分，以形成鄰接縫隙開口526的側壁的凹槽。在一些實施例中，憑藉通過縫隙開口526將蝕刻劑施加到導體層530以完全去除導體層530沿著縫隙開口526的側壁的部分並且進一步蝕刻導體層530在橫向凹槽中的部分來形成凹槽。凹槽的尺寸可以通過蝕刻速率(例如，基於蝕刻劑溫度和濃度)和/或蝕刻時間來控制。
如第5F圖所示，通過一種或多種薄膜沉積製程(例如，ALD、CVD、PVD任何其它適當的製程或其任何組合)用諸如氧化矽的介電質完全或部分地填充縫隙開口526(如第5E圖所示)以形成縫隙結構534。在一些實施例中，沒有導電材料填充到縫隙開口526中，並且縫隙結構534不包括導體。
方法600前進到操作606，如第6圖所示，其中形成與第一通道結構的第一半導體插塞和第二通道結構的第二半導體插塞接觸的半導體連接。在一些實施例中，為了形成半導體連接，在記憶體堆疊層上方形成半導體連接介電質 層。在一些實施例中，為了形成半導體連接，在半導體連接介電質層中圖案化半導體連接。在一些實施例中，為了形成半導體連接，在半導體連接介電質層上形成互連層。
如第5F圖所示，通過使用一種或多種薄膜沉積製程(例如，CVD、PVD、ALD或其任何組合)沉積諸如氧化矽的介電質而在記憶體堆疊層528上方形成半導體連接介電質層536。如第5G圖所示，通過光微影以及濕式蝕刻製程和/或乾式蝕刻製程來圖案化半導體連接介電質層536中的介電質。如第5H圖所示，通過使用一種或多種薄膜沉積製程(例如CVD、PVD、ALD、電鍍、無電鍍、或其任何組合)用半導體材料(例如，多晶矽)填充介電質之間的開口而在半導體連接介電質層536中圖案化半導體連接538。在一些實施例中，執行多晶矽CMP製程以去除多餘的多晶矽沉積並平坦化半導體連接538和半導體連接介電質層536的頂表面。每個半導體連接538可以與兩個半導體插塞522接觸，並由此電連接形成在兩個通道孔507中的半導體通道516。
如第5I圖所示，在複數個製程中，在半導體連接538和半導體連接介電質層536的頂表面上形成包括複數個ILD層和其中的互連542的互連層540(例如，後段製程(BEOL)互連層)。例如，互連542可以包括通過一種或多種薄膜沉積製程(包括但不限於CVD、PVD、ALD、電鍍、無電鍍、或其任何組合)沉積的導電材料。ILD層可以包括通過一種或多種薄膜沉積製程(包括但不限於CVD、PVD、ALD或其任何組合)沉積的介電質材料。
方法600前進到操作608，如第6圖所示，其中結合第一基底和第二基底。在一些實施例中，以面對面的方式鍵合第一基底和第二基底。在一些實施例中，第一基底上方的互連層與第二基底的正面鍵合。在一些實施例中，第二基底是載體晶圓。
在一些實施例中，在結合第一基底和第二基底之前，在第二基底上 形成週邊元件。週邊元件可以包括形成在第二基底上的複數個電晶體(未示出)。電晶體可以通過多種製程形成，包括但不限於光微影、乾式/濕式蝕刻、薄膜沉積、熱生長、離子佈植、CMP和任何其它適當的製程。
如第5I圖所示，將矽基底544(以及形成在其上的週邊元件，如果有的話)顛倒翻轉。面向下的矽基底544的正面與面朝上的互連層540結合，即以面對面的方式結合，以在矽基底544與互連層540之間形成鍵合介面545。結合製程可以包括鍵合、黏合劑結合、焊接，以上僅為舉例。對於週邊元件形成在矽基底544中的一些實施例中，使用混合鍵合製程執行鍵合。在一些實施例中，在混合鍵合之前對鍵合表面施加處理過程(例如，電漿處理、濕處理和/或熱處理)。在矽基底544是載體晶圓的一些實施例中，使用矽-介電質鍵合製程執行鍵合。
方法600前進到操作610，如第6圖所示，其中去除第一基底以暴露第一通道結構的另一端和第二通道結構的另一端。在一些實施例中，為了去除第一基底，將鍵合的第一基底和第二基底翻轉，使得第二基底在第一基底下方。在一些實施例中，為了去除第一基底，減薄第一基底。在一些實施例中，為了去除第一基底，對第一基底以及第一通道結構和第二通道結構的上部進行平坦化。
如第5J圖所示，將鍵合的矽基底502(未示出)和矽基底544顛倒翻轉，使得矽基底544位於鍵合的元件的底部。根據一些實施例，去除矽基底502。可以通過首先使用研磨製程減薄矽基底502，然後通過一個或複數個濕式蝕刻製程和CMP製程以完全去除矽基底502以及通道孔的頂表面之上的儲存膜509和半導體通道516的上部來去除矽基底502。結果，可以暴露每個通道孔中的覆蓋層519。
方法600前進到操作612，如第6圖所示，其中在第一通道結構的另一端形成另一第一半導體插塞，並且在第二通道結構的另一端形成另一第二半導體插塞。如第5K圖所示，在通道孔的上端上形成半導體插塞546。在一些實施例 中，通過使用濕式蝕刻製程和/或乾式蝕刻製程對覆蓋層519的上部進行回蝕，來形成半導體插塞凹槽。可以借助通過一種或多種薄膜沉積製程(例如，CVD、PVD、ALD、電鍍、無電鍍、或其任何組合)將半導體材料(例如，多晶矽)沉積到半導體插塞凹槽中來形成半導體插塞546。在一些實施例中，執行多晶矽CMP製程，以去除多餘的多晶矽沉積並平坦化半導體插塞546和記憶體堆疊層528的頂表面。結果，形成U形記憶體串，每個所述記憶體串包括一對源極通道結構548-1和汲極通道結構548-2以及連接源極通道結構548-1和汲極通道結構548-2的相應半導體連接538。每個源極通道結構548-1可以包括作為U形NAND記憶體串的源極的上半導體插塞546和與半導體連接538接觸的下半導體插塞522。每個汲極通道結構548-2可以包括作為U形NAND記憶體串的汲極的上半導體插塞546和與半導體連接538接觸的下半導體插塞522。
方法600前進到操作614，如第6圖所示，其中形成與第一通道結構的另一第一半導體插塞接觸的位元線觸點和與第二通道結構的另一第二半導體插塞接觸的源極線觸點。如第5L圖所示，在一個或複數個ILD層550中形成源極線觸點552和位元線觸點554。每個源極線觸點552可以在源極通道結構548-1的上半導體插塞546(源極)上方並與之接觸，並且每個位元線觸點554可以在汲極通道結構548-2的上半導體插塞546(汲極)上方並與之接觸。源極線觸點552和位元線觸點554可以包括通過一種或多種薄膜沉積製程(包括但不限於CVD、PVD、ALD、電鍍、無電鍍、或其任何組合)沉積的導電材料。ILD層550可以包括通過一種或多種薄膜沉積製程(包括但不限於CVD、PVD、ALD或其任何組合)沉積的介電質材料。
根據本公開的一個方面，公開了一種用於形成3D記憶體元件的方法。在第一基底上方形成第一通道結構和第二通道結構，第一通道結構和第二通道結構各自豎直延伸穿過包括交錯的導體層和介電質層的記憶體堆疊層。形 成半導體連接，其位於記憶體堆疊層上方並且與第一通道結構的一端和第二通道結構的一端接觸。結合第一基底和第二基底。去除第一基底以暴露第一通道結構的另一端和第二通道結構的另一端。在第一通道結構的另一端形成第一半導體插塞，並且在第二通道結構的另一端形成第二半導體插塞。
在一些實施例中，在形成半導體連接之前，在第一通道結構的一端形成另一第一半導體插塞，並且在第二通道結構的一端形成另一第二半導體插塞，使得半導體連接與另一第一半導體插塞和另一第二半導體插塞接觸。
在一些實施例中，為了形成第一通道結構和第二通道結構，在第一基底上方形成包括交錯的犧牲層和介電質層的介電質堆疊層，蝕刻各自豎直延伸穿過介電質堆疊層的第一通道孔和第二通道孔，隨後在第一通道孔和第二通道孔的側壁和底表面之上沉積儲存膜和半導體通道，形成豎直延伸穿過介電質堆疊層並在第一通道結構與第二通道結構之間橫向延伸的縫隙開口，並且憑藉通過縫隙開口用導體層替換犧牲層來形成記憶體堆疊層。在一些實施例中，用介電質填充縫隙開口。
在一些實施例中，為了形成半導體連接，在記憶體堆疊層上方形成半導體連接介電質層，在半導體連接介電質層中圖案化半導體連接，並且在半導體連接介電質層上形成互連層。在一些實施例中，第一基底上方的互連層與第二基底的正面結合。
在一些實施例中，在結合第一基底和第二基底之前，在第二基底上形成週邊元件。
在一些實施例中，第二基底是載體晶圓。
在一些實施例中，為了去除第一基底，翻轉所結合的第一基底和第二基底，使得第二基底在第一基底下方，減薄第一基底，並且對第一基底以及第一通道結構和第二通道結構的上部進行平坦化。
在一些實施例中，形成與第一通道結構的第一半導體插塞接觸的位元線觸點和與第二通道結構的第二半導體插塞接觸的源極線觸點。
根據本公開的另一方面，公開了一種用於形成3D記憶體元件的方法。在第一基底上方形成第一通道結構和第二通道結構，第一通道結構和第二通道結構各自豎直延伸穿過包括交錯的導體層和介電質層的記憶體堆疊層。在第一通道結構的一端形成第一半導體插塞，並且在第二通道結構的一端形成第二半導體插塞。形成半導體連接，其位於記憶體堆疊層上方並且與第一通道結構的第一半導體插塞和第二通道結構的第二半導體插塞接觸。在第二基底上形成週邊元件。結合第一基底和第二基底。去除第一基底以暴露第一通道結構的另一端和第二通道結構的另一端。在第一通道結構的另一端形成另一第一半導體插塞，並且在第二通道結構的另一端形成另一第二半導體插塞。形成與第一通道結構的另一第一半導體插塞接觸的位元線觸點和與第二通道結構的另一第二半導體插塞接觸的源極線觸點。
在一些實施例中，為了形成第一通道結構和第二通道結構，在第一基底上方形成包括交錯的犧牲層和介電質層的介電質堆疊層，蝕刻各自豎直延伸穿過介電質堆疊層的第一通道孔和第二通道孔，隨後在第一通道孔和第二通道孔的側壁和底表面之上沉積儲存膜和半導體通道，形成豎直延伸穿過介電質堆疊層並在第一通道結構與第二通道結構之間橫向延伸的縫隙開口，並且憑藉通過縫隙開口用導體層替換犧牲層來形成記憶體堆疊層。在一些實施例中，用介電質填充縫隙開口。
在一些實施例中，為了形成半導體連接，在記憶體堆疊層上方形成半導體連接介電質層，在半導體連接介電質層中圖案化半導體連接，並且在半導體連接介電質層上形成互連層。在一些實施例中，第一基底上方的互連層與第二基底的正面結合。
在一些實施例中，為了去除第一基底，翻轉所結合的第一基底和第二基底，使得第二基底在第一基底下方，減薄第一基底，並且對第一基底以及第一通道結構和第二通道結構的上部進行平坦化。
根據本公開的又一方面，公開了一種用於形成3D記憶體元件的方法。在基底上方形成第一通道結構和第二通道結構，第一通道結構和第二通道結構各自豎直延伸穿過包括交錯的導體層和介電質層的記憶體堆疊層。在第一通道結構的一端形成第一半導體插塞，並且在第二通道結構的一端形成第二半導體插塞。形成半導體連接，其位於記憶體堆疊層上方並且與第一通道結構的第一半導體插塞和第二通道結構的第二半導體插塞接觸。結合基底和載體晶圓。去除基底以暴露第一通道結構的另一端和第二通道結構的另一端。在第一通道結構的另一端形成另一第一半導體插塞，並且在第二通道結構的另一端形成另一第二半導體插塞。形成與第一通道結構的另一第一半導體插塞接觸的位元線觸點和與第二通道結構的另一第二半導體插塞接觸的源極線觸點。
在一些實施例中，為了形成第一通道結構和第二通道結構，在基底上方形成包括交錯的犧牲層和介電質層的介電質堆疊層，蝕刻各自豎直延伸穿過介電質堆疊層的第一通道孔和第二通道孔，隨後在第一通道孔和第二通道孔的側壁和底表面之上沉積儲存膜和半導體通道，形成豎直延伸穿過介電質堆疊層並在第一通道結構與第二通道結構之間橫向延伸的縫隙開口，並且憑藉通過縫隙開口用導體層替換犧牲層來形成記憶體堆疊層。在一些實施例中，用介電質填充縫隙開口。
在一些實施例中，為了形成半導體連接，在記憶體堆疊層上方形成半導體連接介電質層，在半導體連接介電質層中圖案化半導體連接，並且在半導體連接介電質層上形成互連層。在一些實施例中，基底上方的互連層與載體晶圓的正面結合。
在一些實施例中，為了去除基底，翻轉所結合的基底和載體晶圓，使得載體晶圓在基底下方，減薄基底，並且對基底以及第一通道結構和第二通道結構的上部進行平坦化。
以上對具體實施例的描述將揭示本揭露的一般性質，以使得其他人可以通過應用本領域技術內的知識容易地修改和/或適應這些具體實施例的各種應用，無需過度實驗，且不脫離本揭露的一般概念。因此，基於本文給出的教導和指導，這樣的適應和修改旨在處於所公開的實施例的等同物的含義和範圍內。應該理解的是，本文中的措辭或術語是出於描述的目的而非限制的目的，使得本說明書的術語或措辭將由本領域技術人員根據教導和指導來解釋。
以上已經藉助於功能構建塊描述了本公開的實施例，所述功能構建塊示出了特定功能及其關係的實施方式。為了便於描述，在本文中任意限定了這些功能構建塊的邊界。只要適當地執行特定功能及其關係，就可以限定替換的邊界。
發明內容和摘要部分可以闡述由發明人設想的本公開的一個或複數個但不是全部的示例性實施例，並且由此不旨在以任何方式限制本公開和所附權利要求。
本公開的廣度和範圍不應受任何上述示例性實施例的限制，而應僅根據所附權利要求及其等同方案來限定。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
600:方法
602、604、606、608、610、612、614:操作

Claims (20)

  1. 一種用於形成種三維(3D)記憶體元件的方法，包括：在第一基底上方形成第一通道結構和第二通道結構，所述第一通道結構和所述第二通道結構各自豎直延伸穿過包括交錯的導體層和介電質層的記憶體堆疊層；形成半導體連接，所述半導體連接位於所述記憶體堆疊層上方並且與所述第一通道結構的一端和所述第二通道結構的一端接觸；結合所述第一基底和第二基底；去除所述第一基底以暴露所述第一通道結構的另一端和所述第二通道結構的另一端；以及在所述第一通道結構的所述另一端形成第一半導體插塞，並且在所述第二通道結構的所述另一端形成第二半導體插塞。
  2. 如請求項1所述的方法，其中在形成所述半導體連接之前，還包括，在所述第一通道結構的所述一端形成另一第一半導體插塞，並且在所述第二通道結構的所述一端形成另一第二半導體插塞，使得所述半導體連接與所述另一第一半導體插塞和所述另一第二半導體插塞接觸。
  3. 如請求項1所述的方法，其中，形成所述第一通道結構和所述第二通道結構包括：在所述第一基底上方形成包括交錯的犧牲層和介電質層的一介電質堆疊層；蝕刻出第一通道孔和第二通道孔，其中所述第一通道孔和所述第二通道孔各自豎直延伸穿過所述介電質堆疊層； 隨後在所述第一通道孔和所述第二通道孔的側壁和底表面之上沉積儲存膜和半導體通道；形成縫隙開口，其中所述縫隙開口豎直延伸穿過所述介電質堆疊層並在所述第一通道結構與所述第二通道結構之間橫向延伸；以及透過所述縫隙開口，用所述導體層去替換所述犧牲層，而形成所述記憶體堆疊層。
  4. 如請求項3所述的方法，還包括用介電質填充所述縫隙開口。
  5. 如請求項1所述的方法，其中，形成所述半導體連接包括：在所述記憶體堆疊層上方形成一半導體連接介電質層；在所述半導體連接介電質層中圖案化所述半導體連接；以及在所述半導體連接介電質層上形成互連層。
  6. 如請求項5所述的方法，其中，所述第一基底上方的所述互連層會與所述第二基底的正面結合。
  7. 如請求項1所述的方法，其中，在結合所述第一基底和所述第二基底之前，還包括在所述第二基底上形成週邊元件。
  8. 如請求項1所述的方法，其中，所述第二基底是載體晶圓。
  9. 如請求項1所述的方法，其中，去除所述第一基底包括：翻轉所結合的第一基底和第二基底，使得所述第二基底在所述第一基底下 方；減薄所述第一基底；以及對所述第一基底以及所述第一通道結構和所述第二通道結構的上部進行平坦化。
  10. 如請求項1所述的方法，還包括形成與所述第一通道結構的所述第一半導體插塞接觸的一位元線觸點和與所述第二通道結構的所述第二半導體插塞接觸的一源極線觸點。
  11. 一種用於形成三維(3D)記憶體元件的方法，包括：在第一基底上方形成第一通道結構和第二通道結構，所述第一通道結構和所述第二通道結構各自豎直延伸穿過包括交錯的導體層和介電質層的記憶體堆疊層；在所述第一通道結構的一端形成第一半導體插塞，並且在所述第二通道結構的一端形成第二半導體插塞；形成半導體連接，所述半導體連接位於所述記憶體堆疊層上方，並且接觸於所述第一通道結構的所述第一半導體插塞和所述第二通道結構的所述第二半導體插塞；在第二基底上形成週邊元件；結合所述第一基底和所述第二基底；去除所述第一基底以暴露所述第一通道結構的另一端和所述第二通道結構的另一端；在所述第一通道結構的所述另一端形成另一第一半導體插塞，並且在所述第二通道結構的所述另一端形成另一第二半導體插塞；以及 形成與所述第一通道結構的另一第一半導體插塞接觸的位元線觸點和與所述第二通道結構的另一第二半導體插塞接觸的源極線觸點。
  12. 如請求項11所述的方法，其中，形成所述第一通道結構和所述第二通道結構包括：在所述第一基底上方形成包括交錯的犧牲層和介電質層的介電質堆疊層；蝕刻所述介電質堆疊層，以形成各自豎直延伸穿過所述介電質堆疊層的第一通道孔和第二通道孔；隨後在所述第一通道孔和所述第二通道孔的側壁和底表面之上沉積儲存膜和半導體通道；形成豎直延伸穿過所述介電質堆疊層並在所述第一通道結構與所述第二通道結構之間橫向延伸的縫隙開口；以及透過所述縫隙開口，用所述導體層去替換所述犧牲層，來形成所述記憶體堆疊層。
  13. 如請求項12所述的方法，還包括用介電質填充所述縫隙開口。
  14. 如請求項11所述的方法，其中，形成所述半導體連接包括：在所述記憶體堆疊層上方形成半導體連接介電質層；在所述半導體連接介電質層中圖案化所述半導體連接；以及在所述半導體連接介電質層上形成互連層。
  15. 如請求項14所述的方法，其中，所述第一基底上方的所述互連層與所述第二基底的正面結合。
  16. 如請求項11所述的方法，其中，去除所述第一基底包括：翻轉所結合的第一基底和第二基底，使得所述第二基底在所述第一基底下方；減薄所述第一基底；以及對所述第一基底以及所述第一通道結構和所述第二通道結構的上部進行平坦化。
  17. 一種用於形成三維(3D)記憶體元件的方法，包括：在基底上方形成第一通道結構和第二通道結構，所述第一通道結構和所述第二通道結構各自豎直延伸穿過包括交錯的導體層和介電質層的記憶體堆疊層；在所述第一通道結構的一端形成第一半導體插塞，並且在所述第二通道結構的一端形成第二半導體插塞；形成半導體連接，所述半導體連接位於記憶體堆疊層上方並且與所述第一通道結構的所述第一半導體插塞和所述第二通道結構的所述第二半導體插塞接觸；結合所述基底和載體晶圓；去除所述基底以暴露所述第一通道結構的另一端和所述第二通道結構的另一端；在所述第一通道結構的所述另一端形成另一第一半導體插塞，並且在所述第二通道結構的所述另一端形成另一第二半導體插塞；以及形成與所述第一通道結構的另一第一半導體插塞接觸的位元線觸點和與所述第二通道結構的另一第二半導體插塞接觸的源極線觸點。
  18. 如請求項17所述的方法，其中，形成所述第一通道結構和所述第二通道結構包括：在所述基底上方形成包括交錯的犧牲層和介電質層的介電質堆疊層；蝕刻，以形成各自豎直延伸穿過所述介電質堆疊層的第一通道孔和第二通道孔；隨後在所述第一通道孔和所述第二通道孔的側壁和底表面之上沉積儲存膜和半導體通道；形成豎直延伸穿過所述介電質堆疊層並在所述第一通道結構與所述第二通道結構之間橫向延伸的縫隙開口；以及透過所述縫隙開口，用所述導體層去替換所述犧牲層，來形成所述記憶體堆疊層。
  19. 如請求項18所述的方法，還包括用介電質填充所述縫隙開口。
  20. 如請求項17所述的方法，其中，去除所述基底包括：翻轉所結合的基底和載體晶圓，使得所述載體晶圓在所述基底下方；減薄所述基底；以及對所述基底以及所述第一通道結構和所述第二通道結構的上部進行平坦化。
TW108128542A 2019-03-04 2019-08-12 用於形成三維記憶體元件的方法 TWI707459B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2019/076828 2019-03-04
PCT/CN2019/076828 WO2020177049A1 (en) 2019-03-04 2019-03-04 Methods for forming three-dimensional memory devices

Publications (2)

Publication Number Publication Date
TW202034515A TW202034515A (zh) 2020-09-16
TWI707459B true TWI707459B (zh) 2020-10-11

Family

ID=67325777

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108128542A TWI707459B (zh) 2019-03-04 2019-08-12 用於形成三維記憶體元件的方法

Country Status (4)

Country Link
US (1) US10797076B2 (zh)
CN (2) CN110062958B (zh)
TW (1) TWI707459B (zh)
WO (1) WO2020177049A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773086B (zh) * 2020-11-17 2022-08-01 大陸商長江存儲科技有限責任公司 用於形成立體（３ｄ）記憶體元件的方法
US11488977B2 (en) 2020-04-14 2022-11-01 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021016791A1 (zh) * 2019-07-29 2021-02-04 中国科学院微电子研究所 存储单元及其制作方法及三维存储器
WO2021035739A1 (en) * 2019-08-30 2021-03-04 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with source contacts connected by adhesion layer and forming methods thereof
CN111403401B (zh) * 2020-03-02 2021-05-07 长江存储科技有限责任公司 存储结构及其制备方法
CN111323443B (zh) * 2020-03-04 2023-12-01 武汉新芯集成电路制造有限公司 Sono刻蚀样品制备及检测方法
CN111403410B (zh) * 2020-03-24 2023-05-05 长江存储科技有限责任公司 存储器及其制备方法
CN111403409B (zh) * 2020-03-24 2023-06-06 长江存储科技有限责任公司 三维nand存储器件结构及其制备方法
CN112437983A (zh) * 2020-04-14 2021-03-02 长江存储科技有限责任公司 三维存储器件和用于形成三维存储器件的方法
KR20240042165A (ko) 2020-05-27 2024-04-01 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 소자
CN111801799B (zh) 2020-05-27 2021-03-23 长江存储科技有限责任公司 用于形成三维存储器件的方法
CN111801800B (zh) 2020-05-27 2022-06-07 长江存储科技有限责任公司 三维存储器件
EP3942612B1 (en) * 2020-05-27 2024-01-03 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN111971795A (zh) 2020-07-06 2020-11-20 长江存储科技有限责任公司 三维存储器器件及其制造方法
WO2022021175A1 (en) * 2020-07-30 2022-02-03 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with hydrogen-rich semiconductor channels
CN112670296B (zh) * 2020-12-24 2023-10-27 长江存储科技有限责任公司 三维存储器结构及其制备方法
US20230354602A1 (en) * 2022-04-28 2023-11-02 Macronix International Co., Ltd. Memory device and method for forming the same
EP4367666A1 (en) * 2022-09-23 2024-05-15 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201423913A (zh) * 2012-09-07 2014-06-16 Toshiba Kk 非揮發性半導體記憶體裝置
TW201423927A (zh) * 2012-12-13 2014-06-16 Sk Hynix Inc 半導體裝置及其製造方法
US20140269103A1 (en) * 2009-06-19 2014-09-18 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of manufacturing the same
CN104170061A (zh) * 2012-04-10 2014-11-26 桑迪士克科技股份有限公司 具有部分硅化的字线的垂直nand装置及其制造方法
US20170103996A1 (en) * 2015-10-08 2017-04-13 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of forming same
CN107658315A (zh) * 2017-08-21 2018-02-02 长江存储科技有限责任公司 半导体装置及其制备方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4897009B2 (ja) * 2009-03-24 2012-03-14 株式会社東芝 不揮発性半導体記憶装置の製造方法
US8426306B1 (en) 2010-12-31 2013-04-23 Crossbar, Inc. Three dimension programmable resistive random accessed memory array with shared bitline and method
US8445347B2 (en) * 2011-04-11 2013-05-21 Sandisk Technologies Inc. 3D vertical NAND and method of making thereof by front and back side processing
US8897070B2 (en) * 2011-11-02 2014-11-25 Sandisk Technologies Inc. Selective word line erase in 3D non-volatile memory
US8658499B2 (en) * 2012-07-09 2014-02-25 Sandisk Technologies Inc. Three dimensional NAND device and method of charge trap layer separation and floating gate formation in the NAND device
US10319908B2 (en) 2014-05-01 2019-06-11 Crossbar, Inc. Integrative resistive memory in backend metal layers
US9455263B2 (en) * 2014-06-27 2016-09-27 Sandisk Technologies Llc Three dimensional NAND device with channel contacting conductive source line and method of making thereof
JP6203152B2 (ja) * 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
US9812461B2 (en) * 2015-03-17 2017-11-07 Sandisk Technologies Llc Honeycomb cell structure three-dimensional non-volatile memory device
KR102344881B1 (ko) 2015-03-31 2021-12-29 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR102334914B1 (ko) * 2015-04-01 2021-12-07 삼성전자주식회사 3차원 반도체 소자
CN113410242A (zh) 2015-05-01 2021-09-17 东芝存储器株式会社 半导体存储装置
US10038006B2 (en) 2015-12-22 2018-07-31 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
CN106298679A (zh) 2016-09-30 2017-01-04 中国科学院微电子研究所 存储器件及其制造方法及包括该存储器件的电子设备
US10141328B2 (en) 2016-12-15 2018-11-27 Macronix International Co., Ltd. Three dimensional memory device and method for fabricating the same
KR20180076298A (ko) 2016-12-27 2018-07-05 아이엠이씨 브이제트더블유 대체 게이트를 갖는 수직 채널형 3차원 비휘발성 반도체 메모리 디바이스의 제조방법
JP2018148071A (ja) * 2017-03-07 2018-09-20 東芝メモリ株式会社 記憶装置
CN106910746B (zh) 2017-03-08 2018-06-19 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法
JP6978645B2 (ja) 2017-03-08 2021-12-08 長江存儲科技有限責任公司Yangtze Memory Technologies Co., Ltd. ３次元メモリデバイスのスルーアレイコンタクト構造
JP2018152419A (ja) * 2017-03-10 2018-09-27 東芝メモリ株式会社 半導体記憶装置
JP2018163970A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体装置及びその製造方法
KR102332346B1 (ko) 2017-04-10 2021-12-01 삼성전자주식회사 3차원 반도체 메모리 장치 및 그의 제조 방법
CN108807411B (zh) 2017-04-28 2023-06-27 三星电子株式会社 三维半导体存储器装置
US10403634B2 (en) 2017-06-12 2019-09-03 Samsung Electronics Co., Ltd Semiconductor memory device and method of manufacturing the same
US10593693B2 (en) * 2017-06-16 2020-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN107464817B (zh) 2017-08-23 2018-09-18 长江存储科技有限责任公司 一种3d nand闪存的制作方法
CN107591405B (zh) * 2017-08-31 2018-12-25 长江存储科技有限责任公司 一种三维存储器沟道的制备方法及三维存储器
KR102651818B1 (ko) * 2018-07-20 2024-03-26 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3 차원 메모리 장치
CN109314116B (zh) * 2018-07-20 2019-10-01 长江存储科技有限责任公司 用于形成三维存储器件的方法
WO2020034147A1 (en) 2018-08-16 2020-02-20 Yangtze Memory Technologies Co., Ltd. Methods for forming structurally-reinforced semiconductor plug in three-dimensional memory device
WO2020037489A1 (en) 2018-08-21 2020-02-27 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices having through array contacts and methods for forming the same
CN109417073B (zh) * 2018-09-10 2019-12-06 长江存储科技有限责任公司 使用梳状路由结构以减少金属线装载的存储器件
BR112020025889A2 (pt) 2018-09-27 2021-04-06 Yangtze Memory Technologies Co., Ltd. Dispositivo de memória tridimensional e método para formar um dispositivo de memória tridimensional
CN109346479B (zh) 2018-10-17 2020-11-13 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109256392B (zh) * 2018-11-20 2020-07-14 长江存储科技有限责任公司 三维存储器及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140269103A1 (en) * 2009-06-19 2014-09-18 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of manufacturing the same
CN104170061A (zh) * 2012-04-10 2014-11-26 桑迪士克科技股份有限公司 具有部分硅化的字线的垂直nand装置及其制造方法
TW201423913A (zh) * 2012-09-07 2014-06-16 Toshiba Kk 非揮發性半導體記憶體裝置
TW201423927A (zh) * 2012-12-13 2014-06-16 Sk Hynix Inc 半導體裝置及其製造方法
US20170103996A1 (en) * 2015-10-08 2017-04-13 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of forming same
CN107658315A (zh) * 2017-08-21 2018-02-02 长江存储科技有限责任公司 半导体装置及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11488977B2 (en) 2020-04-14 2022-11-01 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
TWI773086B (zh) * 2020-11-17 2022-08-01 大陸商長江存儲科技有限責任公司 用於形成立體（３ｄ）記憶體元件的方法

Also Published As

Publication number Publication date
US10797076B2 (en) 2020-10-06
WO2020177049A1 (en) 2020-09-10
CN110062958A (zh) 2019-07-26
CN110062958B (zh) 2020-05-26
US20200286911A1 (en) 2020-09-10
CN111524900A (zh) 2020-08-11
CN111524900B (zh) 2021-02-09
TW202034515A (zh) 2020-09-16

Similar Documents

Publication Publication Date Title
TWI707459B (zh) 用於形成三維記憶體元件的方法
TWI701813B (zh) 立體記憶體元件
US10680010B2 (en) Three-dimensional memory device having zigzag slit structures and method for forming the same
JP7371143B2 (ja) ３次元メモリデバイスの相互接続構造
US10910397B2 (en) Through array contact structure of three- dimensional memory device
CN111223867B (zh) 三维存储器件的混和键合触点结构
US10892280B2 (en) Inter-deck plug in three-dimensional memory device and method for forming the same
TWI738376B (zh) 具有汲極選擇閘切割結構的三維記憶體裝置及其形成方法
JP2022528707A (ja) ３次元メモリデバイスの相互接続構造
JP7313489B2 (ja) ３次元メモリデバイスのローカルコンタクトおよびそれを形成するための方法