JP4897009B2 - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP4897009B2 JP4897009B2 JP2009072950A JP2009072950A JP4897009B2 JP 4897009 B2 JP4897009 B2 JP 4897009B2 JP 2009072950 A JP2009072950 A JP 2009072950A JP 2009072950 A JP2009072950 A JP 2009072950A JP 4897009 B2 JP4897009 B2 JP 4897009B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- memory device
- nonvolatile semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 255
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 238000000034 method Methods 0.000 title description 42
- 230000015654 memory Effects 0.000 claims description 93
- 239000012535 impurity Substances 0.000 claims description 77
- 239000000758 substrate Substances 0.000 claims description 20
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims 2
- 239000010408 film Substances 0.000 description 324
- 239000010410 layer Substances 0.000 description 82
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 34
- 229920005591 polysilicon Polymers 0.000 description 34
- 239000011229 interlayer Substances 0.000 description 32
- 238000002513 implantation Methods 0.000 description 30
- 238000009792 diffusion process Methods 0.000 description 23
- 230000004888 barrier function Effects 0.000 description 20
- 230000008569 process Effects 0.000 description 20
- 239000002184 metal Substances 0.000 description 15
- 238000003860 storage Methods 0.000 description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 239000013256 coordination polymer Substances 0.000 description 14
- 238000012545 processing Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 230000001133 acceleration Effects 0.000 description 10
- 238000000137 annealing Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、本発明の第1の実施形態に係る不揮発性半導体記憶装置の構成を例示する模式的断面図である。
図2は、本発明の第1の実施形態に係る不揮発性半導体記憶装置の構成を例示する模式的斜視図である。
なお、図2においては、図を見易くするために、導電部分のみを示し、絶縁部分は図示を省略している。
本実施形態に係る不揮発性半導体記憶装置110は、3次元積層型のフラッシュメモリであり、後述するように、不揮発性半導体記憶装置110においては、セルトランジスタが3次元マトリクス状に配列される。また、各セルトランジスタには電荷蓄積層が設けられており、この電荷蓄積層に電荷を蓄積させることにより、各セルトランジスタがデータを記憶するメモリセルとして機能する。
すなわち、積層構造体MLにおける電極膜WLと絶縁膜14の積層方向は、Z軸方向である。
なお、各消去ブロックに含まれる半導体ピラーのX軸方向及びY軸方向における数は任意である。
そして、半導体ピラーSPと電極膜WLとが対向する部分の近傍領域が1つのメモリセルMCとなる。
(第1の実施例)
図1に表したように、第1の実施例の不揮発性半導体記憶装置111は、図1に例示した不揮発性半導体記憶装置110の構造を有する。
不揮発性半導体記憶装置111においては、選択ゲート電極SGには、例えば厚さ200nm(ナノメートル)のp+ポリシリコンが用いられ、絶縁層16には、例えば厚さ300nmのTEOS(Tetra Ethyl Ortho Silicate)膜が用いられている。芯部68には、例えばSiN膜が用いられる。芯部68の上端は、Z軸方向において、選択ゲート電極SGよりも上方で、絶縁層16の上端よりも下方に配置されている。そして、半導体ピラーSPの選択ゲート電極SGの上端の近傍の位置に、ソースドレイン拡散領域SDRが設けられている。ソースドレイン拡散領域SDRの下端は、例えば、選択ゲート電極SGの上端から下方向に50nm程度の位置とされている。なお、半導体ピラーSPの上端及び第1導電層18の上端の上にメタルプラグ21が設けられている。メタルプラグ21は、例えば図2に例示した貫通電極V1となる、または、貫通電極V1に電気的に接続される。
図3は、本発明の第1の実施例に係る不揮発性半導体記憶装置の製造方法を例示する工程順模式的断面図である。
図4は、図3に続く工程順模式的断面図である。
そして、図3(b)に表したように、例えば、熱燐酸溶液中で、犠牲膜SFであるSiN膜及び接続部CPのSiN膜を剥離し、選択トランジスタ孔Hsとメモリトランジスタ孔Hmと接続部CPの孔とを連通させ、U字形状のメモリストリング孔Htを形成する。
さらに、不純物の活性化のため、例えば、N2雰囲気中において950℃で10秒程度のアニールを行う。
このようにして、図1に例示した不揮発性半導体記憶装置111が作製できる。
まず、芯部絶縁膜68fをリセスして芯部絶縁膜68fの上端68fuを選択ゲート電極SGに近接させた状態で不純物注入を行うため、不純物注入の際の加速エネルギーが比較的小さくて済み、不純物注入時の電流を高めやすい。すなわち、低加速エネルギーで高電流とすることができる。これにより、不純物注入に要する工程時間を短縮することができ、製造コストが低減できる。
図5は、本発明の第2の実施例に係る不揮発性半導体記憶装置の構成及び製造方法を例示する模式的断面図である。
すなわち、同図(a)は、不揮発性半導体記憶装置の構成を例示する模式的断面図であり、同図(b)及び(c)は、その製造方法を例示する工程順模式的断面図である。
図3(a)〜(d)に例示した処理を実施して、半導体ピラー膜SPfの内側の内部に芯部68となる芯部絶縁膜68fを埋め込んだ後、図5(b)に表したように、例えばRIE法により、芯部絶縁膜68fをエッチバックして、芯部絶縁膜68fの上端68fuが、選択ゲート電極膜SGfの上端SGfuよりも、下側(基板11の側)になるようにリセスする。本具体例では、芯部絶縁膜68fの上端68fuと選択ゲート電極膜SGfの上端SGfuとのZ軸方向における距離t2が、例えば50nm程度の距離となるようにされる。
さらに、不純物の活性化のため、例えば、N2雰囲気中において950℃で10秒程度のアニールを行う。
第1の実施例に係る不揮発性半導体記憶装置111においては、図4(b)に関して説明した不純物注入によって、選択ゲート電極SGに対向するソースドレイン拡散領域SDRを形成していたのに対し、第2の実施例に係る不揮発性半導体記憶装置112においては、リンドープト・ポリシリコン膜18fを選択ゲート電極SGと対向する位置まで下げることで、ソースドレイン拡散領域SDRを形成する。リンドープト・ポリシリコン膜18f中の不純物は、例えば活性化アニール中に拡散し、半導体ピラー膜SPf中へ所定の濃度で導入される。これにより、半導体装置の製造工程が短縮され、さらなるコスト削減が可能となる。
図6は、本発明の第3の実施例に係る不揮発性半導体記憶装置の構成及び製造方法を例示する模式的断面図である。
すなわち、同図(a)は、不揮発性半導体記憶装置の構成を例示する模式的断面図であり、同図(b)、(c)及び(d)は、その製造方法を例示する工程順模式的断面図である。 図7は、図6に続く工程順模式的断面図である。
図3(a)〜(c)に例示した処理を実施して、メモリストリング孔Htの内壁面に、メモリ部積層膜61と半導体ピラー膜SPfとを形成した後、図6(b)に表したように、半導体ピラー膜SPfの結晶性を高めるために例えば600℃の不活性雰囲気中(例えばN2中)にてアニールし、次に、酸化雰囲気中でアニールすることで半導体ピラー膜SPfの内側の側面を酸化し、さらに、半導体ピラー膜SPfの内側の壁面にバリア絶縁膜67を堆積し、さらに、バリア絶縁膜67の内側の残余の空間を塗布型犠牲膜69で埋め込む。
その後、エクステンション層間絶縁膜16fの上のポリシリコン膜(半導体ピラー膜SPf)を除去する。
さらに、不純物の活性化のため、例えば、N2雰囲気中において950℃で10秒程度のアニールを行う。
不揮発性半導体記憶装置113においては、SiN膜はバリア絶縁膜67としてメモリストリング孔Htを完全には埋め込まず、薄い膜厚で形成される。このバリア絶縁膜67により、リンドープト・ポリシリコン膜18fと半導体ピラー膜SPfとが直接接することが防止される。そして、バリア絶縁膜67の上端の高さは、塗布型犠牲膜69であるレジストのリセス深さで決定される。一般に、塗布型膜の場合は、CVD法により成長された膜と異なり、埋め込み時に空洞やシームが形成され難い。このため、塗布型犠牲膜69を用いることで、メモリの微細化が進んだ場合にリセス工程でメモリストリング孔の中心に空洞を生じにくくすることができ、次の工程において塗布型犠牲膜69の上端69uの高さを制御性良くリセスすることができる。これにより、イオン注入工程の制御性が向上するとともに、且つ、確実にバリア絶縁膜67を半導体ピラー内に残すことができるので、メモリトランジスタ部の半導体ピラーにもリンドープト・ポリシリコン膜18fが接触することがなくなり、トランジスタ特性も向上することができる。
図8は、本発明の第4の実施例に係る不揮発性半導体記憶装置の構成及び製造方法を例示する模式的断面図である。
すなわち、同図(a)は、不揮発性半導体記憶装置の構成を例示する模式的断面図であり、同図(b)、(c)及び(d)は、その製造方法を例示する工程順模式的断面図である。
まず、図3(a)〜(c)に例示した処理を実施して、メモリストリング孔Htの内壁面に、メモリ部積層膜61と半導体ピラー膜SPfとを形成する。
不揮発性半導体記憶装置114においては、不揮発性半導体記憶装置111と異なり、芯部68として、SiNの代わりに酸素添加アモルファスシリコン膜71を用いている。このため、図8(c)に例示した酸素添加アモルファスシリコン膜71のリセスの際に、酸素添加アモルファスシリコン膜71と半導体ピラー膜SPfとはほぼ同じエッチング速度で削られる。これにより、リセス後においては、酸素添加アモルファスシリコン膜71の上端71uと半導体ピラー膜SPfの上端とをほぼ同じ高さにすることができる。
図9は、本発明の第5の実施例に係る不揮発性半導体記憶装置の構成及び製造方法を例示する模式的断面図である。
すなわち、同図(a)は、不揮発性半導体記憶装置の構成を例示する模式的断面図であり、同図(b)及び(c)は、その製造方法を例示する工程順模式的断面図である。
図10は、図9に続く工程順模式的断面図である。
まず、図9(b)に表したように、バックゲートBGの一部と積層構造体MLとに、Z軸方向に延在するメモリトランジスタ孔Hmを形成し、メモリトランジスタ孔Hmの内部を例えばSiN膜からなる犠牲膜SFで埋め込む。そして、その上に、層間絶縁膜15と選択ゲート電極膜SGfとエクステンション層間絶縁膜16fとを積層する。さらに、リソグラフィーとRIE法により、エクステンション層間絶縁膜16fに開口部16oを形成する。
図9(b)、図9(c)及び図10(a)に例示した工程を実施して、スペーサ犠牲膜16sを用いて、エクステンション層間絶縁膜16fを貫通するエクステンション層間絶縁膜孔H16の径は、選択ゲート電極SGを貫通する選択トランジスタ孔Hsの径よりも大きくされている。これにより、図10(b)に例示した工程において、Z軸方向の上方からみて、選択ゲート電極SG近傍の半導体ピラー膜SPfは、上方に露出しており、垂直入射の不純物注入の際に、横方向の反跳によるのではなく、半導体ピラー膜SPfに直接的に不純物が注入される。
図11は、本発明の第6の実施例に係る不揮発性半導体記憶装置の構成を例示する模式的断面図である。
図11に表したように、本発明の第1の実施形態に係る第6の実施例の不揮発性半導体記憶装置116においては、不揮発性半導体記憶装置115と同様に、エクステンション層間絶縁膜16fを貫通するエクステンション層間絶縁膜孔H16の径は、選択ゲート電極SGを貫通する選択トランジスタ孔Hsの径よりも大きくされている。すなわち、絶縁層16の上端に対向する半導体ピラーSPの径は、選択ゲート電極SGに対向する半導体ピラーSPの径よりも大きくされている。そして、芯部68には、第4の実施例に関して説明した酸素添加アモルファスシリコン膜71が用いられている。
なお、図12においても、導電部分のみを示し、絶縁部分は図示を省略している。
図12に表したように、本実施形態に係る別の不揮発性半導体記憶装置120においても、電極膜WLと絶縁膜14(図示せず)とが積層された積層構造体MLをZ軸方向に貫通する半導体ピラーSPが設けられている。
図13は、本発明の第2の実施形態に係る不揮発性半導体記憶装置の製造方法を例示するフローチャート図である。
図13に表したように、本実施形態に係る不揮発性半導体記憶装置の製造方法においては、まず、基板11の主面11aの上に、絶縁膜14と電極膜WLとを交互に積層して積層構造体MLを形成する(ステップS110)。そして、積層構造体MLの上に選択ゲート電極膜SGfを形成する(ステップS120)。そして、選択ゲート電極SGの上に絶縁層16を形成する(ステップS130)。
上記のステップS110〜ステップS160においては、例えば、図3(a)〜図4(a)に関して説明した処理を行う。
すなわち、例えば、図4(b)に関して説明した不純物注入、及び、例えば図5(c)に関して説明した拡散法等を実施する。
図14に表したように、本実施形態に係る不揮発性半導体記憶装置の別の製造方法においては、まず、基板11の主面11aの上に、絶縁膜14と電極膜WLとを交互に積層して積層構造体MLを形成する(ステップS110)。
そして、積層構造体MLの上に選択ゲート電極SGを形成する(ステップS120)。 そして、選択ゲート電極SGの上に絶縁層16を形成する(ステップS130)。
上記のステップS110〜ステップS160においては、例えば、図3(a)に関して説明した処理の一部を行う。
すなわち、例えば、図9(b)、図9(c)及び図10(a)に関して説明した処理を行う。
すなわち、例えば、図10(b)に関して説明した処理の一部を行う。
すなわち、例えば、図10(b)に関して説明した処理の他の一部を行う。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
Claims (2)
- 基板の主面の上に絶縁膜と電極膜とを交互に積層して積層構造体を形成し、
前記積層構造体の上に選択ゲート電極を形成し、
前記選択ゲート電極の上に絶縁層を形成し、
前記積層構造体と前記選択ゲート電極と前記絶縁層とを、前記主面に対して垂直な第1方向に貫通する第1貫通ホールを形成して、前記第1貫通ホールの内側面に半導体膜を形成して、前記半導体膜と前記電極膜とが対向する部分に記憶セルを形成し、
前記半導体膜の内側に芯部を形成し、
前記芯部の上端が、前記選択ゲート電極の上端よりも上側で、前記絶縁層の上面よりも下側になるように、前記芯部を後退させ、
前記半導体膜に不純物を導入することを特徴とする不揮発性半導体記憶装置の製造方法。 - 基板の主面の上に絶縁膜と電極膜とを交互に積層して積層構造体を形成し、
前記積層構造体の上に選択ゲート電極を形成し、
前記選択ゲート電極の上に絶縁層を形成し、
前記積層構造体と前記選択ゲート電極を前記主面に対して垂直な第1方向に貫通する第2貫通ホールと、前記絶縁層を前記第1方向に貫通して前記第2貫通ホールと連通し前記絶縁層の上端における径が前記第2貫通ホールよりも大きい第3貫通ホールと、を形成し、
前記第2貫通ホール及び前記第3貫通ホールの内側面に半導体膜を形成して、前記半導体膜と前記電極膜とが対向する部分に記憶セルを形成し、
前記半導体膜の内側に芯部を埋め込み、
前記芯部を表面から後退させ、
前記芯部を表面から後退させた状態で前記半導体膜の前記選択ゲート電極の側の部分に不純物を注入することを特徴とする不揮発性半導体記憶装置の製造方法。
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009072950A JP4897009B2 (ja) | 2009-03-24 | 2009-03-24 | 不揮発性半導体記憶装置の製造方法 |
KR1020100020250A KR101117349B1 (ko) | 2009-03-24 | 2010-03-08 | 불휘발성 반도체 기억 장치 및 그 제조 방법 |
US12/724,713 US8653582B2 (en) | 2009-03-24 | 2010-03-16 | Nonvolatile semiconductor memory device and method for manufacturing same |
US14/150,504 US9312134B2 (en) | 2009-03-24 | 2014-01-08 | Nonvolatile semiconductor memory device and method for manufacturing same |
US14/833,827 US9318503B2 (en) | 2009-03-24 | 2015-08-24 | Nonvolatile semiconductor memory device and method for manufacturing same |
US15/064,270 US9601503B2 (en) | 2009-03-24 | 2016-03-08 | Nonvolatile semiconductor memory device and method for manufacturing same |
US15/424,532 US9941296B2 (en) | 2009-03-24 | 2017-02-03 | Nonvolatile semiconductor memory device and method for manufacturing same |
US15/915,653 US10418378B2 (en) | 2009-03-24 | 2018-03-08 | Nonvolatile semiconductor memory device and method for manufacturing same |
US16/519,705 US10658383B2 (en) | 2009-03-24 | 2019-07-23 | Nonvolatile semiconductor memory device and method for manufacturing same |
US16/849,457 US11257842B2 (en) | 2009-03-24 | 2020-04-15 | Nonvolatile semiconductor memory device and method for manufacturing same |
US17/576,164 US11792992B2 (en) | 2009-03-24 | 2022-01-14 | Nonvolatile semiconductor memory device and method for manufacturing same |
US18/465,223 US20240008276A1 (en) | 2009-03-24 | 2023-09-12 | Nonvolatile semiconductor memory device and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009072950A JP4897009B2 (ja) | 2009-03-24 | 2009-03-24 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010225946A JP2010225946A (ja) | 2010-10-07 |
JP4897009B2 true JP4897009B2 (ja) | 2012-03-14 |
Family
ID=42783032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009072950A Expired - Fee Related JP4897009B2 (ja) | 2009-03-24 | 2009-03-24 | 不揮発性半導体記憶装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (10) | US8653582B2 (ja) |
JP (1) | JP4897009B2 (ja) |
KR (1) | KR101117349B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9672932B2 (en) | 2015-05-13 | 2017-06-06 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and memory system including the same |
US11361827B2 (en) | 2011-01-21 | 2022-06-14 | Micron Technology, Inc. | Memory devices having source lines directly coupled to body regions and methods |
Families Citing this family (89)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4897009B2 (ja) | 2009-03-24 | 2012-03-14 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
JP5380190B2 (ja) * | 2009-07-21 | 2014-01-08 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP2011040421A (ja) * | 2009-08-06 | 2011-02-24 | Elpida Memory Inc | 半導体装置およびその製造方法 |
KR101137929B1 (ko) * | 2010-05-31 | 2012-05-09 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
US9000509B2 (en) | 2010-05-31 | 2015-04-07 | Hynix Semiconductor Inc. | Three dimensional pipe gate nonvolatile memory device |
KR101083637B1 (ko) * | 2010-05-31 | 2011-11-16 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 그 제조 방법 |
JP2012009512A (ja) * | 2010-06-22 | 2012-01-12 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
US8803214B2 (en) | 2010-06-28 | 2014-08-12 | Micron Technology, Inc. | Three dimensional memory and methods of forming the same |
KR101149619B1 (ko) * | 2010-11-19 | 2012-05-25 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
US8759895B2 (en) | 2011-02-25 | 2014-06-24 | Micron Technology, Inc. | Semiconductor charge storage apparatus and methods |
WO2012121265A1 (en) | 2011-03-10 | 2012-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and method for manufacturing the same |
JP5398766B2 (ja) | 2011-03-16 | 2014-01-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
US8945996B2 (en) | 2011-04-12 | 2015-02-03 | Micron Technology, Inc. | Methods of forming circuitry components and methods of forming an array of memory cells |
KR101206157B1 (ko) | 2011-04-26 | 2012-11-28 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
KR101826221B1 (ko) | 2011-05-24 | 2018-02-06 | 삼성전자주식회사 | 반도체 메모리 소자 및 그의 제조 방법 |
KR101868799B1 (ko) * | 2011-05-26 | 2018-06-21 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
KR20130015428A (ko) * | 2011-08-03 | 2013-02-14 | 삼성전자주식회사 | 반도체 소자 |
JP2013055204A (ja) | 2011-09-02 | 2013-03-21 | Toshiba Corp | 半導体記憶装置 |
JP5487170B2 (ja) * | 2011-09-02 | 2014-05-07 | 株式会社東芝 | 半導体記憶装置 |
JP5514172B2 (ja) * | 2011-09-02 | 2014-06-04 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
JP5543950B2 (ja) * | 2011-09-22 | 2014-07-09 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 |
JP2013105979A (ja) | 2011-11-16 | 2013-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
KR20130068144A (ko) * | 2011-12-15 | 2013-06-25 | 에스케이하이닉스 주식회사 | 적층형 메모리 장치 |
US9865506B2 (en) | 2011-12-15 | 2018-01-09 | SK Hynix Inc. | Stack type semiconductor memory device |
US8599616B2 (en) | 2012-02-02 | 2013-12-03 | Tower Semiconductor Ltd. | Three-dimensional NAND memory with stacked mono-crystalline channels |
US8501609B2 (en) | 2012-02-02 | 2013-08-06 | Tower Semiconductor Ltd. | Method for generating a three-dimensional NAND memory with mono-crystalline channels using sacrificial material |
JP2013183086A (ja) * | 2012-03-02 | 2013-09-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP5808708B2 (ja) | 2012-04-10 | 2015-11-10 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP2013222785A (ja) * | 2012-04-16 | 2013-10-28 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
KR20130136249A (ko) * | 2012-06-04 | 2013-12-12 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
US10367001B2 (en) | 2012-06-04 | 2019-07-30 | SK Hynix Inc. | 3D semiconductor memory device |
USRE49831E1 (en) | 2012-06-04 | 2024-02-06 | SK Hynix Inc. | 3D semiconductor memory device |
JP2014011389A (ja) | 2012-07-02 | 2014-01-20 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
US8797804B2 (en) | 2012-07-30 | 2014-08-05 | Micron Technology, Inc. | Vertical memory with body connection |
KR20140026894A (ko) * | 2012-08-23 | 2014-03-06 | 에스케이하이닉스 주식회사 | 3차원 적층형 메모리 장치 |
JP2014063556A (ja) * | 2012-09-24 | 2014-04-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR102091713B1 (ko) | 2012-09-27 | 2020-03-20 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
KR20140049847A (ko) * | 2012-10-18 | 2014-04-28 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
KR102021801B1 (ko) | 2012-12-10 | 2019-09-17 | 삼성전자주식회사 | 3차원 반도체 장치 |
US8946807B2 (en) * | 2013-01-24 | 2015-02-03 | Micron Technology, Inc. | 3D memory |
US9123579B2 (en) * | 2013-03-13 | 2015-09-01 | Macronix International Co., Ltd. | 3D memory process and structures |
US9276011B2 (en) | 2013-03-15 | 2016-03-01 | Micron Technology, Inc. | Cell pillar structures and integrated flows |
JP2014187329A (ja) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | 半導体記憶装置の製造方法及び半導体記憶装置 |
JP2015053336A (ja) * | 2013-09-05 | 2015-03-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
US9508735B2 (en) * | 2013-09-19 | 2016-11-29 | Micron Technology, Inc. | Methods and apparatuses having strings of memory cells and select gates with double gates |
KR102094472B1 (ko) * | 2013-10-08 | 2020-03-27 | 삼성전자주식회사 | 반도체 장치 |
KR20150100325A (ko) | 2014-02-25 | 2015-09-02 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
JP6226788B2 (ja) * | 2014-03-20 | 2017-11-08 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
US9209199B2 (en) * | 2014-03-21 | 2015-12-08 | Intel Corporation | Stacked thin channels for boost and leakage improvement |
US11018149B2 (en) * | 2014-03-27 | 2021-05-25 | Intel Corporation | Building stacked hollow channels for a three dimensional circuit device |
US9583505B2 (en) * | 2014-06-05 | 2017-02-28 | Kabushiki Kaisha Toshiba | Non-volatile memory device |
KR20160004069A (ko) | 2014-07-02 | 2016-01-12 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
KR20160013765A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전자주식회사 | 반도체 장치 |
US9524979B2 (en) * | 2014-09-08 | 2016-12-20 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing same |
JP2016062957A (ja) * | 2014-09-16 | 2016-04-25 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
US9324731B1 (en) * | 2015-01-30 | 2016-04-26 | Macronix International Co., Ltd. | Method for fabricating memory device |
US9748337B2 (en) * | 2015-03-12 | 2017-08-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9613975B2 (en) * | 2015-03-31 | 2017-04-04 | Sandisk Technologies Llc | Bridge line structure for bit line connection in a three-dimensional semiconductor device |
US9548121B2 (en) * | 2015-06-18 | 2017-01-17 | Macronix International Co., Ltd. | Memory device having only the top poly cut |
KR20170027571A (ko) * | 2015-09-02 | 2017-03-10 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR20170036878A (ko) * | 2015-09-18 | 2017-04-03 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
US11120884B2 (en) | 2015-09-30 | 2021-09-14 | Sunrise Memory Corporation | Implementing logic function and generating analog signals using NOR memory strings |
US9397111B1 (en) * | 2015-10-30 | 2016-07-19 | Sandisk Technologies Llc | Select gate transistor with single crystal silicon for three-dimensional memory |
US9842856B2 (en) * | 2016-03-09 | 2017-12-12 | Toshiba Memory Corporation | Semiconductor memory device and method of manufacturing the same |
TW201733020A (zh) * | 2016-03-10 | 2017-09-16 | Toshiba Kk | 半導體裝置及其製造方法 |
CN108834429B (zh) * | 2016-03-11 | 2023-04-18 | 株式会社国际电气 | 半导体装置的制造方法、记录介质以及基板处理装置 |
JP2018160303A (ja) * | 2017-03-23 | 2018-10-11 | 東芝メモリ株式会社 | 半導体記憶装置 |
KR20180137264A (ko) * | 2017-06-16 | 2018-12-27 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR102498250B1 (ko) * | 2017-09-11 | 2023-02-10 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
US10593796B2 (en) * | 2017-12-13 | 2020-03-17 | Nxp Usa, Inc. | Lateral insulated-gate bipolar transistor and method therefor |
JP2019161067A (ja) | 2018-03-14 | 2019-09-19 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
US10355017B1 (en) | 2018-03-23 | 2019-07-16 | Sandisk Technologies Llc | CMOS devices containing asymmetric contact via structures and method of making the same |
US10770459B2 (en) | 2018-03-23 | 2020-09-08 | Sandisk Technologies Llc | CMOS devices containing asymmetric contact via structures |
US10559582B2 (en) | 2018-06-04 | 2020-02-11 | Sandisk Technologies Llc | Three-dimensional memory device containing source contact to bottom of vertical channels and method of making the same |
CN108807410B (zh) * | 2018-07-16 | 2021-02-05 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
KR102550605B1 (ko) * | 2018-08-28 | 2023-07-04 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
US10854746B2 (en) * | 2018-11-13 | 2020-12-01 | Intel Corporation | Channel conductivity in memory structures |
US11251191B2 (en) * | 2018-12-24 | 2022-02-15 | Sandisk Technologies Llc | Three-dimensional memory device containing multiple size drain contact via structures and method of making same |
CN111524900B (zh) * | 2019-03-04 | 2021-02-09 | 长江存储科技有限责任公司 | 三维存储器件 |
CN110121778B (zh) | 2019-03-04 | 2020-08-25 | 长江存储科技有限责任公司 | 三维存储器件 |
KR20200137806A (ko) * | 2019-05-31 | 2020-12-09 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조방법 |
TWI738202B (zh) * | 2019-06-03 | 2021-09-01 | 旺宏電子股份有限公司 | 三維快閃記憶體及其陣列佈局 |
JP2021034696A (ja) * | 2019-08-29 | 2021-03-01 | キオクシア株式会社 | 半導体記憶装置 |
US11515309B2 (en) | 2019-12-19 | 2022-11-29 | Sunrise Memory Corporation | Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array |
CN114097082A (zh) * | 2020-06-23 | 2022-02-25 | 汉阳大学校产学协力团 | 设置有背栅的三维快闪存储器 |
WO2022047067A1 (en) * | 2020-08-31 | 2022-03-03 | Sunrise Memory Corporation | Thin-film storage transistors in a 3-dimensional array or nor memory strings and process for fabricating the same |
JP2022139975A (ja) * | 2021-03-12 | 2022-09-26 | キオクシア株式会社 | 半導体記憶装置 |
WO2022244207A1 (ja) * | 2021-05-20 | 2022-11-24 | キオクシア株式会社 | メモリデバイス |
KR20240022162A (ko) * | 2022-08-11 | 2024-02-20 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 포함하는 전자 시스템 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5016832B2 (ja) * | 2006-03-27 | 2012-09-05 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP2007317874A (ja) * | 2006-05-25 | 2007-12-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP4768557B2 (ja) * | 2006-09-15 | 2011-09-07 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP4772656B2 (ja) | 2006-12-21 | 2011-09-14 | 株式会社東芝 | 不揮発性半導体メモリ |
JP4939955B2 (ja) * | 2007-01-26 | 2012-05-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4468433B2 (ja) | 2007-11-30 | 2010-05-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5142692B2 (ja) | 2007-12-11 | 2013-02-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2009148954A (ja) | 2007-12-19 | 2009-07-09 | Canon Inc | 記録装置及び搬送制御方法 |
US7732891B2 (en) * | 2008-06-03 | 2010-06-08 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP4897009B2 (ja) * | 2009-03-24 | 2012-03-14 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
JP5514172B2 (ja) * | 2011-09-02 | 2014-06-04 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
-
2009
- 2009-03-24 JP JP2009072950A patent/JP4897009B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-08 KR KR1020100020250A patent/KR101117349B1/ko not_active IP Right Cessation
- 2010-03-16 US US12/724,713 patent/US8653582B2/en active Active
-
2014
- 2014-01-08 US US14/150,504 patent/US9312134B2/en active Active
-
2015
- 2015-08-24 US US14/833,827 patent/US9318503B2/en active Active
-
2016
- 2016-03-08 US US15/064,270 patent/US9601503B2/en active Active
-
2017
- 2017-02-03 US US15/424,532 patent/US9941296B2/en active Active
-
2018
- 2018-03-08 US US15/915,653 patent/US10418378B2/en active Active
-
2019
- 2019-07-23 US US16/519,705 patent/US10658383B2/en active Active
-
2020
- 2020-04-15 US US16/849,457 patent/US11257842B2/en active Active
-
2022
- 2022-01-14 US US17/576,164 patent/US11792992B2/en active Active
-
2023
- 2023-09-12 US US18/465,223 patent/US20240008276A1/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11361827B2 (en) | 2011-01-21 | 2022-06-14 | Micron Technology, Inc. | Memory devices having source lines directly coupled to body regions and methods |
US11705205B2 (en) | 2011-01-21 | 2023-07-18 | Micron Technology, Inc. | Memory devices having source lines directly coupled to body regions and methods |
US9672932B2 (en) | 2015-05-13 | 2017-06-06 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and memory system including the same |
Also Published As
Publication number | Publication date |
---|---|
US9312134B2 (en) | 2016-04-12 |
US20240008276A1 (en) | 2024-01-04 |
US20200243560A1 (en) | 2020-07-30 |
US20160190152A1 (en) | 2016-06-30 |
US11257842B2 (en) | 2022-02-22 |
US10658383B2 (en) | 2020-05-19 |
KR101117349B1 (ko) | 2012-03-08 |
US11792992B2 (en) | 2023-10-17 |
JP2010225946A (ja) | 2010-10-07 |
US20150364489A1 (en) | 2015-12-17 |
US9941296B2 (en) | 2018-04-10 |
US20220139955A1 (en) | 2022-05-05 |
US10418378B2 (en) | 2019-09-17 |
KR20100106911A (ko) | 2010-10-04 |
US20140117434A1 (en) | 2014-05-01 |
US9318503B2 (en) | 2016-04-19 |
US20180197878A1 (en) | 2018-07-12 |
US20190348437A1 (en) | 2019-11-14 |
US9601503B2 (en) | 2017-03-21 |
US20100244119A1 (en) | 2010-09-30 |
US20170148815A1 (en) | 2017-05-25 |
US8653582B2 (en) | 2014-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4897009B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
US10043821B2 (en) | Non-volatile memory device and method of manufacturing same | |
JP5230274B2 (ja) | 不揮発性半導体記憶装置 | |
US8692314B2 (en) | Non-volatile memory device and method for fabricating the same | |
KR101692446B1 (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
US10453745B2 (en) | Semiconductor device and method for fabricating the same | |
US20120299005A1 (en) | Non-volatile memory device and method for fabricating the same | |
US9853050B2 (en) | Semiconductor memory device and method for manufacturing the same | |
US20130161717A1 (en) | Non-volatile memory device and method for fabricating the same | |
KR20130077450A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
US9779948B1 (en) | Method of fabricating 3D NAND | |
JP2010521817A (ja) | 複数のチャネル領域を互いに異なる高さに備える電子デバイス、およびその製造方法 | |
US20180240702A1 (en) | Semiconductor device and method for manufacturing same | |
JP2013197417A (ja) | 不揮発性半導体記憶装置の製造方法 | |
KR20080048313A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
JP2013191680A (ja) | 不揮発性半導体記憶装置の製造方法 | |
TWI828034B (zh) | 半導體儲存裝置及其製造方法 | |
US9831125B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111128 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |