JP5398766B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5398766B2
JP5398766B2 JP2011057937A JP2011057937A JP5398766B2 JP 5398766 B2 JP5398766 B2 JP 5398766B2 JP 2011057937 A JP2011057937 A JP 2011057937A JP 2011057937 A JP2011057937 A JP 2011057937A JP 5398766 B2 JP5398766 B2 JP 5398766B2
Authority
JP
Japan
Prior art keywords
hole
channel body
insulating film
gate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011057937A
Other languages
English (en)
Other versions
JP2012195424A (ja
Inventor
恵 石月
充 佐藤
竜太 勝又
大 木藤
啓安 田中
朋 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011057937A priority Critical patent/JP5398766B2/ja
Priority to KR1020110086493A priority patent/KR20120106525A/ko
Priority to US13/236,723 priority patent/US8581329B2/en
Publication of JP2012195424A publication Critical patent/JP2012195424A/ja
Priority to US14/048,495 priority patent/US8748300B2/en
Application granted granted Critical
Publication of JP5398766B2 publication Critical patent/JP5398766B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
メモリセルにおけるコントロールゲートとして機能する電極層と、絶縁層とを交互に複数積層した積層体にメモリホールを形成し、そのメモリホールの側壁に電荷蓄積膜を形成した後、メモリホール内にチャネルとなるシリコンを設けることでメモリセルを３次元配列したメモリデバイスが提案されている。
そのような３次元積層メモリに特有のデータ消去方法として、ＧＩＤＬ（Gate Induced Drain Leakage）電流を利用した消去方法が提案されている。この消去方法を利用するには、メモリセルの上方に設けられた選択ゲートの上端部近傍のチャネルボディに高濃度の不純物拡散領域が要求される。
特開２００９−１４６９５４号公報
実施形態によれば、十分な消去速度が得られる半導体装置及びその製造方法を提供する。
実施形態によれば、半導体装置は、基板と、第１の積層体と、メモリ膜と、第１のチャネルボディと、第２の積層体と、ゲート絶縁膜と、第２のチャネルボディと、を備えている。
前記第１の積層体は、前記基板上にそれぞれ交互に積層された複数の電極層と複数の第１の絶縁層とを有する。
前記メモリ膜は、前記第１の積層体を積層方向に貫通して形成された第１のホールの側壁に設けられている。
前記第１のチャネルボディは、前記第１のホール内における前記メモリ膜の内側に設けられている。
前記第２の積層体は、前記第１の積層体上に設けられ、選択ゲートとその上に設けられた第２の絶縁層とを有する。
前記ゲート絶縁膜は、前記第１のホールと連通し、前記第２の積層体を積層方向に貫通して形成された第２のホールの側壁に設けられている。
前記第２のチャネルボディは、前記第２のホール内における前記ゲート絶縁膜の内側に設けられ、前記第１のチャネルボディとつながっている。
前記選択ゲートの側面と前記第２の絶縁層との間に段差部が形成されている。前記段差部を被覆する部分の前記第２のチャネルボディの膜厚は、前記第２の絶縁層間に設けられた部分の膜厚よりも厚く、前記段差部を被覆する部分の前記第２のチャネルボディは、前記第２のホールを閉塞している。前記第２のチャネルボディが前記第２のホールを閉塞した部分よりも下における前記選択ゲートで囲まれた領域の前記第２のチャネルボディの内側に絶縁膜がなく空洞が形成されている。
実施形態の半導体装置の模式斜視図。 実施形態の半導体装置におけるメモリセルの模式拡大断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置の製造方法を示す模式断面図。 実施形態の半導体装置におけるメモリストリングの他の具体例を示す模式斜視図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図１は、実施形態の半導体装置１におけるメモリセルアレイの模式斜視図である。なお、図１においては、図を見易くするために、メモリホールＭＨの内壁に形成された絶縁膜以外の絶縁部分については図示を省略している。
図２は、図１におけるメモリセルが設けられた部分の拡大断面図である。
また、図１において、説明の便宜上、ＸＹＺ直交座標系を導入する。この座標系においては、基板１０の主面に対して平行な方向であって相互に直交する２方向をＸ方向及びＹ方向とし、これらＸ方向及びＹ方向の双方に対して直交する方向をＺ方向とする。
図１において、基板１０上には図示しない絶縁層を介してバックゲートＢＧが設けられている。バックゲートＢＧは、例えば不純物が添加され導電性を有するシリコン層である。
バックゲートＢＧ上には、複数の絶縁層４２（図２に示す）と、複数の電極層ＷＬ１Ｄ、ＷＬ２Ｄ、ＷＬ３Ｄ、ＷＬ４Ｄ、ＷＬ１Ｓ、ＷＬ２Ｓ、ＷＬ３Ｓ、ＷＬ４Ｓが、それぞれ交互に積層されている。
電極層ＷＬ１Ｄと電極層ＷＬ１Ｓは、同じ階層に設けられ、下から１層目の電極層を表す。電極層ＷＬ２Ｄと電極層ＷＬ２Ｓは、同じ階層に設けられ、下から２層目の電極層を表す。電極層ＷＬ３Ｄと電極層ＷＬ３Ｓは、同じ階層に設けられ、下から３層目の電極層を表す。電極層ＷＬ４Ｄと電極層ＷＬ４Ｓは、同じ階層に設けられ、下から４層目の電極層を表す。
電極層ＷＬ１Ｄと電極層ＷＬ１Ｓとは、Ｙ方向に分断されている。電極層ＷＬ２Ｄと電極層ＷＬ２Ｓとは、Ｙ方向に分断されている。電極層ＷＬ３Ｄと電極層ＷＬ３Ｓとは、Ｙ方向に分断されている。電極層ＷＬ４Ｄと電極層ＷＬ４Ｓとは、Ｙ方向に分断されている。
電極層ＷＬ１Ｄと電極層ＷＬ１Ｓとの間、電極層ＷＬ２Ｄと電極層ＷＬ２Ｓとの間、電極層ＷＬ３Ｄと電極層ＷＬ３Ｓとの間、および電極層ＷＬ４Ｄと電極層ＷＬ４Ｓとの間には、図４（ｂ）〜図５（ｂ）に示す絶縁物４５が設けられている。
電極層ＷＬ１Ｄ〜ＷＬ４Ｄは、バックゲートＢＧとドレイン側選択ゲートＳＧＤとの間に設けられている。電極層ＷＬ１Ｓ〜ＷＬ４Ｓは、バックゲートＢＧとソース側選択ゲートＳＧＳとの間に設けられている。
電極層の層数は任意であり、図１に例示する４層に限らない。また、以下の説明において、各電極層ＷＬ１Ｄ〜ＷＬ４Ｄ及びＷＬ１Ｓ〜ＷＬ４Ｓを、単に電極層ＷＬと表すこともある。
電極層ＷＬは、例えば不純物が添加され導電性を有するシリコン層である。絶縁層４２は、例えばシリコン酸化物を含むＴＥＯＳ（tetraethoxysilane）層である。
電極層ＷＬ４Ｄ上には、ドレイン側選択ゲートＳＧＤが設けられている。ドレイン側選択ゲートＳＧＤは、例えば不純物が添加され導電性を有するシリコン層である。
電極層ＷＬ４Ｓ上には、ソース側選択ゲートＳＧＳが設けられている。ソース側選択ゲートＳＧＳは、例えば不純物が添加され導電性を有するシリコン層である。
ドレイン側選択ゲートＳＧＤとソース側選択ゲートＳＧＳとは、Ｙ方向に分断されている。なお、以下の説明において、ドレイン側選択ゲートＳＧＤとソース側選択ゲートＳＧＳとを区別することなく単に選択ゲートＳＧと表すこともある。
ソース側選択ゲートＳＧＳ上には、ソース線ＳＬが設けられている。ソース線ＳＬは、金属層である。
ドレイン側選択ゲートＳＧＤ及びソース線ＳＬ上には、複数本のビット線ＢＬが設けられている。各ビット線ＢＬはＹ方向に延在している。
バックゲートＢＧ及びこのバックゲートＢＧ上の積層体には、Ｕ字状のメモリホールＭＨが複数形成されている。電極層ＷＬ１Ｄ〜ＷＬ４Ｄおよびドレイン側選択ゲートＳＧＤには、それらを貫通しＺ方向に延びるホールが形成されている。電極層ＷＬ１Ｓ〜ＷＬ４Ｓおよびソース側選択ゲートＳＧＳには、それらを貫通しＺ方向に延びるホールが形成されている。それらＺ方向に延びる一対のホールは、バックゲートＢＧ内に形成された凹部８１（図５（ｂ）に示す）を介してつながり、Ｕ字状のメモリホールＭＨを構成する。
メモリホールＭＨの内部には、Ｕ字状にチャネルボディ２０、５１が設けられている。チャネルボディ２０、５１は、例えばシリコン膜である。チャネルボディ２０と、メモリホールＭＨの内壁との間にはメモリ膜３０が設けられている。
ドレイン側選択ゲートＳＧＤとチャネルボディ５１との間、およびソース側選択ゲートＳＧＳとチャネルボディ５１との間には、ゲート絶縁膜ＧＤが設けられている。
なお、図１においてメモリホールＭＨ内のすべてをチャネルボディで埋める構造に限らず、メモリホールＭＨの中心軸側に空洞部が残るようにチャネルボディを形成してもよい。あるいは、そのチャネルボディ内側の空洞部に絶縁物を埋め込んだ構造であってもよい。
メモリセルトランジスタ（以下、単にメモリセルとも言う）における各電極層ＷＬとチャネルボディ２０との間には、図２に示すように、電極層ＷＬ側から順に第１の絶縁膜としてブロック膜３１、電荷蓄積膜３２、および第２の絶縁膜としてトンネル膜３３が設けられている。ブロック膜３１は電極層ＷＬに接し、トンネル膜３３はチャネルボディ２０に接し、ブロック膜３１とトンネル膜３３との間に電荷蓄積膜３２が設けられている。
チャネルボディ２０は、メモリセルトランジスタにおけるチャネルとして機能し、電極層ＷＬはコントロールゲートとして機能し、電荷蓄積膜３２はチャネルボディ２０から注入される電荷を蓄積するデータ記憶層として機能する。すなわち、チャネルボディ２０と各電極層ＷＬとの交差部分に、チャネルの周囲をコントロールゲートが囲んだ構造のメモリセルが形成されている。
実施形態の半導体装置１は、データの消去・書き込みを電気的に自由に行うことができ、電源を切っても記憶内容を保持することができる不揮発性半導体記憶装置である。
メモリセルは、例えばチャージトラップ型のメモリセルである。電荷蓄積膜３２は、電荷を捕獲するトラップサイトを多数有し、例えばシリコン窒化膜である。
トンネル膜３３は、例えばシリコン酸化膜であり、電荷蓄積膜３２にチャネルボディ２０から電荷が注入される際、または電荷蓄積膜３２に蓄積された電荷がチャネルボディ２０へ拡散する際に電位障壁となる。
ブロック膜３１は、例えばシリコン酸化膜であり、電荷蓄積膜３２に蓄積された電荷が、電極層ＷＬへ拡散するのを防止する。
ドレイン側選択ゲートＳＧＤ、チャネルボディ５１及びそれらの間のゲート絶縁膜ＧＤは、ドレイン側選択トランジスタＳＴＤを構成する。ドレイン側選択トランジスタＳＴＤにおけるチャネルボディ５１は、ビット線ＢＬと接続されている。
ソース側選択ゲートＳＧＳ、チャネルボディ５１及びそれらの間のゲート絶縁膜ＧＤは、ソース側選択トランジスタＳＴＳを構成する。ソース側選択トランジスタＳＴＳにおけるチャネルボディ５１は、ソース線ＳＬと接続されている。
なお、以下の説明において、ドレイン側選択トランジスタＳＴＤとソース側選択トランジスタＳＴＳとを区別することなく単に選択トランジスタＳＴと表すこともある。
バックゲートＢＧ、このバックゲートＢＧ内に設けられたチャネルボディ２０及びメモリ膜３０は、バックゲートトランジスタＢＧＴを構成する。
ドレイン側選択トランジスタＳＴＤとバックゲートトランジスタＢＧＴとの間には、各電極層ＷＬ４Ｄ〜ＷＬ１ＤをコントロールゲートとするメモリセルＭＣが複数設けられている。同様に、バックゲートトランジスタＢＧＴとソース側選択トランジスタＳＴＳの間にも、各電極層ＷＬ１Ｓ〜ＷＬ４ＳをコントロールゲートとするメモリセルＭＣが複数設けられている。
それら複数のメモリセルＭＣ、ドレイン側選択トランジスタＳＴＳ、バックゲートトランジスタＢＧＴおよびソース側選択トランジスタＳＴＳは、チャネルボディ２０、５１を通じて直列接続され、Ｕ字状の１つのメモリストリングＭＳを構成する。
１つのメモリストリングＭＳは、複数の電極層ＷＬを含む積層体の積層方向に延びる一対の柱状部ＣＬと、バックゲートＢＧに埋め込まれ、一対の柱状部ＣＬの下端をつなぐ連結部ＪＰとを有する。このメモリストリングＭＳがＸ方向及びＹ方向に複数配列されていることにより、複数のメモリセルＭＣがＸ方向、Ｙ方向及びＺ方向に３次元的に設けられている。
複数のメモリストリングＭＳは、基板１０におけるメモリセルアレイ領域に設けられている。基板１０におけるメモリセルアレイ領域の例えば周辺には、メモリセルアレイを制御する周辺回路が設けられている。
次に、図３（ａ）〜図５（ｂ）を参照して、実施形態の半導体装置１の製造方法について説明する。以下の説明では、メモリセルアレイの形成方法について説明する。
基板１０上には、図示しない絶縁層を介してバックゲートＢＧが設けられる。バックゲートＢＧは、例えばホウ素等の不純物がドープされたシリコン層である。そのバックゲートＢＧ上に、図３（ａ）に示すように、レジスト９４を形成する。レジスト９４は、パターニングされ、選択的に形成された開口９４ａを有する。
次に、レジスト９４をマスクにして、バックゲートＢＧを選択的にドライエッチングする。これにより、図３（ｂ）に示すように、バックゲートＢＧに凹部８１が形成される。
次に、図３（ｃ）に示すように、凹部８１に犠牲膜８２を埋め込む。犠牲膜８２は、例えば、シリコン窒化膜、ノンドープシリコン膜などである。その後、犠牲膜８２を全面エッチングして、図３（ｄ）に示すように、凹部８１と凹部８１との間のバックゲートＢＧの表面を露出させる。
次に、図４（ａ）に示すように、バックゲートＢＧ上に絶縁膜４１を形成した後、その上に、複数の電極層ＷＬ及び複数の絶縁層４２を含む第１の積層体を形成する。電極層ＷＬと絶縁層４２とは交互に積層され、絶縁層４２は電極層ＷＬ間に介在される。最上層の電極層ＷＬ上には、絶縁膜４３が形成される。
次に、フォトリソグラフィとエッチングにより、第１の積層体を分断し、絶縁膜４１に達する溝を形成した後、その溝を、図４（ｂ）に示すように、絶縁膜４５で埋め込む。
溝を絶縁膜４５で埋め込んだ後、全面エッチングにより絶縁膜４３を露出させる。その絶縁膜４３上には、図４（ｃ）に示すように、絶縁膜４６が形成される。さらに、絶縁膜４６上には、選択ゲートＳＧ及び絶縁層４７を含む第２の積層体が形成される。絶縁膜４６上に選択ゲートＳＧが形成され、選択ゲートＳＧ上に絶縁層４７が形成される。
次に、図５（ａ）に示すように、バックゲートＢＧ上の第１及び第２の積層体に、ホールｈを形成する。ホールｈは、図示しないマスクを用いた例えばＲＩＥ（Reactive Ion Etching）法で形成される。ホールｈの下端は犠牲膜８２に達し、ホールｈの底部に犠牲膜８２が露出する。犠牲膜８２のほぼ中央に位置する絶縁膜４５を挟むように、一対のホールｈが１つの犠牲膜８２上に位置する。
次に、犠牲膜８２を例えばウェットエッチングによりホールｈを通じて除去する。このときのエッチング液としては、例えばＫＯＨ（水酸化カリウム）溶液等のアルカリ系薬液、あるいは、温度条件によりエッチングレートが調整されたリン酸溶液（Ｈ３ＰＯ４）を用いることができる。
これにより、犠牲膜８２は、図５（ｂ）に示すように、除去される。犠牲膜８２の除去により、バックゲートＢＧに凹部８１が形成される。１つの凹部８１につき、一対のホールｈがつながっている。すなわち、一対のホールｈのそれぞれの下端が１つの共通の凹部８１とつながり、１つのＵ字状のメモリホールＭＨが形成される。
この後、複数の電極層ＷＬを含む第１の積層体におけるメモリホールＭＨの内壁に、図２に示すメモリ膜３０を形成する。さらに、メモリホールＭＨ内におけるメモリ膜３０の内側に、チャネルボディ（第１のチャネルボディ）２０としてシリコン膜を形成する。
一方、選択ゲートＳＧを含む第２の積層体に対しては、後述するように、図６（ａ）以降の工程が行われる。
本実施形態の半導体装置１において、データの消去動作は、電荷蓄積膜３２からの電子の引き抜き、あるいは、電荷蓄積膜３２への正孔の注入を行う動作である。電極層ＷＬをコントロールゲートとするメモリセルＭＣを構成するトランジスタは、しきい値電圧が相対的に低い状態（消去状態）と、しきい値電圧が相対的に高い状態（書き込み状態）とを有する。そして、消去動作は、メモリセルＭＣのしきい値電圧を低い側の状態に設定する動作である。
一般的な２次元構造のメモリでは、基板電位を上げることでフローティングゲートに書き込まれた電子を引き抜いている。しかし、本実施形態のような３次元構造の半導体装置では、メモリセルのチャネルが直接基板とつながっていない。そのため、選択ゲート端のチャネルで生じるＧＩＤＬ（Gate Induced Drain Leakage）電流を利用してメモリセルのチャネル電位をブーストする方法が提案されている。
すなわち、選択ゲートＳＧの上端部近傍のチャネルボディ５１に形成した高濃度に不純物が添加された拡散領域に高電圧を印加することで、選択ゲートＳＧと拡散領域との間にに形成された空乏層に高電界を発生させる。これにより、バンド間トンネリングを起こし、生成される正孔をチャネルボディ５１、２０に供給することでチャネル電位を上昇させる。電極層ＷＬの電位を例えばグランド電位（０Ｖ）にすることで、チャネルボディ２０と電極層ＷＬとの電位差で、電荷蓄積膜３２の電子が引き抜かれ、あるいは、電荷蓄積膜３２に正孔が注入され、消去動作が行われる。
このような消去動作の高速化には、選択ゲートＳＧ上端部近傍のチャネルボディ５１に高濃度に不純物を含む拡散領域が要求される。
以下、図６（ａ）〜図９（ｂ）を参照して、実施形態における選択トランジスタＳＴの形成方法及び構造について説明する。
以下に説明する工程は、図５（ｂ）に示すメモリホールＭＨを形成した後に行われる。なお、メモリホールＭＨにおいて、特に、選択ゲートＳＧ及び絶縁層４７を含む第２の積層体を貫通する部分をホールｈ２とする。
図６（ａ）は、第２の積層体にホールｈ２が形成された状態を表す。
ホールｈ２の形成後、例えば希フッ酸を用いた処理が行われる。この処理により、シリコン酸化物系の絶縁層４７はエッチングされる。また、この希フッ酸処理は、ホールｈ２形成時のＲＩＥによる堆積物除去と、ゲート絶縁膜ＧＤの成膜前処理も兼ねている。
図６（ｂ）に示すように、絶縁層４７はエッチングにより、そのホールｈ２に露出する側壁がホールｈ２の中心軸から離間する方向に後退する。例えば、絶縁層４７の側壁の後退量は５（ｎｍ）ほどである。したがって、ホールｈ２における絶縁層４７間の孔径は、選択ゲートＳＧ間の孔径よりも大きくなる。このため、選択ゲートＳＧの側面と絶縁層４７との間に段差部５０が形成される。
次に、図６（ｃ）に示すように、ホールｈ２の側壁にゲート絶縁膜ＧＤを形成する。ゲート絶縁膜ＧＤは、段差部５０に沿って段差部５０を被覆し、ゲート絶縁膜ＧＤにも段差部が形成される。ゲート絶縁膜ＧＤは、例えば、ＣＶＤ（chemical vapor deposition）法によって形成されるシリコン酸化膜、あるいはシリコン窒化膜である。
次に、ホールｈ２内におけるゲート絶縁膜ＧＤの内側に、チャネルボディ（第２のチャネルボディ）５１となるアモルファスシリコン膜を例えばＣＶＤ法で形成する。その後、熱処理でアモルファスシリコン膜を結晶化させ、多結晶シリコン膜にする。
チャネルボディ５１は、メモリセルにおけるチャネルボディ２０とつながっている。チャネルボディ５１は、ゲート絶縁膜ＧＤを介在させて段差部５０を被覆し、チャネルボディ５１にも段差部が形成される。
次に、チャネルボディ５１に対してイオン注入法により不純物を注入する。例えば、ｎ形不純物であるヒ素（Ａｓ）が、１０ｋｅＶの加速電圧で、５×１０１４／ｃｍ２以上のドーズ量で注入される。
チャネルボディ５１において、選択ゲートＳＧの側面と絶縁層４７との間の段差部５０を被覆する部分は、段差部５０に沿うように形成され、ホールｈ２の中心軸側に出っ張っている。そのため、絶縁層４７間のホールｈ２の側壁に形成されたチャネルボディ５１の側面に対するよりも、段差部５０を被覆する部分に対する不純物注入効率が高くなる。したがって、チャネルボディ５１における段差部５０を被覆する部分は他の部分よりも高濃度に不純物を含む。
チャネルボディ５１に対する不純物の注入後、例えば、１０００℃のＮ２ガス雰囲気中で、１０秒間、熱処理（アニール）を行う。
チャネルボディ５１における段差部５０を被覆する部分は、イオン注入により他の部分よりもヒ素の密度が高くなることにより体積膨張し、その後アニールをすることでさらに体積膨張する。イオン注入及びアニール後のチャネルボディ５１は、例えば２．３倍ほど体積膨張する。
図７（ａ）に示すように、チャネルボディ５１において、段差部５０を被覆する部分（体積膨張部）５１ａの膜厚は、絶縁層４７間に設けられた部分の膜厚よりも厚くなる。チャネルボディ５１の体積膨張部５１ａは、段差部５０近傍でホールｈ２を閉塞する。
体積膨張でホールｈ２を閉塞させることが可能なチャネルボディ５１の成膜時の膜厚は、ホールｈ２の孔径及びゲート絶縁膜ＧＤの膜厚に依存する。ホールｈ２の孔径が小さいほど、体積膨張でホールｈ２を閉塞させることが可能なチャネルボディ５１の膜厚は薄くなる。ゲート絶縁膜ＧＤの膜厚が厚いほど、体積膨張でホールｈ２を閉塞させることが可能なチャネルボディ５１の膜厚は薄くなる。
なお、チャネルボディ５１に注入するイオン種としては、ヒ素に限らず、カーボン（Ｃ）やリン（Ｐ）などでもよく、いずれも５×１０１４／ｃｍ２以上のドーズ量でイオン注入するのが好ましい。
次に、図７（ｂ）に示すように、チャネルボディ５１の体積膨張部５１ａで閉塞された部分より上、すなわち選択ゲートＳＧより上のホールｈ２内におけるチャネルボディ５１の内側に、不純物を含む半導体５３を埋め込む。
例えば、成膜中に１×１０２０／ｃｍ２以上のドーズ量でリンがドープされたアモルファスシリコンを、体積膨張部５１ａより上のホールｈ２内に埋め込む。
その後、ＲＩＥ（Reactive Ion Etching）により、絶縁層４７の上面上のゲート絶縁膜ＧＤ、チャネルボディ５１および半導体５３を除去した後、熱処理により半導体５３を多結晶シリコンにする。すなわち、半導体５３は、例えば、不純物としてリンがドープされた多結晶シリコンとなる。続いて、ビット線ＢＬまたはソース線ＳＬとなる配線ＷＲを、第２の積層体上に形成する。チャネルボディ５１及び半導体５３は、配線ＷＲと電気的に接続される。
半導体５３は、チャネルボディ５１における体積膨張部５１ａより上でチャネルボディ５１に接している。そして、半導体５３の埋め込み後、熱処理を加えることで、半導体５３にドープされた不純物（例えばリン）がチャネルボディ５１に拡散される。
前述したイオン注入により既に不純物がドープされた体積膨張部５１ａは、半導体５３からの不純物の拡散により、さらに不純物濃度が高くなる。体積膨張部５１ａは、選択ゲートＳＧの側面と絶縁層４７との段差部５０を被覆する部分に設けられている。したがって、本実施形態では選択ゲートＳＧ上端部近傍のチャネルボディ５１に高濃度に不純物を含む拡散領域が存在する。この結果、前述したＧＩＤＬ電流を利用してメモリセルのチャネル電位を速やかにブーストでき、消去動作の高速化を図れる。
また、半導体５３からの不純物は、体積膨張部５１ａよりも上のホールｈ２の側壁に形成されたチャネルボディ５１にも拡散される。この結果、チャネルボディ５１における配線ＷＲとつながる上部の抵抗を低減でき、読み出し時のセル電流を増大できる。
なお、比較例として、図６（ｃ）の工程の後、ホールｈ２内に絶縁膜（シリコン窒化膜やシリコン酸化膜）を埋め込み、その絶縁膜を選択ゲートＳＧの上端付近までエッチングにより除去するリセス工程を行い、その絶縁膜が除去された部分に不純物がドープされた半導体を埋め込む方法が挙げられる。この場合も、半導体からの不純物の拡散により、チャネルボディに不純物を供給することができる。
しかしながら、選択ゲートＳＧ間などの孔径の細い箇所では絶縁膜内にシームやボイドが生じやすく、それらの存在は、選択ゲートＳＧの上端近くで絶縁膜のエッチングを停止させる制御性を悪化させる。すなわち、絶縁膜のエッチングがシームやボイドにまで達してしまうとそれらが拡がり、選択ゲートＳＧ間の絶縁膜に比較的大きな隙間もしくは空洞が形成されてしまう。そこに、不純物がドープされた半導体が埋め込まれると、選択トランジスタやメモリセルのチャネルボディにまで不純物がドープされた半導体が入り込み、選択トランジスタやメモリセルのしきい値低下や耐圧不良を起こす原因となり得る。
これに対して、実施形態では、図７（ａ）に示すように、チャネルボディ５１の体積膨張によってホールｈ２は選択ゲートＳＧ上端部近傍で閉塞される。これにより、不純物ドープされた半導体５３を、選択ゲートＳＧのチャネルボディ及びさらにその下のメモリセルトランジスタのチャネルボディに入り込ませることなく、選択ゲートＳＧの上端部近傍に位置制御性よく形成することができる。
この結果、高濃度不純物に選択ゲートＳＧ間のゲート絶縁膜ＧＤがさらされることによるゲート絶縁膜ＧＤの耐圧不良や、高濃度不純物が選択トランジスタやメモリセルトランジスタのチャネルボディに供給されることにより引き起こされるしきい値低下を防ぐことができる。
次に、図８（ａ）〜図８（ｃ）を参照して、選択トランジスタＳＴの他の形成方法及び構造について説明する。
図６（ｃ）に示す工程まで、前述した具体例と同様に進められた後、チャネルボディ５１に対して、イオン注入法により、例えばヒ素、リン、カーボンなどの不純物を注入する。そして、チャネルボディ５１に対する不純物の注入後、アニールを行う。
チャネルボディ５１において、選択ゲートＳＧの側面と絶縁層４７との間の段差部５０を被覆する部分は、段差部５０に沿うように形成され、ホールｈ２の中心軸側に出っ張っている。そのため、絶縁層４７間のホールｈ２の側壁に形成されたチャネルボディ５１の側面に対するよりも、段差部５０を被覆する部分に対する不純物注入効率が高くなる。したがって、チャネルボディ５１における段差部５０を被覆する部分は他の部分よりも高濃度に不純物を含む。
チャネルボディ５１における段差部５０を被覆する部分は、イオン注入により他の部分よりも不純物密度が高くなり体積膨張し、その後アニールをすることでさらに体積膨張する。
図８（ａ）に示すように、チャネルボディ５１において、段差部５０を被覆する部分（体積膨張部）５１ａの膜厚は、絶縁層４７間に設けられた部分の膜厚よりも厚くなる。
なお、本具体例では、上記アニールは最初に示した実施形態と比較して低温で行われる。そのため、チャネルボディ５１の体積膨張部５１ａは、ホールｈ２を閉塞するほどは体積膨張しない。したがって、体積膨張部５１ａの内側のホールｈ２の中心軸側には、空洞もしくは隙間が存在する。
その空洞の径方向サイズＷは、ホールｈ２の孔径、ゲート絶縁膜ＧＤの膜厚、およびチャネルボディ５１の膜厚に依存する。
ホールｈ２を閉塞させるほどに体積膨張部５１ａが体積膨張しないように、上記アニールの温度を抑えることで、イオン注入により注入した不純物が、選択ゲートＳＧ間のチャネルボディ５１に拡散することを抑制できる。これにより、選択トランジスタのカットオフ特性を高めてオフリーク電流Ｉoffを抑えることができる。
次に、図８（ｂ）に示すように、ホールｈ２内におけるチャネルボディ５１の内側に、絶縁膜５５を形成する。絶縁膜５５は、例えばＡＬＤ（Atomic Layer Deposition）法で形成されるシリコン酸化膜やシリコン窒化膜などである。この絶縁膜５５は体積膨張部５１ａの内側の空洞に埋め込まれ、ホールｈ２を閉塞する。
例えば、図８（ａ）における体積膨張部５１ａ間の空洞の径方向サイズＷ（ｎｍ）が、３（ｎｍ）＜Ｗ＜１０（ｎｍ）の場合、絶縁膜５５の膜厚を５（ｎｍ）以上にすれば、その空洞を閉塞することができる。
ＡＬＤ法は薄膜でのカバレッジ性に優れ、また絶縁層４７間のホールｈ２の孔径は選択ゲートＳＧ間のホールｈ２の孔径よりも広いため、絶縁層４７間のホールｈ２は絶縁膜５５で埋まらずに空洞が残る。
また、絶縁膜５５は閉塞部分より下の選択ゲートＳＧ間のチャネルボディ５１の内側にも成膜され、その絶縁膜５５の内側にもわずかに空洞が残る。
次に、体積膨張部５１ａ間に埋め込まれた絶縁膜５５は最小限のエッチングにとどめつつ、絶縁層４７間のホールｈ２の側壁に露出した絶縁膜５５を選択的に除去するように、絶縁膜５５に対して等方性エッチングを行う。
例えば、希フッ酸を用いたウェットエッチングで絶縁膜５５を除去する場合、絶縁膜５５中にシームがあると、シームの部分でエッチングレートが速くなり、体積膨張部５１ａ間を閉塞する絶縁膜５５に対して深さ方向のオーバーエッチングが懸念される。
つまり、絶縁膜５５のシームがウェットエッチングにより拡大し、深さ方向に過剰にエッチングされてしまうと、後工程で形成する不純物ドープ半導体５３が選択ゲートＳＧ間のチャネルボディ５１にまで入り込み、選択トランジスタのしきい値が低下し、カットオフできなくなる懸念がある。
例えば、ＮＦ３とＮＨ３を含む薄膜を絶縁膜５５上に成膜した後、アニールによる熱化学反応でＮＨ４Ｆを生成することで、絶縁膜５５を制御性よく選択的にエッチングすることができる。
これにより、絶縁層４７間のホールｈ２の側壁の絶縁膜５５を除去した後も、図８（ｃ）に示すように、体積膨張部５１ａ間および選択ゲートＳＧ間のチャネルボディ５１の内側に絶縁膜５５が残る。
この結果、不純物ドープ半導体５３が選択ゲートＳＧ間のチャネルボディ５１に接することがなく、選択トランジスタのしきい値を低下させず、したがって、トランジスタのオフリーク電流を増大させない。
絶縁層４７間のホールｈ２の側壁の絶縁膜５５を除去した後、図８（ｃ）に示すように、絶縁膜５５がホールｈ２を閉塞する部分より上、すなわち選択ゲートＳＧより上のホールｈ２内におけるチャネルボディ５１の内側に、不純物ドープされた半導体５３を埋め込む。
半導体５３は、絶縁膜５５による閉塞部より上でチャネルボディ５１に接している。そして、半導体５３の埋め込み後、熱処理を加えることで、半導体５３にドープされた不純物（例えばリン）がチャネルボディ５１に拡散される。
前述したイオン注入により既に不純物がドープされた体積膨張部５１ａは、半導体５３からの不純物の拡散により、さらに不純物濃度が高くなる。体積膨張部５１ａは、選択ゲートＳＧの側面と絶縁層４７との段差部５０を被覆する部分に設けられている。したがって、本具体例では選択ゲートＳＧ上端部近傍のチャネルボディ５１に高濃度に不純物を含む拡散領域が存在する。この結果、前述したＧＩＤＬ電流を利用してメモリセルのチャネル電位を速やかにブーストでき、消去動作の高速化を図れる。
また、半導体５３からの不純物は、体積膨張部５１ａよりも上のホールｈ２の側壁に形成されたチャネルボディ５１にも拡散される。この結果、チャネルボディ５１における上層配線とつながる上部の抵抗を低減でき、読み出し時のセル電流を増大できる。
さらに、チャネルボディ５１の体積膨張および絶縁膜５５によってホールｈ２は選択ゲートＳＧ上端部近傍で閉塞される。これにより、不純物ドープされた半導体５３を、選択ゲートＳＧのチャネルボディ及びさらにその下のメモリセルトランジスタのチャネルボディに入り込ませることなく、選択ゲートＳＧの上端部近傍に位置制御性よく形成することができる。
この結果、高濃度不純物に選択ゲートＳＧ間のゲート絶縁膜ＧＤがさらされることによるゲート絶縁膜ＧＤの耐圧不良や、高濃度不純物が選択トランジスタやメモリセルトランジスタのチャネルボディに供給されることにより引き起こされるしきい値低下を防ぐことができる。
また、選択トランジスタのチャネルボディ５１、さらにはその下のメモリセルトランジスタのチャネルボディ２０の内側に絶縁膜５５が被覆されているため、不純物ドープ半導体５３を形成する前の前処理で使われる例えば希フッ酸から、それらチャネルボディ５１、２０を保護することができる。
次に、図９（ａ）及び図９（ｂ）を参照して、選択トランジスタＳＴのさらに他の形成方法及び構造について説明する。
図６（ｃ）に示す工程まで、前述した具体例と同様に進められた後、チャネルボディ５１に対して、イオン注入法により、例えばヒ素、カーボンなどの不純物を注入する。そして、チャネルボディ５１に対する不純物の注入後、アニールを行う。
チャネルボディ５１において、選択ゲートＳＧの側面と絶縁層４７との間の段差部５０を被覆する部分は、段差部５０に沿うように形成され、ホールｈ２の中心軸側に出っ張っている。そのため、絶縁層４７間のホールｈ２の側壁に形成されたチャネルボディ５１の側面に対するよりも、段差部５０を被覆する部分に対する不純物注入効率が高くなる。したがって、チャネルボディ５１における段差部５０を被覆する部分は他の部分よりも高濃度に不純物を含む。
チャネルボディ５１における段差部５０を被覆する部分は、イオン注入により他の部分よりも不純物密度が高くなり体積膨張し、その後アニールをすることでさらに体積膨張する。
図９（ａ）に示すように、チャネルボディ５１において、段差部５０を被覆する部分（体積膨張部）５１ａの膜厚は、絶縁層４７間に設けられた部分の膜厚よりも厚くなる。
なお、本具体例では、上記アニールは最初に示した実施形態と比較して低温で行われる。そのため、チャネルボディ５１の体積膨張部５１ａは、ホールｈ２を閉塞するほどは体積膨張しない。したがって、体積膨張部５１ａの内側のホールｈ２の中心軸側には、空洞もしくは隙間が存在する。
ホールｈ２を閉塞させるほどに体積膨張部５１ａが体積膨張しないように、上記アニールの温度を抑えることで、イオン注入により注入した不純物が、選択ゲートＳＧ間のチャネルボディ５１に拡散することを抑制できる。これにより、選択トランジスタのカットオフ特性を高めてオフリーク電流Ｉoffを抑えることができる。
次に、図９（ａ）に示すように、ホールｈ２内におけるチャネルボディ５１の内側に、絶縁膜５６を形成する。絶縁膜５６は、例えばシリコン酸化膜やシリコン窒化膜である。絶縁膜５６は、体積膨張部５１ａの内側の空洞に埋め込まれ、ホールｈ２を閉塞する。
絶縁膜５６は、比較的カバレッジ性が低い成膜方法で形成される。そのため、体積膨張部５１ａ間の孔径が細い部分がまず絶縁膜５６で塞がり、それより下の選択ゲートＳＧ間、さらにはメモリトランジスタのホールｈ２内には絶縁膜５６が入らない。そのような絶縁膜５６は、例えば、ＣＶＤ（chemical vapor deposition）法、ＰＣＶＤ（physical vapor deposition）などで形成することができ、その成膜時の温度などの条件を調整することでカバレッジ性を低下させることができる。
絶縁層４７間のホールｈ２は絶縁膜５６で埋まる。これに対して、絶縁膜５６による閉塞部より下の選択ゲートＳＧ間のチャネルボディ５１の内側には絶縁膜５６は成膜されずに、選択ゲートＳＧ間のチャネルボディ５１の内側およびその下のメモリセルトランジスタのチャネルボディ２０の内側には、空洞６０が残る。
次に、図９（ｂ）に示すように、体積膨張部５１ａ間でホールｈ２を閉塞している部分よりも上の絶縁膜５６を例えばＲＩＥ法でエッチングして除去する。例えば、選択ゲートＳＧの上端から１０（ｎｍ）〜１５０（ｎｍ）ほど上方の位置まで絶縁膜５６をエッチングする。体積膨張部５１ａ間でホールｈ２を閉塞している絶縁膜５６は残される。
次に、残された絶縁膜５６上のホールｈ２内に、不純物ドープされた半導体５３を埋め込む。半導体５３は、絶縁膜５６より上でチャネルボディ５１に接している。そして、半導体５３の埋め込み後、熱処理を加えることで、半導体５３にドープされた不純物（例えばリン）がチャネルボディ５１に拡散される。
この具体例においても、イオン注入および半導体５３からの不純物の拡散により高濃度に不純物を含む体積膨張部５１ａが、選択ゲートＳＧの側面と絶縁層４７との段差部５０を被覆する部分に設けられている。この結果、前述したＧＩＤＬ電流を利用してメモリセルのチャネル電位を速やかにブーストでき、消去動作の高速化を図れる。
また、半導体５３からの不純物は、絶縁膜５６よりも上のホールｈ２の側壁に形成されたチャネルボディ５１にも拡散される。この結果、チャネルボディ５１における上層配線とつながる上部の抵抗を低減でき、読み出し時のセル電流を増大できる。
さらに、チャネルボディ５１の体積膨張および絶縁膜５６によってホールｈ２は選択ゲートＳＧ上端部近傍で閉塞される。これにより、不純物ドープされた半導体５３を、選択ゲートＳＧのチャネルボディ及びさらにその下のメモリセルトランジスタのチャネルボディに入り込ませることなく、選択ゲートＳＧの上端部近傍に位置制御性よく形成することができる。
この結果、高濃度不純物に選択ゲートＳＧ間のゲート絶縁膜ＧＤがさらされることによるゲート絶縁膜ＧＤの耐圧不良や、高濃度不純物が選択トランジスタやメモリセルトランジスタのチャネルボディに供給されることにより引き起こされるしきい値低下を防ぐことができる。
また、選択ゲートＳＧ間のチャネルボディ５１の内側、およびその下のメモリセルトランジスタにおけるチャネルボディ２０の内側には、絶縁膜５６が形成されず、空洞６０が形成されている。
そのため、チャネルボディと絶縁膜５６との界面の電荷トラップ準位に起因する選択トランジスタやメモリセルのしきい値シフトなどを抑制できる。この結果、読み出し動作や消去動作時に際して高い信頼性が得られる。
メモリストリングはＵ字状に限らず、図１０に示すようにＩ字状であってもよい。図１０には導電部分のみを示し、絶縁部分の図示は省略している。
この構造では、基板１０上にソース線ＳＬが設けられ、その上にソース側選択ゲート（または下部選択ゲート）ＳＧＳが設けられ、その上に複数（例えば４層）の電極層ＷＬが設けられ、最上層の電極層ＷＬとビット線ＢＬとの間にドレイン側選択ゲート（または上部選択ゲート）ＳＧＤが設けられている。
この構造においては、メモリストリングの上端部に設けられたドレイン側選択トランジスタＳＴＤに対して、図６（ａ）〜図９（ｂ）を参照して前述したプロセス及び構造が適用される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…基板、２０，５１…チャネルボディ、３０…メモリ膜、３２…電荷蓄積膜、４２，４７…絶縁層、５０…段差部、５３…半導体、５５，５６…絶縁膜、ＷＬ…電極層、ＳＧ…選択ゲート、ＧＤ…ゲート絶縁膜

Claims (5)

  1. 基板と、
    前記基板上にそれぞれ交互に積層された複数の電極層と複数の第１の絶縁層とを有する第１の積層体と、
    前記第１の積層体を積層方向に貫通して形成された第１のホールの側壁に設けられたメモリ膜と、
    前記第１のホール内における前記メモリ膜の内側に設けられた第１のチャネルボディと、
    前記第１の積層体上に設けられた第２の積層体であって、選択ゲートとその上に設けられた第２の絶縁層とを有する第２の積層体と、
    前記第１のホールと連通し、前記第２の積層体を積層方向に貫通して形成された第２のホールの側壁に設けられたゲート絶縁膜と、
    前記第２のホール内における前記ゲート絶縁膜の内側に設けられ、前記第１のチャネルボディとつながった第２のチャネルボディと、
    を備え、
    前記選択ゲートの側面と前記第２の絶縁層との間に段差部が形成され、
    前記段差部を被覆する部分の前記第２のチャネルボディの膜厚は、前記第２の絶縁層間に設けられた部分の膜厚よりも厚く、前記段差部を被覆する部分の前記第２のチャネルボディは、前記第２のホールを閉塞しており、
    前記第２のチャネルボディが前記第２のホールを閉塞した部分よりも下における前記選択ゲートで囲まれた領域の前記第２のチャネルボディの内側に絶縁膜がなく空洞が形成されていることを特徴とする半導体装置。
  2. 前記第２の絶縁層間の前記第２のホールの孔径は、前記選択ゲート間の前記第２のホールの孔径よりも大きいことを特徴とする請求項１記載の半導体装置。
  3. 前記段差部を被覆する前記第２のチャネルボディは他の部分よりも高濃度に不純物を含むことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第２のホールの閉塞部よりも上の前記第２のチャネルボディの内側に、前記閉塞部に接して設けられ、不純物を含む半導体をさらに備えたことを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
  5. 基板上に、それぞれ交互に積層された複数の電極層と複数の第１の絶縁層とを有する第１の積層体を形成する工程と、
    前記第１の積層体上に、選択ゲート、第２の絶縁層の順に形成し第２の積層体を形成する工程と、
    前記第１の積層体を積層方向に貫通する第１のホール及び前記第２の積層体を積層方向に貫通し、前記第１のホールと連通する第２のホールを形成する工程と、
    前記第２の絶縁層間の前記第２のホールの孔径を、前記選択ゲート間の前記第２のホールの孔径よりも大きくし、前記選択ゲートの側面と前記第２の絶縁層との間に段差部を形成する工程と、
    前記第１のホールの側壁にメモリ膜を形成する工程と、
    前記第２のホールの側壁にゲート絶縁膜を形成する工程と、
    前記メモリ膜の内側に第１のチャネルボディを形成する工程と、
    前記ゲート絶縁膜の内側に、前記第１のチャネルボディとつながった第２のチャネルボディを形成する工程と、
    前記段差部を被覆する前記第２のチャネルボディに、イオン注入法により不純物を注入する工程と、
    前記選択ゲートで囲まれた領域の前記第２のチャネルボディの内側に空洞を残しつつ、前記段差部を被覆する前記第２のチャネルボディを熱処理により体積膨張させて、前記第２のチャネルボディで前記第２のホールを閉塞する工程と、
    前記第２のチャネルボディが前記第２のホールを閉塞した部分よりも上の前記第２のチャネルボディの内側に、不純物を含む半導体を形成する工程と、
    前記不純物を含む半導体から前記第２のチャネルボディに向けて不純物を拡散させる工程と、
    を備えたことを特徴とする半導体装置の製造方法。
JP2011057937A 2011-03-16 2011-03-16 半導体装置及びその製造方法 Expired - Fee Related JP5398766B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011057937A JP5398766B2 (ja) 2011-03-16 2011-03-16 半導体装置及びその製造方法
KR1020110086493A KR20120106525A (ko) 2011-03-16 2011-08-29 반도체 장치 및 그 제조 방법
US13/236,723 US8581329B2 (en) 2011-03-16 2011-09-20 Semiconductor device and method for manufacturing same
US14/048,495 US8748300B2 (en) 2011-03-16 2013-10-08 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011057937A JP5398766B2 (ja) 2011-03-16 2011-03-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012195424A JP2012195424A (ja) 2012-10-11
JP5398766B2 true JP5398766B2 (ja) 2014-01-29

Family

ID=46827793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011057937A Expired - Fee Related JP5398766B2 (ja) 2011-03-16 2011-03-16 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US8581329B2 (ja)
JP (1) JP5398766B2 (ja)
KR (1) KR20120106525A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5559120B2 (ja) * 2011-09-22 2014-07-23 株式会社東芝 不揮発性半導体記憶装置
JP2013098391A (ja) * 2011-11-01 2013-05-20 Toshiba Corp 不揮発性半導体記憶装置
JP2014011389A (ja) * 2012-07-02 2014-01-20 Toshiba Corp 半導体装置の製造方法及び半導体装置
US9190490B2 (en) 2013-03-15 2015-11-17 Intel Corporation Local buried channel dielectric for vertical NAND performance enhancement and vertical scaling
JP2014183304A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2014187191A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
JP2015056444A (ja) 2013-09-10 2015-03-23 株式会社東芝 不揮発性記憶装置およびその製造方法
KR102101841B1 (ko) 2013-10-28 2020-04-17 삼성전자 주식회사 수직형 비휘발성 메모리 소자
US9379165B2 (en) 2013-12-23 2016-06-28 Kabushiki Kaisha Toshiba Semiconductor memory device
JP6226788B2 (ja) 2014-03-20 2017-11-08 東芝メモリ株式会社 不揮発性半導体記憶装置及びその製造方法
KR20160013765A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 반도체 장치
US9917096B2 (en) * 2014-09-10 2018-03-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
KR20160087479A (ko) 2015-01-13 2016-07-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20170027571A (ko) * 2015-09-02 2017-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102424370B1 (ko) 2015-10-08 2022-07-22 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
CN109473441B (zh) * 2017-08-31 2021-08-31 长江存储科技有限责任公司 一种3d nand存储器存储单元结构
WO2019244373A1 (ja) 2018-06-19 2019-12-26 キオクシア株式会社 メモリデバイス
US11164885B2 (en) * 2018-12-27 2021-11-02 SK Hynix Inc. Nonvolatile memory device having multiple numbers of channel layers
JP2020155450A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体記憶装置
KR20200131050A (ko) 2019-05-13 2020-11-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN112820733B (zh) * 2021-01-06 2022-04-29 长江存储科技有限责任公司 一种半导体器件及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5193551B2 (ja) * 2007-10-05 2013-05-08 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP4468433B2 (ja) * 2007-11-30 2010-05-26 株式会社東芝 不揮発性半導体記憶装置
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
US7732891B2 (en) 2008-06-03 2010-06-08 Kabushiki Kaisha Toshiba Semiconductor device
JP2010027870A (ja) * 2008-07-18 2010-02-04 Toshiba Corp 半導体記憶装置及びその製造方法
JP5300419B2 (ja) * 2008-11-05 2013-09-25 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5383241B2 (ja) * 2009-02-16 2014-01-08 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5395460B2 (ja) * 2009-02-25 2014-01-22 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP4897009B2 (ja) 2009-03-24 2012-03-14 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP2011035228A (ja) 2009-08-04 2011-02-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US8748300B2 (en) 2014-06-10
US20120235221A1 (en) 2012-09-20
JP2012195424A (ja) 2012-10-11
KR20120106525A (ko) 2012-09-26
US8581329B2 (en) 2013-11-12
US20140038396A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
JP5398766B2 (ja) 半導体装置及びその製造方法
US9054132B2 (en) Method for manufacturing semiconductor device and semiconductor device
JP6095908B2 (ja) 不揮発性メモリ素子及びその製造方法
US9431419B2 (en) Semiconductor memory device and method for manufacturing same
US8507973B2 (en) Non-volatile memory device and method for fabricating the same
US8198667B2 (en) Semiconductor memory device and method for manufacturing same
JP2013055204A (ja) 半導体記憶装置
JP2013105979A (ja) 半導体装置及びその製造方法
US8669608B2 (en) Method for manufacturing nonvolatile semiconductor storage device and nonvolatile semiconductor storage device
US8912594B2 (en) Nonvolatile semiconductor memory device including silicon germanium semiconductor layer
KR20130116116A (ko) 반도체 장치 및 그 제조 방법
JP2018142654A (ja) 半導体装置及びその製造方法
JP5514172B2 (ja) 不揮発性半導体記憶装置およびその製造方法
KR20140078233A (ko) 비휘발성 메모리 장치 및 그 제조 방법
JP5559120B2 (ja) 不揮発性半導体記憶装置
US8692311B2 (en) Method for manufacturing semiconductor device
JP2013197482A (ja) 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
WO2011091707A1 (zh) 电荷俘获非挥发半导体存储器及其制造方法
JP2011009447A (ja) 不揮発性半導体記憶装置及びその製造方法
JP7480000B2 (ja) 半導体装置およびその製造方法
KR101086496B1 (ko) 비휘발성 메모리 소자의 플로팅 게이트 형성방법
KR20130072910A (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN114156274A (zh) 一种3d存储器件的沟道孔制造方法、3d存储器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131022

R151 Written notification of patent or utility model registration

Ref document number: 5398766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees