JP5300419B2 - 不揮発性半導体記憶装置及びその製造方法 - Google Patents

不揮発性半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP5300419B2
JP5300419B2 JP2008284375A JP2008284375A JP5300419B2 JP 5300419 B2 JP5300419 B2 JP 5300419B2 JP 2008284375 A JP2008284375 A JP 2008284375A JP 2008284375 A JP2008284375 A JP 2008284375A JP 5300419 B2 JP5300419 B2 JP 5300419B2
Authority
JP
Japan
Prior art keywords
hole
film
memory device
semiconductor memory
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008284375A
Other languages
English (en)
Other versions
JP2010114204A (ja
Inventor
大 木藤
竜太 勝又
傑 鬼頭
嘉晃 福住
啓安 田中
陽介 小森
恵 石月
英明 青地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008284375A priority Critical patent/JP5300419B2/ja
Priority to US12/563,832 priority patent/US7982261B2/en
Priority to TW098132138A priority patent/TWI390714B/zh
Priority to KR1020090105870A priority patent/KR101050571B1/ko
Publication of JP2010114204A publication Critical patent/JP2010114204A/ja
Application granted granted Critical
Publication of JP5300419B2 publication Critical patent/JP5300419B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、不揮発性半導体記憶装置及びその製造方法に関し、特に、複数の絶縁膜及び電極膜が交互に積層された不揮発性半導体記憶装置及びその製造方法に関する。
従来より、フラッシュメモリ等の不揮発性半導体記憶装置は、シリコン基板の表面にメモリセルを２次元的に集積させることにより作製されてきた。このような半導体記憶装置のビット単価を低減して大容量化を図るためには、メモリセルの高集積化が必要であるが、近年、その高集積化もコスト的、技術的に困難になってきている。
高集積化の限界をブレークスルーする技術として、素子を３次元的に集積するアイデアが多数提案されている。素子を平面内だけでなく垂直方向にも積層すれば、最小加工寸法が一定であったとしても、容量を増加させることができる。しかし、一般的な３次元デバイスは、各層毎に数回のリソグラフィ工程が必要となるため、リソグラフィ工程の増加に伴うコストの増加が、シリコン基板の面積縮小によるコストの低減を相殺してしまい、３次元化してもコストを低減することは困難である。
この問題に鑑み、本発明者等は、一括加工型３次元積層メモリを提案した（例えば、特許文献１参照。）。この技術においては、シリコン基板上に電極膜と絶縁膜とを交互に積層させて積層体を形成した後、この積層体に貫通ホールを一括加工で形成する。そして、貫通ホールの側面上に電荷蓄積層を形成し、貫通ホールの内部にシリコンを埋め込むことにより、シリコンピラーを形成する。これにより、各電極膜とシリコンピラーとの交差部分にメモリセルが形成される。
この一括加工型３次元積層メモリにおいては、各電極膜及び各シリコンピラーの電位を制御することにより、シリコンピラーから電荷蓄積層に電荷を出し入れして情報を記録することができる。この技術によれば、シリコン基板上に複数の電極膜を積層することにより、１ビット当たりのチップ面積を低減し、コストを低減することができる。また、積層体を一括加工して３次元積層メモリを作製することができるため、積層数が増加しても、リソグラフィ工程の回数は増加せず、コストの増加を抑えることができる。
しかしながら、このような一括加工型３次元積層メモリにおいても、積層数が増加すると、貫通ホールを一括加工で形成することが困難になる。このため、貫通ホールを複数回に分けて形成することが必要となる。この場合、先に形成した貫通ホールと、後に形成した貫通ホールとの間で位置ずれが生じると、貫通ホール同士の結合部分の断面積が小さくなってしまい、シリコンピラーの抵抗が増加してしまうという問題がある。
特開２００７−２６６１４３号公報
本発明の目的は、半導体ピラーの抵抗の増加を抑制し、積層数を増やすことができる積層型の不揮発性半導体記憶装置及びその製造方法を提供することである。
本発明の一態様によれば、それぞれ複数の絶縁膜及び電極膜が交互に積層された第１の積層体と、前記第１の積層体上に設けられ、それぞれ複数の絶縁膜及び電極膜が交互に積層された第２の積層体と、前記第１及び第２の積層体の積層方向に延び、前記第１及び第２の積層体を貫通する貫通ホールと、前記貫通ホールの内面上に形成された絶縁層と、前記貫通ホールの内部に埋設された半導体ピラーと、前記第２の積層体上に設けられ、前記積層方向に対して交差する第１方向に延び、一部の前記半導体ピラーの上端部に接続された複数本のソース線と、前記第２の積層体上に設けられ、前記積層方向及び前記第１方向の双方に対して交差する第２方向に延び、残りの前記半導体ピラーの上端部に接続された複数本のビット線と、上端部が前記ソース線に接続された１本の前記半導体ピラーの下端部と上端部が前記ビット線に接続された他の１本の前記半導体ピラーの下端部とを相互に接続する接続部材と、を備え、前記貫通ホールにおける前記第２の積層体内に形成された第２の部分の中心軸は、前記貫通ホールにおける前記第１の積層体内に形成された第１の部分の中心軸から前記積層方向に対して交差する方向にずれており、前記第２の部分の下端は前記第１の部分の上端よりも下方に位置していることを特徴とする不揮発性半導体記憶装置が提供される。
本発明の他の一態様によれば、基板上にそれぞれ複数の絶縁膜及び電極膜を交互に積層して第１の積層体を形成する工程と、前記第１の積層体に前記第１の積層体の積層方向に延びる第１の貫通ホールを形成する工程と、前記第１の貫通ホール内に犠牲材を埋め込む工程と、前記第１の積層体上にそれぞれ複数の絶縁膜及び電極膜を交互に積層して第２の積層体を形成する工程と、前記第２の積層体に前記積層方向に延び前記第１の貫通ホールに連通される第２の貫通ホールを形成する工程と、前記第２の貫通ホールを介してエッチングを行い、前記犠牲材を除去する工程と、前記第１及び第２の貫通ホールの内面上に絶縁層を形成する工程と、前記第１及び第２の貫通ホールの内部に半導体材料を埋め込んで、半導体ピラーを形成する工程と、を備え、前記第２の貫通ホールは、前記第１の積層体の内部に侵入するように形成することを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
本発明によれば、半導体ピラーの抵抗の増加を抑制し、積層数を増やすことができる積層型の不揮発性半導体記憶装置及びその製造方法を実現することができる。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第１の実施形態について説明する。
図１（ａ）及び（ｂ）は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、相互に直交する断面を示し、
図２は、図１（ａ）及び（ｂ）に示す不揮発性半導体記憶装置における貫通ホールの結合部分を例示する断面図である。
図１（ａ）及び（ｂ）に示すように、本実施形態に係る不揮発性半導体記憶装置１においては、シリコン基板１１が設けられている。シリコン基板１１の上層部分には、素子分離膜１２が形成されている。また、シリコン基板１１の上面には、シリコン酸化膜１３が形成されており、その上には、例えばポリシリコンからなる導電膜１４が設けられている。
以下、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を導入する。この座標系においては、シリコン基板１１の上面に平行な方向であって相互に直交する２方向をＸ方向及びＹ方向とし、Ｘ方向及びＹ方向の双方に対して直交する方向、すなわち、シリコン酸化膜１３及び導電膜１４の積層方向をＺ方向とする。
導電膜１４上には、それぞれ複数の絶縁膜１５及び電極膜１６が交互に積層されており、積層体ＭＬ１が形成されている。積層体ＭＬ１の最下層及び最上層は、絶縁膜１５により構成されている。電極膜１６は導電性であり、例えばポリシリコンからなり、装置１のワード線として機能する。また、絶縁膜１５は絶縁性であり、例えばシリコン酸化物からなり、電極膜１６同士を絶縁する層間絶縁膜として機能する。
積層体ＭＬ１上には、それぞれ複数の絶縁膜１７及び電極膜１８が交互に積層されており、積層体ＭＬ２が形成されている。積層体ＭＬ２の最下層及び最上層は、絶縁膜１７により構成されている。電極膜１８は導電性であり、例えばポリシリコンからなり、装置１のワード線として機能する。また、絶縁膜１７は絶縁性であり、例えばシリコン酸化物からなり、電極膜１８同士を絶縁する層間絶縁膜として機能する。
積層体ＭＬ１の最上層の電極膜１６と積層体ＭＬ２の最下層の電極膜１８との間には、絶縁膜１５及び１７が存在し、これらの電極膜間の距離は、積層体ＭＬ１内における電極膜１６間の距離及び積層体ＭＬ２内における電極膜１８間の距離よりも大きい。
積層体ＭＬ２上には、例えばシリコン酸化物からなる絶縁膜２１が設けられており、その上には、例えばシリコン酸化物からなる絶縁膜２２が設けられている。絶縁膜２２の下層部分には、Ｘ方向に延びるセレクトゲート電極２３が複数本設けられている。また、絶縁膜２２の上層部分には、Ｘ方向に延びるソース線３０が複数本設けられている。更に、絶縁膜２２上には、例えばシリコン酸化膜からなる絶縁膜２４、シリコン窒化膜からなる絶縁膜２５、及びシリコン酸化膜からなる絶縁膜２６が設けられており、Ｙ方向に延びるビット線３１が複数本設けられている。絶縁膜２１、２２、２４、セレクトゲート電極２３、ソース線３０及びビット線３１により、上部積層体ＭＬＵが形成されている。
ソース線３０は例えばタングステン（Ｗ）によって形成されており、ビット線３１は例えば銅（Ｃｕ）によって形成されている。また、Ｚ方向において、シリコン酸化膜１３から絶縁膜２４までの間に位置する絶縁膜は、全てシリコン酸化物（ＳｉＯ２）により形成されており、この間に位置する導電膜は、ソース線３０及びビット線３１を除き、全てシリコン（Ｓｉ）、例えばポリシリコンにより形成されている。従って、シリコン酸化膜１３から絶縁膜２４までの積層構造は、シリコン酸化物及びシリコンのみによって形成されている。なお、導電膜は、ポリシリコンではなくアモルファスシリコンによって形成されていてもよい。
そして、上部積層体ＭＬＵ、積層体ＭＬ２及び積層体ＭＬ１の内部には、Ｚ方向に延びる複数本の貫通ホール３６が形成されている。貫通ホール３６は、Ｘ方向及びＹ方向に沿ってマトリクス状に配列されており、積層体ＭＬ１及びＭＬ２を貫通している。また、導電膜１４の上層部分には、Ｙ方向に延びる短冊状の凹部３７が形成されている。凹部３７のＹ方向両端部は、それぞれ１本の貫通ホール３６の下端部に連通されている。これにより、１つの凹部３７及びＹ方向において隣り合う２本の貫通ホール３６により、連続した１本のＵ字パイプ３８が構成されている。
Ｕ字パイプ３８の内面上には、絶縁層としてのメモリ膜４０が形成されている。メモリ膜４０は、例えば、Ｕ字パイプ３８の外側、すなわち、電極膜１６等に接する側から順に、シリコン酸化物からなるブロック膜、シリコン窒化物からなるチャージトラップ膜、シリコン酸化物からなるトンネル膜が積層されたＯＮＯ膜（Oxide Nitride Oxide film：酸化物−窒化物−酸化物膜）である。但し、メモリ膜４０の膜構造はこれに限定されない。
また、Ｕ字パイプ３８のうち、導電膜１４内に形成された凹部３７、積層体ＭＬ１内に形成された貫通ホール３６の部分３６ａ、積層体ＭＬ２内に形成された貫通ホール３６の部分３６ｂ、上部積層体ＭＬＵ内に形成された貫通ホール３６の部分３６ｃの下部の内部には、半導体材料、例えば、ポリシリコンが埋め込まれている。これにより、凹部３７内には接続部材４１が形成され、貫通ホール３６の部分３６ａ、部分３６ｂ及び部分３６ｃの下部の内部には、シリコンピラー４２が埋設されている。接続部材４１及びシリコンピラー４２は一体的に形成されている。一方、貫通ホール３６のうち、部分３６ｃの上部の内部には、金属が埋め込まれており、ビア４３が形成されている。
これにより、ビア４３、シリコンピラー４２、接続部材４１、シリコンピラー４２及びビア４３がこの順に直列に接続されて、１本のＵ字ピラー４５が形成されている。各Ｕ字ピラー４５に属する２本のビア４３のうち、一方のビア４３は、絶縁膜２４内に埋設された金属プラグ４４を介してソース線３０に接続されており、他方のビア４３は、他の金属プラグ４４を介してビット線３１に接続されている。すなわち、Ｕ字ピラー４５はソース線３０とビット線３１との間に接続されている。また、電極膜１６及び１８は、１本のＵ字ピラー４５に属する２本のシリコンピラー４２間で分断されており、Ｘ方向に延びるライン状のパターンに加工されている。
そして、上述の如く、貫通ホール３６の部分３６ａ〜３６ｃは相互に連通されており、全体で１本の貫通ホール３６を構成している。また、貫通ホール３６の各部分３６ａ〜３６ｃの形状は、それぞれＺ方向に延びる略柱状である。なお、各部分３６ａ〜３６ｃの形状は、それぞれ、下方にいくほど細くなるテーパー状であってもよい。更に、部分３６ｂは部分３６ａの上方に配置され、部分３６ｃは部分３６ｂの上方に配置されている。
そして、図２に示すように、部分３６ｂの中心軸Ｃｂは、部分３６ａの中心軸Ｃａに対して、Ｚ方向に対して直交する方向、すなわち、Ｘ方向及びＹ方向のうち少なくとも１つの方向にずれている。また、部分３６ｂの下端３６ｂＬは部分３６ａの上端３６ａＵよりも下方に位置している。すなわち、部分３６ａと部分３６ｂとは重なり合って形成されており、結合部分の形状はクランク状になっている。これにより、結合部分には、水平方向（Ｘ方向又はＹ方向）に延びるパスが形成されている。
また、部分３６ａの中心軸Ｃａ及び部分３６ｂの中心軸Ｃｂの双方を含む平面において、部分３６ａと部分３６ｂとの結合部分の最小幅Ｗａｂは、貫通ホール３６全体の最小幅Ｗｍｉｎよりも大きい。すなわち、貫通ホール３６において幅が最小値Ｗｍｉｎをとる位置は、部分３６ａと部分３６ｂとの結合部分以外の部分である。なお、図２に示すように、結合部分の最小幅Ｗａｂは、部分３６ａの側面３６ａＳと部分３６ｂの下面との交点Ａと、部分３６ｂの側面３６ｂＳと部分３６ａの上面との交点Ｂとの間の距離である。
貫通ホール３６の部分３６ｂと部分３６ｃとの位置関係もこれと同様であり、部分３６ｃの中心軸は部分３６ｂの中心軸からずれており、部分３６ｃの下端は部分３６ｂの上端よりも下方に位置し、結合部分の形状はクランク状となっている。そして、部分３６ｂの中心軸及び部分３６ｃの中心軸の双方を含む平面において、結合部分の最小幅は貫通ホール全体の最小幅よりも大きい。
装置１においては、積層体ＭＬ１及びＭＬ２により、メモリ部が構成される。なお、本実施形態においては、メモリ部を構成する積層体が積層体ＭＬ１及びＭＬ２の２つである例を示したが、本発明はこれに限定されず、例えばメモリ部は３つ以上の積層体がＺ方向に配列されて構成されていてもよい。
メモリ部においては、シリコンピラー４２がチャネルとなり、電極膜１６及び１８がゲート電極となり、メモリ膜４０のチャージトラップ膜が電荷蓄積膜となることにより、電極膜１６及び１８とシリコンピラー４２との交差部分にメモリトランジスタが形成される。また、メモリ部の上方においては、シリコンピラー４２がチャネルとなり、セレクトゲート電極２３がゲート電極となり、メモリ膜４０がゲート絶縁膜となることにより、セレクトゲート電極２３とシリコンピラー４２との交差部分にセレクトトランジスタが形成される。これにより、Ｕ字ピラー４５の両端部に１対のセレクトトランジスタが設けられ、この１対のセレクトトランジスタ間に複数個のメモリトランジスタが直列に接続されて、メモリストリングが構成される。
次に、本実施形態に係る不揮発性半導体記憶装置の製造方法について説明する。
図３乃至図１５は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、各図の（ａ）はビット線が延びる方向に対して直交する断面（ＸＺ断面）を示し、各図の（ｂ）はセレクトゲート電極が延びる方向に対して直交する断面（ＹＺ断面）を示す。
先ず、図３（ａ）及び（ｂ）に示すように、シリコン基板１１を用意し、このシリコン基板１１の上層部分に素子分離膜１２を形成する。次に、シリコン基板１１の上面にシリコン酸化膜１３を形成する。その後、シリコン酸化膜１３上に例えばポリシリコンを堆積させて、導電膜１４を形成する。そして、導電膜１４の上面に、Ｙ方向に延びる短冊状の凹部３７を形成する。凹部３７は複数個形成し、マトリクス状に配列させる。
次に、図４（ａ）及び（ｂ）に示すように、導電膜１４上の全面に犠牲材を堆積させて、その後エッチバックすることにより、凹部３７内に犠牲材５１を埋め込む。犠牲材には、導電膜１４、電極膜１６及び１８（図１参照）を形成するポリシリコン、並びに絶縁膜１５及び１７（図１参照）を形成するシリコン酸化物との間でエッチング選択比がとれる材料を用い、例えば、シリコン窒化物を用いる。
次に、図５（ａ）及び（ｂ）に示すように、導電膜１４上にそれぞれ複数の絶縁膜１５及び電極膜１６を交互に積層し、積層体ＭＬ１を形成する。このとき、積層体ＭＬ１の最下層及び最上層は絶縁膜１５になるようにする。次に、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等の手法により、積層体ＭＬ１に第１の貫通ホールとして、Ｚ方向に延びる貫通ホール３６（図１参照）の部分３６ａを形成する。このとき、部分３６ａはＸ方向及びＹ方向に沿ってマトリクス状に配列させ、Ｙ方向において隣り合う２本の部分３６ａが凹部３７の両端部に到達するようにする。その後、全面に犠牲材を堆積させ、エッチバックして部分３６ａ内にのみ残留させることにより、部分３６ａ内に犠牲材５２を埋め込む。犠牲材５２は凹部３７内の犠牲材５１と接触する。
次に、図６（ａ）及び（ｂ）に示すように、積層体ＭＬ１における凹部３７の直上域をつなぐように、Ｘ方向に延びる溝７１を形成する。溝７１は、積層体ＭＬ１の最下層の電極膜１６は貫通するが、導電膜１４には達しないような深さに形成する。これにより、積層体ＭＬ１の電極膜１６がＸ方向に延びるライン状のパターンに加工され、凹部３７によって互いに連通された２本の部分３６ａ間において分断される。次に、溝７１内に絶縁材料７２を埋め込み、エッチバック等により上面を平坦化する。
次に、図７（ａ）及び（ｂ）に示すように、積層体ＭＬ１上にそれぞれ複数の絶縁膜１７及び電極膜１８を交互に積層し、積層体ＭＬ２を形成する。このとき、積層体ＭＬ２の最下層及び最上層は絶縁膜１７になるようにする。
次に、図８（ａ）及び（ｂ）に示すように、ＲＩＥ等の手法により、積層体ＭＬ２に第２の貫通ホールとして、Ｚ方向に延びる貫通ホール３６の部分３６ｂを形成する。部分３６ｂは、部分３６ａの直上域に形成する。これにより、部分３６ｂは部分３６ａに連通される。このとき、図２に示すように、部分３６ｂの形成位置は、部分３６ｂの中心軸Ｃｂが部分３６ａの中心軸Ｃａと一致することを目標として決定する。しかし、実際には、程度の差はあっても、中心軸Ｃｂは中心軸Ｃａからずれてしまう。
そこで、本実施形態においては、部分３６ｂを、積層体ＭＬ２を貫通して、積層体ＭＬ１の最上層の絶縁膜１５の途中まで到達するように形成する。これにより、部分３６ａと部分３６ｂとの結合部分の形状はクランク状となり、水平方向に延びる部分が形成される。そして、部分３６ｂを積層体ＭＬ１の最上層の絶縁膜１５内に侵入させる深さは、中心軸Ｃａ及びＣｂの双方を含む断面において、結合部分の最小幅Ｗａｂが貫通ホール３６全体の最小幅Ｗｍｉｎよりも大きくなるような深さとする。なお、この工程では、部分３６ｂの下部において部分３６ａ内に埋め込まれた犠牲材５２が露出するが、部分３６ｂの形成にあたり、犠牲材５２はエッチングされてもされなくてもよい。
次に、図９（ａ）及び（ｂ）に示すように、積層体ＭＬ２上の全面に犠牲材を堆積させ、エッチバックすることにより、部分３６ｂ内に犠牲材５３を埋め込む。これにより、犠牲材５３は部分３６ａ内の犠牲材５２と接触する。
次に、図１０（ａ）及び（ｂ）に示すように、積層体ＭＬ２における凹部３７の直上域をつなぐように、Ｘ方向に延びる溝７３を形成する。溝７３は、積層体ＭＬ２の最下層の電極膜１８は貫通するようは深さに形成するが、積層体ＭＬ１の最上層の電極膜１６に到達させる必要はない。例えば、溝７３は溝７１の上端部に到達させてもよい。これにより、積層体ＭＬ２の電極膜１８がＸ方向に延びるライン状のパターンに加工され、凹部３７によって互いに連通された２本の部分３６ｂ間において分断される。次に、溝７３内に絶縁材料７４を埋め込み、エッチバック等により上面を平坦化する。なお、メモリ部に３つ以上の積層体を形成する場合は、上述の図７〜図１０に示す工程を繰り返すことにより、積層体ＭＬ２の上方に更に積層体を形成する。
次に、最上段の積層体である積層体ＭＬ２上にレジスト膜（図示せず）を形成し、このレジスト膜をマスクとしたエッチングと、このレジスト膜のスリミングとを繰り返すことにより、積層体ＭＬ１及びＭＬ２の端部に電極膜１６及び１８ごとに段差を形成し、積層体ＭＬ１及びＭＬ２を階段状に加工する。
次に、図１１（ａ）及び（ｂ）に示すように、積層体ＭＬ２上に絶縁膜２１を形成し、絶縁膜２１上に例えばポリシリコンからなる電極膜５４を形成する。そして、電極膜５４をＹ方向に沿って分断し、Ｘ方向に延びるストライプ状のパターンに加工する。これにより、電極膜５４からなり、Ｘ方向に延びるセレクトゲート電極２３が形成される。次に、セレクトゲート電極２３間に絶縁膜７５を埋め込み、エッチバック等により上面を平坦化する。
次に、図１２（ａ）及び（ｂ）に示すように、セレクトゲート電極２３及び絶縁膜７５上に例えばシリコン酸化物からなる絶縁膜５５を形成する。そして、ＲＩＥ等により、絶縁膜２１、電極膜５４及び絶縁膜５５からなる積層体に、Ｚ方向に延びる貫通ホール３６の部分３６ｃを形成する。このとき、部分３６ｃは部分３６ｂの直上域に形成する。これにより、部分３６ｃは部分３６ｂに連通される。
貫通ホール３６の部分３６ｂと部分３６ｃとの結合部分は、部分３６ａと部分３６ｂとの結合部分と同様に形成する。すなわち、部分３６ｃの形成位置は、部分３６ｃの中心軸が部分３６ｂの中心軸と一致することを目標として決定するが、実際には多少ずれてしまう。そこで、部分３６ｃを、積層体ＭＬ２の最上層の絶縁膜１７の途中まで侵入するように形成する。これにより、部分３６ｂと部分３６ｃとの結合部分の形状はクランク状となり、水平方向に延びる部分が形成される。このとき、部分３６ｃを積層体ＭＬ２の最上層の絶縁膜１７内に侵入させる深さは、部分３６ｃの中心軸及び部分３６ｂの中心軸の双方を含む断面において、結合部分の最小幅が貫通ホール３６全体の最小幅Ｗｍｉｎ（図２参照）よりも大きくなるような深さとする。
次に、図１３（ａ）及び（ｂ）に示すように、貫通ホール３６の部分３６ｃを介してウェットエッチングを行い、貫通ホール３６の部分３６ｂ内に埋め込まれた犠牲材５３（図１２参照）、部分３６ａ内に埋め込まれた犠牲材５２（図１２参照）、凹部３７内に埋め込まれた犠牲材５１（図１２参照）を除去する。このとき、犠牲材５２は、部分３６ｂ内から犠牲材５３が除去された後、部分３６ｂを介してエッチングされることにより除去される。また、犠牲材５１は、部分３６ａ内から犠牲材５２が除去された後、部分３６ａを介してエッチングされることにより除去される。これにより、内部が空洞のＵ字パイプ３８が形成される。
次に、図１４（ａ）及び（ｂ）に示すように、例えばＣＶＤ法（Chemical Vapor Deposition法：化学気相成長法）により、Ｕ字パイプ３８の内面上にシリコン酸化物からなるブロック膜、シリコン窒化膜からなるチャージトラップ膜、シリコン酸化物からなるトンネル膜をこの順に成膜し、ブロック膜、チャージトラップ膜及びトンネル膜が積層されたメモリ膜４０を形成する。次に、全面にアモルファスシリコンを堆積させ、エッチバックすることにより、凹部３７内、貫通ホール３６の部分３６ａ内、部分３６ｂ内、及び部分３６ｃの下部内にアモルファスシリコン５６を埋め込む。
次に、図１５（ａ）及び（ｂ）に示すように、上方から電極膜１６及び１８、セレクトゲート電極２３にそれぞれ到達するようなコンタクトホール（図示せず）を形成する。また、絶縁膜５５の上層部分にＸ方向に延びる溝７７を形成し、絶縁膜５５上の全面を例えばタングステン（Ｗ）等の金属を堆積させる。このとき、この金属は溝７７内及び貫通ホール３６におけるアモルファスシリコン５６が埋め込まれていない部分にも埋め込まれる。そして、この金属層の上面をＣＭＰ等により平坦化することにより、この金属を溝７７内及び貫通ホール３６内に残留させ、絶縁膜５５の上面上からは除去する。これにより、絶縁膜５５の上層部分に、金属からなり、Ｘ方向に延びるソース線３０が埋設される。また、貫通ホール３６の部分３６ｃの上部内にビア４３が形成される。なお、絶縁膜５５及び７５が、絶縁膜２２となる。
次に、図１（ａ）及び（ｂ）に示すように、全面に例えばシリコン酸化物からなる絶縁膜２４を形成し、絶縁膜２４内にコンタクトホールを形成し、このコンタクトホール内に金属を埋め込み、上面を平坦化することにより、金属プラグ４４を形成する。次に、絶縁膜２４上に、ストッパ膜として例えばシリコン窒化物からなる絶縁膜２５を形成し、その上に、ビット線間絶縁膜としてシリコン酸化物からなる絶縁膜２６を形成する。そして、絶縁膜２６にＹ方向に延びる溝７９を形成し、全面に例えば銅（Ｃｕ）等の金属を堆積させ、ＣＭＰ等により平坦化する。これにより、溝７９内に金属が埋め込まれ、Ｙ方向に延びるビット線３１が形成される。また、熱処理を行って、アモルファスシリコン５６を結晶化させ、ポリシリコンとする。これにより、不揮発性半導体記憶装置１が製造される。
次に、本実施形態の作用効果について説明する。
本実施形態に係る不揮発性半導体記憶装置１においては、メモリ部に複数段の積層体ＭＬ１及びＭＬ２を形成し、積層体毎に貫通ホールの加工を行っている。すなわち、積層体ＭＬ１を形成した後に貫通ホール３６の部分３６ａを形成し、積層体ＭＬ２を形成した後に貫通ホール３６の部分３６ｂを形成している。これにより、１回の加工により形成可能な貫通ホールの深さを超えて電極膜の積層数を増やし、メモリトランジスタの集積度を向上させることができる。しかし、この方法では、部分３６ａと部分３６ｂとの間で位置ずれが生じると、部分３６ａと部分３６ｂとの結合部分においてシリコンピラー４２が細くなってしまい、シリコンピラー４２の抵抗が増加するという問題がある。
そこで、本実施形態においては、図８（ａ）及び（ｂ）に示す工程において、貫通ホール３６の部分３６ｂを形成する際に、積層体ＭＬ２を貫通して、積層体ＭＬ１の最上層の絶縁膜１５の途中まで侵入させている。これにより、部分３６ｂの中心軸Ｃｂが部分３６ａの中心軸Ｃａからずれた場合でも、部分３６ａと部分３６ｂとの結合部分の形状がクランク状となり、水平方向の電流経路が確保される。この結果、部分３６ａと部分３６ｂとの結合部分において、シリコンピラー４２の抵抗が増大することを防止できる。部分３６ｂと部分３６ｃとの結合部分についても同様である。
特に、本実施形態においては、図２に示すように、中心軸Ｃａ及びＣｂの双方を含む断面において、結合部分の最小幅Ｗａｂを貫通ホール３６全体の最小幅Ｗｍｉｎよりも大きくしているため、結合部分の最小断面積を貫通ホール３６全体の最小断面積よりも大きくすることができ、部分３６ａと部分３６ｂとの間の位置ずれに起因して、シリコンピラー４２の抵抗が増大することを確実に防止できる。
また、メモリ部に複数段の積層体を形成する際に、仮に、積層体毎にメモリ膜を形成し、シリコンピラーを形成すると、工程数が増大してしまい、製造コストが増加してしまう。そこで、本実施形態においては、各積層体において形成した貫通ホール内に犠牲膜を埋め込んでおき、全ての積層体を形成した後、犠牲膜を除去し、メモリ膜及びシリコンピラーを一括して形成している。これにより、積層体の段数の増加に伴って工程数が増加することを抑制することができ、製造コストを抑えることができる。
しかし、この場合、貫通ホール３６の部分３６ａと部分３６ｂとの間、及び部分３６ｂと部分３６ｃとの間で位置ずれが生じると、Ｕ字パイプ３８の結合部分で貫通ホール３６の断面積が小さくなってしまう。これにより、ＣＶＤ法によってメモリ膜及びシリコンピラーを形成しようとするときに、結合部分において目詰まりが発生し、それより下部に原料ガスが到達しにくくなり、成膜性が低下してしまう。
そこで、本実施形態においては、上述の如く、結合部分をクランク状に形成することにより、結合部分の断面積を確保し、ＣＶＤの原料ガスがＵ字パイプ３８の奥まで到達するようにしている。これにより、Ｕ字パイプ３８全体にわたって、メモリ膜及びシリコンピラーを良好に形成することができる。特に、上述の如く、結合部分の最小幅を貫通ホール３６全体の最小幅よりも大きくすることにより、この効果を確実に得ることができる。
更に、本実施形態においては、部分３６ｃ、すなわち、貫通ホール３６におけるセレクトゲート電極２３に囲まれた部分の内面上にも、メモリ膜４０を形成している。これにより、セレクトトランジスタのゲート絶縁膜としてメモリ膜４０を使用することができる。この結果、セレクトトランジスタを構成するゲート絶縁膜及びシリコンピラーも、メモリ部のメモリ膜及びシリコンピラーと同時に形成することができ、工程数を減らすことができる。
更にまた、本実施形態においては、接続部材４１及びシリコンピラー４２が一体的に切れ目なく形成されている。このため、貫通ホール３６の下部においてシリコン同士のコンタクトをとる必要がない。これにより、シリコン同士のコンタクトに起因してシリコンピラー４２の抵抗が増大することを防止できる。
更にまた、本実施形態によれば、接続部材４１によってシリコンピラー４２の下端部同士を接続し、１本のＵ字ピラー４５を形成しているため、ソース線３０をシリコン基板１１中に形成された拡散層ではなく、積層体ＭＬ２の上方に配置された金属配線として形成することができる。これにより、ソース線の抵抗を低減することができ、データの読み出しが容易になる。
次に、本発明の第２の実施形態について説明する。
図１６（ａ）及び（ｂ）は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、相互に直交する断面を示す。
図１６（ａ）及び（ｂ）に示すように、本実施形態に係る不揮発性半導体記憶装置２においては、貫通ホール３６の部分３６ｃの内面上には、メモリ膜４０ではなく、絶縁膜６１が形成されている。これにより、セレクトトランジスタのゲート絶縁膜はメモリ膜４０ではなく、他の絶縁膜６１によって構成されている。絶縁膜６１は例えば、シリコン酸化膜又はシリコン窒化膜等の単層膜である。
本実施形態においては、前述の第１の実施形態と比較して、絶縁膜６１をメモリ膜４０とは別の工程で形成する必要があるが、絶縁膜６１の膜構成をセレクトトランジスタのゲート絶縁膜として最適なものにすることができる。本実施形態における上記以外の構成及び作用効果は、前述の第１の実施形態と同様である。
次に、本発明の第３の実施形態について説明する。
図１７（ａ）及び（ｂ）は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、相互に直交する断面を示す。
図１７（ａ）及び（ｂ）に示すように、本実施形態に係る不揮発性半導体記憶装置３においては、シリコン基板１１の上層部分にＸＹ平面に沿って広がる不純物拡散層が形成されており、これがソース線６３となっている。一方、上部積層体ＭＬＵ内には、ソース線は設けられていない。また、導電膜１４内には接続部材４１（図１参照）は設けられておらず、貫通ホール３６は導電膜１４を貫通してソース線６３に到達している。
これにより、装置３においては、それぞれ１本のシリコンピラー４２からなり、ビット線３１とソース線６３との間に接続されたＩ字型のメモリストリングが構成されている。この場合、導電膜１４は、各メモリストリングの下部セレクトゲート電極として機能する。一方、上部積層体ＭＬＵ内に設けられたセレクトゲート電極２３は、上部セレクトゲートとして機能する。
そして、導電膜１４と積層体ＭＬ１との間には、例えばシリコン酸化物からなる絶縁膜６４が形成されている。そして、貫通ホール３６におけるシリコン酸化膜１３、導電膜１４及び絶縁膜６３内に位置する部分３６ｅは、積層体ＭＬ１内に位置する部分３６ａとは異なる工程で形成されており、部分３６ｅと部分３６ａとの結合部分の形状は、他の結合部分と同様に、クランク状となっている。
本実施形態においても、前述の第１の実施形態と同様に、貫通ホール３６の各部分間の結合部分をクランク状に形成することにより、電極膜の積層数を増やして貫通ホールを複数回に分けて形成しても、結合部分においてシリコンピラーの抵抗が増大すること、及び、メモリ膜及びシリコンピラーの成膜性が低下することを防止できる。また、貫通ホール３６の内面全体にメモリ膜を形成し、セレクトトランジスタのゲート絶縁膜としてメモリ膜を用いることにより、セレクトトランジスタのゲート絶縁膜をメモリ部の電荷蓄積膜と同じ工程で形成することができる。本実施形態における上記以外の構成及び作用効果は、前述の第１の実施形態と同様である。なお、ソース線６３の形状は平面状には限定されず、例えば、Ｘ方向に延びる複数本の帯状であってもよい。
次に、本発明の第４の実施形態について説明する。
図１８（ａ）及び（ｂ）は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、相互に直交する断面を示す。
図１８（ａ）及び（ｂ）に示すように、本実施形態は、前述の第２の実施形態と第３の実施形態を組み合わせた実施形態である。すなわち、本実施形態に係る不揮発性半導体記憶装置４においては、前述の第３の実施形態と同様に、シリコン基板１１内に不純物拡散層からなるソース線６３が形成されており、Ｉ字型のメモリストリングが形成されている。また、前述の第２の実施形態と同様に、貫通ホール３６における部分３６ｅ及び部分３６ｃの内面上、すなわち、下部及び上部のセレクトトランジスタのゲート絶縁膜となる部分には、メモリ膜４０ではなく絶縁膜６１が形成されている。絶縁膜６１は、例えば、シリコン酸化膜又はシリコン窒化膜等の単層膜である。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。また、本実施形態における上記以外の作用効果は、前述の第２及び第３の実施形態と同様である。
次に、本発明の第５の実施形態について説明する。
図１９（ａ）及び（ｂ）は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、相互に直交する断面を示し、
図２０は、図１９（ａ）及び（ｂ）に示す不揮発性半導体記憶装置における貫通ホールの結合部分を例示する断面図である。
図１９（ａ）及び（ｂ）並びに図２０に示すように、本実施形態に係る不揮発性半導体記憶装置５においては、前述の第１の実施形態に係る不揮発性半導体記憶装置１（図１参照）と比較して、積層体ＭＬ１と積層体ＭＬ２の間に導電膜６６が設けられており、積層体ＭＬ２と上部積層体ＭＬＵとの間に導電膜６７が設けられている。導電膜６６及び６７は、例えばポリシリコンにより形成されている。そして、貫通ホール３６における部分３６ａと部分３６ｂとの結合部分は導電膜６６内に配置されており、部分３６ｂと部分３６ｃとの結合部分は導電膜６７内に配置されている。
上述の構造は、例えば、積層体ＭＬ１を形成した後、積層体ＭＬ１上にポリシリコン膜を成膜し、貫通ホール３６の部分３６ａを形成して犠牲材を埋め込み、積層体ＭＬ２を形成した後、部分３６ｂを形成することによって作製可能である。このとき、部分３６ｂは、最初に成膜したポリシリコン膜内に侵入させるが、これを突き抜けないように形成する。
そして、装置５を使用する際には、導電膜６６及び６７に、シリコンピラー４２が導通状態となるような電位を印加する。例えば、シリコンピラー４２の導電型がｎ−型である場合には、正の電位を印加する。これにより、貫通ホール３６の結合部分において、シリコンピラー４２の抵抗値をより一層低減することができる。本実施形態における上記以外の構成、製造方法、動作及び効果は、前述の第１の実施形態と同様である。
次に、本発明の第６の実施形態について説明する。
図２１（ａ）及び（ｂ）は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、相互に直交する断面を示す。
図２１（ａ）及び（ｂ）に示すように、本実施形態に係る不揮発性半導体記憶装置６においては、前述の第３の実施形態に係る不揮発性半導体記憶装置３（図１７参照）と比較して、貫通ホール３６が導電膜１４を貫通しておらず、シリコン基板１１内にソース線６３が設けられておらず、貫通ホール３６の内面上にメモリ膜４０ではなく、他の絶縁膜６８が形成されている点が異なっている。このため、不揮発性半導体記憶装置６においては、Ｉ字型のメモリストリングが構成されているが、下部のセレクトトランジスタは形成されておらず、上部のセレクトトランジスタのみが設けられている。
本実施形態に係る不揮発性半導体記憶装置６は、１回書込型（ＯＴＰ：One Time Programmable）の不揮発性メモリである。動作方法の一例を説明すると、１本のビット線３１と１本のセレクトゲート電極２３によって１本のシリコンピラー４２を選択すると共に、１つのワード線（電極膜１６又は１８）を選択して高電位を印加する。これにより、選択されたシリコンピラー４２と選択されたワード線との間に高電圧が印加され、これらの間に挟まれた絶縁膜６８が破壊されて、ダイオードが形成される。この結果、選択されたシリコンピラー４２と選択されたワード線との交差部分に形成されたメモリセルにデータが書き込まれる。そして、あるメモリセルにおいて絶縁膜が破壊されたか否か、すなわち、ダイオードの整流効果が認められるか否かを検出することにより、データを読み出す。なお、装置６においては、破壊書込を行うため、データの書込は１回しかできない。
本実施形態における上記以外の構成及び作用効果は、前述の第３の実施形態と同様である。すなわち、本実施形態においても、貫通ホールの結合部分はクランク状に形成されており、シリコンピラーの抵抗の増大が抑制されている。なお、積層体ＭＬ１及びＭＬ２内と、上部積層体ＭＬＵ内とで、絶縁膜６８の種類及び膜厚を異ならせてもよい。例えば、メモリセルにおいてデータの書込時に破壊される絶縁膜は、セレクトトランジスタのゲート絶縁膜よりも薄くてもよい。
以上、実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
（ａ）及び（ｂ）は、本発明の第１の実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、相互に直交する断面を示す。 図１（ａ）及び（ｂ）に示す不揮発性半導体記憶装置における貫通ホールの結合部分を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する断面図である。 （ａ）及び（ｂ）は、本発明の第２の実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、相互に直交する断面を示す。 （ａ）及び（ｂ）は、本発明の第３の実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、相互に直交する断面を示す。 （ａ）及び（ｂ）は、本発明の第４の実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、相互に直交する断面を示す。 （ａ）及び（ｂ）は、本発明の第５の実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、相互に直交する断面を示す。 図１９（ａ）及び（ｂ）に示す不揮発性半導体記憶装置における貫通ホールの結合部分を例示する断面図である。 （ａ）及び（ｂ）は、本発明の第６の実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、相互に直交する断面を示す。
符号の説明
１、２、３、４、５、６ 不揮発性半導体記憶装置、１１ シリコン基板、１２ 素子分離膜、１３ シリコン酸化膜、１４ 導電膜、１５ 絶縁膜、１６ 電極膜、１７ 絶縁膜、１８ 電極膜、２１、２２、２４、２５、２６ 絶縁膜、２３ セレクトゲート電極、３０ ソース線、３１ ビット線、３６ 貫通ホール、３６ａ、３６ｂ、３６ｃ、３６ｅ 部分、３６ａＳ、３６ｂＳ 側面、３６ａＵ 上端、３６ｂＬ 下端、３７ 凹部、３８ Ｕ字パイプ、４０ メモリ膜、４１ 接続部材、４２ シリコンピラー、４３ ビア、４４ 金属プラグ、４５ Ｕ字ピラー、５１、５２、５３ 犠牲材、５４ 電極膜、５５ 絶縁膜、５６ アモルファスシリコン、６１ 絶縁膜、６３ ソース線、６４ 絶縁膜、６６、６７ 導電膜、６８ 絶縁膜、７１、７３、７７、７９ 溝、７２、７４ 絶縁材料、７５ 絶縁膜、Ａ、Ｂ 交点、Ｃａ、Ｃｂ 中心軸、ＭＬ１、ＭＬ２ 積層体、ＭＬＵ 上部積層体、Ｗａｂ 結合部分の最小幅、Ｗｍｉｎ 貫通ホール全体の最小幅

Claims (4)

  1. それぞれ複数の絶縁膜及び電極膜が交互に積層された第１の積層体と、
    前記第１の積層体上に設けられ、それぞれ複数の絶縁膜及び電極膜が交互に積層された第２の積層体と、
    前記第１及び第２の積層体の積層方向に延び、前記第１及び第２の積層体を貫通する貫通ホールと、
    前記貫通ホールの内面上に形成された絶縁層と、
    前記貫通ホールの内部に埋設された半導体ピラーと、
    前記第２の積層体上に設けられ、前記積層方向に対して交差する第１方向に延び、一部の前記半導体ピラーの上端部に接続された複数本のソース線と、
    前記第２の積層体上に設けられ、前記積層方向及び前記第１方向の双方に対して交差する第２方向に延び、残りの前記半導体ピラーの上端部に接続された複数本のビット線と、
    上端部が前記ソース線に接続された１本の前記半導体ピラーの下端部と上端部が前記ビット線に接続された他の１本の前記半導体ピラーの下端部とを相互に接続する接続部材と、
    を備え、
    前記貫通ホールにおける前記第２の積層体内に形成された第２の部分の中心軸は、前記貫通ホールにおける前記第１の積層体内に形成された第１の部分の中心軸から前記積層方向に対して交差する方向にずれており、前記第２の部分の下端は前記第１の部分の上端よりも下方に位置していることを特徴とする不揮発性半導体記憶装置。
  2. 前記第１の部分の中心軸及び前記第２の部分の中心軸の双方を含む断面において、前記第１の部分と前記第２の部分との結合部分の最小幅は、前記貫通ホールの最小幅より大きいことを特徴とする請求項１記載の不揮発性半導体記憶装置。
  3. 前記第１及び第２の積層体において積層されている前記絶縁膜はシリコン酸化物により形成されており、前記電極膜はシリコンにより形成されていることを特徴とする請求項１または２に記載の不揮発性半導体記憶装置。
  4. 基板上にそれぞれ複数の絶縁膜及び電極膜を交互に積層して第１の積層体を形成する工程と、
    前記第１の積層体に前記第１の積層体の積層方向に延びる第１の貫通ホールを形成する工程と、
    前記第１の貫通ホール内に犠牲材を埋め込む工程と、
    前記第１の積層体上にそれぞれ複数の絶縁膜及び電極膜を交互に積層して第２の積層体を形成する工程と、
    前記第２の積層体に前記積層方向に延び前記第１の貫通ホールに連通される第２の貫通ホールを形成する工程と、
    前記第２の貫通ホールを介してエッチングを行い、前記犠牲材を除去する工程と、
    前記第１及び第２の貫通ホールの内面上に絶縁層を形成する工程と、
    前記第１及び第２の貫通ホールの内部に半導体材料を埋め込んで、半導体ピラーを形成する工程と、
    を備え、
    前記第２の貫通ホールは、前記第１の積層体の内部に侵入するように形成することを特徴とする不揮発性半導体記憶装置の製造方法。
JP2008284375A 2008-11-05 2008-11-05 不揮発性半導体記憶装置及びその製造方法 Expired - Fee Related JP5300419B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008284375A JP5300419B2 (ja) 2008-11-05 2008-11-05 不揮発性半導体記憶装置及びその製造方法
US12/563,832 US7982261B2 (en) 2008-11-05 2009-09-21 Nonvolatile semiconductor memory device and method for manufacturing same
TW098132138A TWI390714B (zh) 2008-11-05 2009-09-23 非揮發性半導體記憶裝置及其製造方法
KR1020090105870A KR101050571B1 (ko) 2008-11-05 2009-11-04 불휘발성 반도체 기억 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008284375A JP5300419B2 (ja) 2008-11-05 2008-11-05 不揮発性半導体記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010114204A JP2010114204A (ja) 2010-05-20
JP5300419B2 true JP5300419B2 (ja) 2013-09-25

Family

ID=42130339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008284375A Expired - Fee Related JP5300419B2 (ja) 2008-11-05 2008-11-05 不揮発性半導体記憶装置及びその製造方法

Country Status (4)

Country Link
US (1) US7982261B2 (ja)
JP (1) JP5300419B2 (ja)
KR (1) KR101050571B1 (ja)
TW (1) TWI390714B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842854B2 (en) 2016-05-12 2017-12-12 Toshiba Memory Corporation Manufacturing method of a semiconductor device and semiconductor device
US9985044B2 (en) 2016-03-11 2018-05-29 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US10727333B2 (en) 2016-03-09 2020-07-28 Kabushiki Kaisha Toshiba Semiconductor device including laterally diffused metal-oxide-semiconductor field effect transistor and method for manufacturing the same

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192569A (ja) 2009-02-17 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2011014817A (ja) 2009-07-06 2011-01-20 Toshiba Corp 不揮発性半導体記憶装置
JP5380190B2 (ja) * 2009-07-21 2014-01-08 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR101698193B1 (ko) * 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
JP5259552B2 (ja) 2009-11-02 2013-08-07 株式会社東芝 不揮発性半導体記憶装置及びその駆動方法
JP5297342B2 (ja) * 2009-11-02 2013-09-25 株式会社東芝 不揮発性半導体記憶装置
JP5121869B2 (ja) * 2010-03-23 2013-01-16 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR101773044B1 (ko) * 2010-05-24 2017-09-01 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법과, 이를 포함하는 메모리 모듈 및 시스템
KR20120003351A (ko) 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
KR101785690B1 (ko) * 2010-07-02 2017-10-18 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
KR101137770B1 (ko) * 2010-09-09 2012-04-24 한국과학기술원 3차원 구조의 비휘발성 메모리 소자, 그 제조 방법 및 메모리 칩
KR101855437B1 (ko) 2010-12-02 2018-05-08 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
JP5398766B2 (ja) * 2011-03-16 2014-01-29 株式会社東芝 半導体装置及びその製造方法
KR101807254B1 (ko) 2011-04-29 2018-01-11 삼성전자주식회사 반도체 기억 소자의 형성 방법
US9136307B2 (en) * 2012-02-09 2015-09-15 Micron Technology, Inc. Memory cells and memory cell formation methods using sealing material
US10504596B2 (en) 2012-04-18 2019-12-10 Micron Technology, Inc. Apparatuses and methods of forming apparatuses using a partial deck-by-deck process flow
KR102024710B1 (ko) 2013-01-11 2019-09-24 삼성전자주식회사 3차원 반도체 장치의 스트링 선택 구조
KR102046504B1 (ko) 2013-01-17 2019-11-19 삼성전자주식회사 수직형 반도체 소자의 패드 구조물 및 배선 구조물
JP2014187332A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 不揮発性記憶装置およびその製造方法
JP2015028988A (ja) * 2013-07-30 2015-02-12 株式会社東芝 不揮発性記憶装置
JP2015056444A (ja) 2013-09-10 2015-03-23 株式会社東芝 不揮発性記憶装置およびその製造方法
KR102154784B1 (ko) * 2013-10-10 2020-09-11 삼성전자주식회사 반도체 장치 및 그 제조방법
JP2015149413A (ja) 2014-02-06 2015-08-20 株式会社東芝 半導体記憶装置及びその製造方法
KR20150116510A (ko) * 2014-04-07 2015-10-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9159426B1 (en) * 2014-05-07 2015-10-13 Sandisk Technologies Inc. Three dimensional memory device having stacked conductive channels
US9613976B2 (en) * 2014-09-05 2017-04-04 Kabushiki Kaisha Toshiba Three-dimensional semiconductor memory device
US9716103B2 (en) 2014-09-09 2017-07-25 Kabushiki Kaisha Toshiba Stacked type semiconductor memory device
KR20160080365A (ko) * 2014-12-29 2016-07-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9865612B2 (en) 2016-03-22 2018-01-09 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing the same
JP2018049935A (ja) * 2016-09-21 2018-03-29 東芝メモリ株式会社 半導体装置およびその製造方法
CN110140204B (zh) 2016-09-21 2023-04-04 铠侠股份有限公司 半导体装置及其制造方法
JP2018050004A (ja) 2016-09-23 2018-03-29 東芝メモリ株式会社 半導体装置の製造方法
JP2018049968A (ja) 2016-09-23 2018-03-29 東芝メモリ株式会社 集積回路装置及びその製造方法
CN106653684B (zh) * 2017-03-08 2019-04-02 长江存储科技有限责任公司 三维存储器及其通道孔结构的形成方法
JP6978643B2 (ja) 2017-03-08 2021-12-08 長江存儲科技有限責任公司Yangtze Memory Technologies Co., Ltd. ３次元メモリデバイスのジョイント開口構造、およびそれを形成するための方法
JP2018157110A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 半導体装置およびその製造方法
JP6762897B2 (ja) * 2017-03-22 2020-09-30 キオクシア株式会社 半導体記憶装置及びその製造方法
JP2018163963A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体装置及びその製造方法
KR102389928B1 (ko) 2017-06-27 2022-04-25 삼성전자주식회사 3차원 반도체 메모리 장치
WO2019074177A1 (ko) * 2017-10-11 2019-04-18 한양대학교 산학협력단 중간 배선층을 갖는 3차원 플래시 메모리 소자 및 그 제조 방법
JP2019114758A (ja) * 2017-12-26 2019-07-11 東芝メモリ株式会社 半導体メモリ
WO2019237248A1 (en) * 2018-06-12 2019-12-19 Yangtze Memory Technologies Co., Ltd. Memory device and forming method thereof
US11329062B2 (en) 2018-10-17 2022-05-10 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US11177269B2 (en) 2019-02-15 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
DE102020107651B4 (de) 2019-07-30 2024-09-05 Samsung Electronics Co., Ltd. Halbleitervorrichtung
US11177278B2 (en) 2019-11-06 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11177159B2 (en) 2019-11-13 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11121144B2 (en) 2019-11-13 2021-09-14 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
KR20210081051A (ko) 2019-12-23 2021-07-01 삼성전자주식회사 워드 라인 분리층을 갖는 반도체 소자
US11641737B2 (en) 2021-01-29 2023-05-02 Micron Technology, Inc. Memory array comprising strings of memory cells and method used in forming a memory array comprising strings of memory cells
KR20210105741A (ko) * 2020-02-19 2021-08-27 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US11557597B2 (en) 2020-03-03 2023-01-17 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11139386B2 (en) 2020-03-03 2021-10-05 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11121145B1 (en) 2020-03-03 2021-09-14 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11257839B2 (en) 2020-05-12 2022-02-22 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11411012B2 (en) 2020-05-13 2022-08-09 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells
US11282847B2 (en) 2020-05-13 2022-03-22 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells
US11387243B2 (en) 2020-05-13 2022-07-12 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11251190B2 (en) 2020-05-13 2022-02-15 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11393835B2 (en) 2020-06-05 2022-07-19 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11476274B2 (en) 2020-07-14 2022-10-18 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11552090B2 (en) 2020-08-28 2023-01-10 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11792983B2 (en) 2020-08-28 2023-10-17 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11683932B2 (en) 2020-08-28 2023-06-20 Micron Technology, Inc. Memory array comprising strings of memory cells and method used in forming a memory array comprising strings of memory cells
US11956955B2 (en) 2021-01-15 2024-04-09 Micron Technology, Inc. Method used in forming a memory array comprising strings of memory cells in which liners are isotropically etched

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242147A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置およびその製造方法ならびに半導体記憶装置およびその製造方法
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2000243833A (ja) * 1999-02-22 2000-09-08 Seiko Epson Corp 半導体装置及びその製造方法
JP2002009146A (ja) * 2000-06-19 2002-01-11 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP4091298B2 (ja) * 2001-11-30 2008-05-28 株式会社東芝 磁気ランダムアクセスメモリ
KR100796642B1 (ko) * 2006-01-27 2008-01-22 삼성전자주식회사 고집적 반도체 장치 및 그 제조 방법
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2007317874A (ja) * 2006-05-25 2007-12-06 Toshiba Corp 不揮発性半導体記憶装置
JP4768557B2 (ja) * 2006-09-15 2011-09-07 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5091526B2 (ja) * 2007-04-06 2012-12-05 株式会社東芝 半導体記憶装置及びその製造方法
JP2008277543A (ja) * 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727333B2 (en) 2016-03-09 2020-07-28 Kabushiki Kaisha Toshiba Semiconductor device including laterally diffused metal-oxide-semiconductor field effect transistor and method for manufacturing the same
US9985044B2 (en) 2016-03-11 2018-05-29 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US10431590B2 (en) 2016-03-11 2019-10-01 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US10608007B2 (en) 2016-03-11 2020-03-31 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US10930660B2 (en) 2016-03-11 2021-02-23 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US11329060B2 (en) 2016-03-11 2022-05-10 Kioxia Corporation Semiconductor memory device and method for manufacturing the same
US11751399B2 (en) 2016-03-11 2023-09-05 Kioxia Corporation Semiconductor memory device and method for manufacturing the same
US9842854B2 (en) 2016-05-12 2017-12-12 Toshiba Memory Corporation Manufacturing method of a semiconductor device and semiconductor device

Also Published As

Publication number Publication date
JP2010114204A (ja) 2010-05-20
KR20100050421A (ko) 2010-05-13
TWI390714B (zh) 2013-03-21
TW201027720A (en) 2010-07-16
US7982261B2 (en) 2011-07-19
KR101050571B1 (ko) 2011-07-19
US20100109072A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
JP5300419B2 (ja) 不揮発性半導体記憶装置及びその製造方法
TWI655749B (zh) Semiconductor memory device
TWI729348B (zh) 半導體記憶裝置
US8912060B2 (en) Method for manufacturing semiconductor device and apparatus for manufacturing same
JP5279403B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5394270B2 (ja) 不揮発性半導体記憶装置及びその製造方法
KR101087476B1 (ko) 반도체 기억 장치 및 그 제조 방법
JP5398378B2 (ja) 半導体記憶装置及びその製造方法
JP5144698B2 (ja) 半導体記憶装置及びその製造方法
US20100213537A1 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP2013055136A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2012142556A (ja) 半導体メモリ装置及びその動作方法
JP2010010596A (ja) 不揮発性半導体記憶装置及びその製造方法
US20160079069A1 (en) Semiconductor memory device and method for manufacturing the same
JP2012204493A (ja) 不揮発性半導体記憶装置
JP2018152496A (ja) 半導体記憶装置
JP2013098391A (ja) 不揮発性半導体記憶装置
JP2019050243A (ja) 半導体記憶装置及びその製造方法
JP2021118333A (ja) 半導体記憶装置およびその製造方法
WO2016139727A1 (ja) 半導体記憶装置及びその製造方法
TWI654747B (zh) Semiconductor memory device
US20160268291A1 (en) Semiconductor device and manufacturing method of semiconductor device
TWI582962B (zh) Semiconductor memory device and manufacturing method thereof
TWI594377B (zh) 記憶裝置及其製造方法
TW202337011A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130618

LAPS Cancellation because of no payment of annual fees